RU2003112223A - Способ кодирования линейных блочных кодов и устройство для его осуществления - Google Patents

Способ кодирования линейных блочных кодов и устройство для его осуществления Download PDF

Info

Publication number
RU2003112223A
RU2003112223A RU2003112223/09A RU2003112223A RU2003112223A RU 2003112223 A RU2003112223 A RU 2003112223A RU 2003112223/09 A RU2003112223/09 A RU 2003112223/09A RU 2003112223 A RU2003112223 A RU 2003112223A RU 2003112223 A RU2003112223 A RU 2003112223A
Authority
RU
Russia
Prior art keywords
bits
zero
reactions
sequence
linear block
Prior art date
Application number
RU2003112223/09A
Other languages
English (en)
Inventor
Джеймс Й. ХЕРТ (US)
Джеймс Й. ХЕРТ
Джеффри А. ЛЕВИН (US)
Джеффри А. ЛЕВИН
Николай ШЛЕГЕЛЬ (US)
Николай ШЛЕГЕЛЬ
Original Assignee
Квэлкомм Инкорпорейтед (US)
Квэлкомм Инкорпорейтед
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Квэлкомм Инкорпорейтед (US), Квэлкомм Инкорпорейтед filed Critical Квэлкомм Инкорпорейтед (US)
Publication of RU2003112223A publication Critical patent/RU2003112223A/ru

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/095Error detection codes other than CRC and single parity bit codes
    • H03M13/096Checksums
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Claims (34)

1. Способ кодирования линейных блочных кодов, заключающийся в том, что принимают информационный сигнал, причем информационный сигнал содержит последовательность из k битов, которая содержит р битов, имеющих ненулевые значения, при этом k и р являются целыми числами, принимают р импульсных реакций, причем каждая из р импульсных реакций соответствует одному из р битов, и получают контрольную сумму, причем контрольная сумма содержит сумму р импульсных реакций.
2. Способ по п.1, отличающийся тем, что каждая из р импульсных реакций представляет собой реакцию кодера для линейного блочного кода на последовательность из k бит, причем последовательность включает в себя (k-1) нулевых битов и один ненулевой бит в р-й позиции.
3. Способ по п.2, отличающийся тем, что контрольная сумма включает в себя последовательность из (n-k) битов, где n - целое число, и при этом линейный блочный код характеризуется порождающим полиномом вида
Figure 00000001
4. Способ по п.1, отличающийся тем, что контрольная сумма включает в себя сумму по модулю 2 р импульсных реакций.
5. Способ кодирования линейных блочных кодов, заключающийся в том, что принимают информационный сигнал, причем информационный сигнал содержит последовательность из k битов, которая содержит р битов, имеющих ненулевые значения, при этом k и р являются целыми числами, принимают р импульсных реакций, причем каждая из р импульсных реакций соответствует одному из р битов, принимают сигнал состояния кодера, причем сигнал состояния кодера содержит последовательность из (n-k) битов, которая включает в себя r битов, имеющих ненулевые значения, при этом n и r являются целыми числами, принимают r нулевых реакций, причем каждая из r нулевых реакций соответствует одному из r битов, и получают контрольную сумму, причем контрольная сумма является суммой р импульсных реакций и r нулевых реакций.
6. Способ по п.5, отличающийся тем, что каждая из р импульсных реакций представляет собой реакцию кодера для линейного блочного кода на последовательность из k бит, причем последовательность включает в себя (k-1) нулевых битов и один ненулевой бит в р-й позиции.
7. Способ по п.6, отличающийся тем, что линейный блочный код характеризуется порождающим полиномом вида
Figure 00000002
8. Способ по п.5, отличающийся тем, что контрольная сумма включает в себя сумму по модулю 2 р импульсных реакций и r нулевых реакций.
9. Способ по п.5, отличающийся тем, что каждая из r нулевых реакций представляет собой реакцию кодера для линейного блочного кода, имеющего начальное состояние r-й компоненты на последовательность из k нулевых битов, причем начальное состояние r-й компоненты представляет собой последовательность длиной (n-k), включающую в себя (n-k-1) нулевых битов и один ненулевой бит в r-й позиции.
10. Способ по п.9, отличающийся тем, что линейный блочный код характеризуется порождающим полиномом вида
Figure 00000003
11. Способ кодирования линейных блочных кодов, заключающийся в том, что принимают сигнал для кодирования, принимают множество импульсных реакций, принимают множество нулевых реакций и получают контрольную сумму, причем контрольная сумма включает в себя сумму по меньшей мере двух реакций и при этом каждая по меньшей мере из двух реакций является элементом одной из множества импульсных реакций или множества нулевых реакций, и каждая по меньшей мере из двух реакций соответствует заданной позиции в сигнале для кодирования.
12. Способ по п.11, отличающийся тем, что каждая по меньшей мере из двух реакций соответствует позиции в сигнале для кодирования, которая занята битом, имеющим ненулевое значение.
13. Способ по п.11, отличающийся тем, что контрольная сумма включает в себя сумму по модулю 2.
14. Способ кодирования линейных блочных кодов, заключающийся в том, что принимают первый информационный сигнал, причем первый информационный сигнал содержит последовательность из k битов, которая содержит р битов, имеющих ненулевые значения, при этом k и р являются целыми числами, принимают р импульсных реакций, причем каждая из р импульсных реакций соответствует одному из р битов, принимают первый сигнал состояния кодера, причем первый сигнал состояния кодера содержит последовательность из (n-k) битов, которая включает в себя r битов, имеющих ненулевые значения, при этом n и r являются целыми числами, принимают r нулевых реакций, причем каждая из r нулевых реакций соответствует одному из r битов, получают второй сигнал состояния кодера, причем второй сигнал состояния кодера включает в себя сумму р импульсных реакций и r нулевых реакций, принимают второй информационный сигнал, причем второй информационный сигнал включает в себя последовательность из k битов, и получают контрольную сумму, причем контрольная сумма основана по меньшей мере частично на втором сигнале состояния кодера и втором информационном сигнале.
15. Способ по п.14, отличающийся тем, что каждая из р импульсных реакций представляет собой реакцию кодера для линейного блочного кода на последовательность из k бит, причем последовательность включает в себя (k-1) нулевых битов и один ненулевой бит в р-й позиции.
16. Способ по п.15, отличающийся тем, что линейный блочный код характеризуется порождающим полиномом вида
Figure 00000004
17. Способ по п.14, отличающийся тем, что каждая из r нулевых реакций представляет собой реакцию кодера для линейного блочного кода, имеющего начальное состояние r-й компоненты, на последовательность из k нулевых битов, причем начальное состояние r-й компоненты представляет собой последовательность длиной (n-k), включающую в себя (n-k-1) нулевых битов и один ненулевой бит в r-й позиции.
18. Способ по п.17, отличающийся тем, что линейный блочный код характеризуется порождающим полиномом вида
Figure 00000005
19. Способ кодирования линейных блочных кодов, заключающийся в том, что принимают первый информационный сигнал, причем первый информационный сигнал содержит последовательность из k битов, которая содержит р битов, имеющих ненулевые значения, при этом k и р являются целыми числами, принимают р импульсных реакций, причем каждая из р импульсных реакций соответствует одному из р битов, принимают первый сигнал состояния кодера, причем первый сигнал состояния кодера содержит последовательность из (n-k) битов, которая включает в себя r битов, имеющих ненулевые значения, при этом n и r являются целыми числами, принимают r нулевых реакций, причем каждая из r нулевых реакций соответствует одному из r битов, получают второй сигнал состояния кодера, причем второй сигнал состояния кодера является суммой р импульсных реакций и r нулевых реакций и включает в себя последовательность из (n-k) битов, которая содержит s битов, имеющих ненулевые значения, принимают второй информационный сигнал, причем второй информационный сигнал включает в себя последовательность из k битов, которая содержит q битов, имеющих ненулевые значения, принимают q импульсных реакций, причем каждая из q импульсных реакций соответствует одному из q битов, принимают s нулевых реакций, причем каждая из s нулевых реакций соответствует одному из s битов, и получают контрольную сумму, причем контрольная сумма является суммой q импульсных реакций и s нулевых реакций.
20. Способ по п.19, отличающийся тем, что каждая из р импульсных реакций представляет собой реакцию кодера для линейного блочного кода на последовательность из k бит, причем последовательность включает в себя (k-1) нулевых битов и один ненулевой бит в р-й позиции.
21. Способ по п.20, отличающийся тем, что линейный блочный код характеризуется порождающим полиномом вида
Figure 00000006
22. Способ по п.19, отличающийся тем, что контрольная сумма включает в себя сумму по модулю 2 q импульсных реакций и s нулевых реакций.
23. Способ по п.19, отличающийся тем, что каждая из r нулевых реакций представляет собой реакцию кодера для линейного блочного кода, имеющего начальное состояние r-и компоненты, на последовательность из k нулевых битов, причем начальное состояние r-й компоненты представляет собой последовательность длиной (n-k), включающую в себя (n-k-1) нулевых битов и один ненулевой бит в r-й позиции.
24. Способ по п.23, отличающийся тем, что линейный блочный код характеризуется порождающим полиномом вида
Figure 00000007
25. Способ кодирования линейных блочных кодов, заключающийся в том, что принимают информационный сигнал, причем информационный сигнал содержит последовательность из k битов, которая содержит р битов, имеющих ненулевые значения, при этом k и р являются целыми числами, принимают k импульсных реакций, причем каждая из k импульсных реакций соответствует одному из k битов, и получают контрольную сумму, причем контрольная сумма содержит сумму р из k импульсных реакций.
26. Способ по п.25, отличающийся тем, что каждая из k импульсных реакций представляет собой реакцию кодера для линейного блочного кода на последовательность из k бит, причем последовательность включает в себя (k-1) нулевых битов и один ненулевой бит.
27. Способ по п.26, отличающийся тем, что линейный блочный код характеризуется порождающим полиномом вида
Figure 00000008
28. Способ по п.25, отличающийся тем, что контрольная сумма включает в себя сумму по модулю 2 р импульсных реакций.
29. Устройство для кодирования линейных блочных кодов, содержащее логическую матрицу, сконфигурированную и скомпонованную для приема информационного сигнала и выдачи контрольной суммы, и поисковую таблицу, сконфигурированную и скомпонованную для запоминания множества реакций кодера для линейного блочного кода, причем каждая из множества реакций содержит реакцию кодера на заданную входную последовательность, и контрольная сумма включает в себя сумму по меньшей мере двух из множества реакций, и по меньшей мере две из множества реакций выбраны по меньшей мере частично на основе по меньшей мере части информационного сигнала.
30. Устройство по п.29, отличающееся тем, что информационный сигнал содержит последовательность из k битов, причем k - целое число, и при этом множество реакций включает в себя k импульсных реакций, причем каждая из k импульсных реакций соответствует некоторой позиции в информационном сигнале.
31. Устройство по п.30, отличающееся тем, что каждая из k импульсных реакций содержит реакцию кодера, имеющего нулевое начальное состояние, на последовательность из k битов, причем последовательность из k битов включает в себя бит с ненулевым значением в позиции, соответствующей позиции в информационном сигнале, и (k-1) битов с нулевым значением.
32. Устройство по п.29, отличающееся тем, что логическая матрица дополнительно сконфигурирована и скомпонована для приема сигнала состояния кодера, и при этом по меньшей мере две из множества реакций выбраны по меньшей мере частично на основе по меньшей мере части сигнала состояния кодера.
33. Устройство по п.32, отличающееся тем, что сигнал состояния кодера содержит последовательность из (n-k) битов, причем n - целое число, и при этом множество реакций включает в себя (n-k) нулевых реакций, причем каждая из (n-k) нулевых реакций соответствует некоторой позиции в сигнале состояния кодера.
34. Устройство по п.33, отличающееся тем, что каждая из (n-k) нулевых реакций содержит реакцию кодера, имеющего начальное состояние компонент, на последовательность из k битов, имеющих нулевые значения, причем начальное состояние компонент представляет собой последовательность битов, включающую в себя бит, имеющий ненулевое значение, в позиции, соответствующей позиции в сигнале состояния кодера, и (k-1) битов, имеющих нулевые значения.
RU2003112223/09A 2000-09-26 2001-09-14 Способ кодирования линейных блочных кодов и устройство для его осуществления RU2003112223A (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/671,372 US6763492B1 (en) 2000-09-26 2000-09-26 Method and apparatus for encoding of linear block codes
US09/671,372 2000-09-26

Publications (1)

Publication Number Publication Date
RU2003112223A true RU2003112223A (ru) 2004-08-27

Family

ID=24694257

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003112223/09A RU2003112223A (ru) 2000-09-26 2001-09-14 Способ кодирования линейных блочных кодов и устройство для его осуществления

Country Status (15)

Country Link
US (1) US6763492B1 (ru)
EP (2) EP1323235A2 (ru)
JP (1) JP2004510380A (ru)
KR (1) KR100894234B1 (ru)
CN (2) CN101083468A (ru)
AU (1) AU2001289032A1 (ru)
BR (1) BR0114169A (ru)
CA (1) CA2423425A1 (ru)
HK (1) HK1061121A1 (ru)
IL (1) IL154898A0 (ru)
MX (1) MXPA03002622A (ru)
NO (1) NO20031352L (ru)
RU (1) RU2003112223A (ru)
TW (1) TW531973B (ru)
WO (1) WO2002027939A2 (ru)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904558B2 (en) * 2002-02-22 2005-06-07 Agilent Technologies, Inc. Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages
US7458006B2 (en) * 2002-02-22 2008-11-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages
WO2003090362A1 (fr) * 2002-04-22 2003-10-30 Fujitsu Limited Codeur et decodeur de detection d'erreur, et diviseur
US20050219975A1 (en) * 2002-06-28 2005-10-06 Koninklijke Philips Electronics N.V. Method and arrangement for the generation of an identification data block
US7360142B1 (en) 2004-03-03 2008-04-15 Marvell Semiconductor Israel Ltd. Methods, architectures, circuits, software and systems for CRC determination
US7434150B1 (en) * 2004-03-03 2008-10-07 Marvell Israel (M.I.S.L.) Ltd. Methods, circuits, architectures, software and systems for determining a data transmission error and/or checking or confirming such error determinations
JP2006060663A (ja) * 2004-08-23 2006-03-02 Oki Electric Ind Co Ltd 巡回符号回路
SE0403218D0 (sv) * 2004-12-30 2004-12-30 Ericsson Telefon Ab L M Method and apparatus relating to communication-
DE102005018248B4 (de) * 2005-04-19 2014-06-12 Deutsche Gesetzliche Unfallversicherung E.V. (Dguv) Prüfverfahren zur sicheren, beschleunigten Erkennung von Datenfehlern und Vorrichtung zur Durchführung des Prüfverfahrens
US7500174B2 (en) 2005-05-23 2009-03-03 Microsoft Corporation Encoding and application of extended hamming checksum
KR100850787B1 (ko) * 2006-12-08 2008-08-06 한국전자통신연구원 상위 인터페이스 메모리를 이용한 시공간 블록 코드 방식의인코딩 장치 및 그 방법
US8103934B2 (en) 2007-12-21 2012-01-24 Honeywell International Inc. High speed memory error detection and correction using interleaved (8,4) LBCs
US9003259B2 (en) * 2008-11-26 2015-04-07 Red Hat, Inc. Interleaved parallel redundancy check calculation for memory devices
WO2013104116A1 (zh) * 2012-01-11 2013-07-18 深圳市华奥通通信技术有限公司 一种无线通信系统及方法
CN107302420B (zh) * 2017-06-20 2019-11-08 北京科技大学 一种线性网络编码方法
CN111146986B (zh) * 2019-12-30 2022-08-12 深圳市越疆科技有限公司 磁编码器的位置定位方法、装置、电子设备及计算机可读存储介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623999A (en) * 1984-06-04 1986-11-18 E-Systems, Inc. Look-up table encoder for linear block codes
JPH03272224A (ja) * 1990-03-20 1991-12-03 Canon Inc 情報信号処理方法
EP0470451A3 (en) 1990-08-07 1993-01-20 National Semiconductor Corporation Implementation of the high-level data link control cyclic redundancy check (hdlc crc) calculation
CA2129236C (en) 1992-12-29 1998-12-22 Shiping Li Efficient crc remainder coefficient generation and checking device and method
DE69320321T2 (de) 1993-02-05 1998-12-24 Hewlett-Packard Co., Palo Alto, Calif. Verfahren und Gerät zum Nachprüfen von CRC-Koden, wobei CRC Teilkode kombiniert werden
US5491700A (en) * 1993-10-01 1996-02-13 Pacific Communication Sciences, Inc. Method and apparatus for code error correction using an ordered syndrome and error correction lookup table
JPH07264078A (ja) * 1994-03-23 1995-10-13 Kokusai Electric Co Ltd Bch符号化装置及びbch符号化方法
US5703887A (en) * 1994-12-23 1997-12-30 General Instrument Corporation Of Delaware Synchronization and error detection in a packetized data stream
US6308295B1 (en) * 1996-10-08 2001-10-23 Arizona Board Of Regents Parallel spectral reed-solomon encoder and decoder
JPH10135847A (ja) * 1996-10-25 1998-05-22 Nec Corp Atm通信装置の並列型ヘッダ誤り訂正回路およびヘッダ誤り訂正方法
US5978956A (en) * 1997-12-03 1999-11-02 Quantum Corporation Five-error correction system
US6195780B1 (en) * 1997-12-10 2001-02-27 Lucent Technologies Inc. Method and apparatus for generating cyclical redundancy code
US6029186A (en) 1998-01-20 2000-02-22 3Com Corporation High speed calculation of cyclical redundancy check sums
US6263470B1 (en) * 1998-02-03 2001-07-17 Texas Instruments Incorporated Efficient look-up table methods for Reed-Solomon decoding
US6105158A (en) * 1998-04-03 2000-08-15 Lucent Technologies, Inc. Screening for undetected errors in data transmission systems
US6336200B1 (en) * 1998-05-22 2002-01-01 Kencast, Inc. Method for validating communicated packets of data and for locating erroneous packets
DE19838865C2 (de) * 1998-08-26 2001-03-01 Ericsson Telefon Ab L M Parallele CRC Erzeugungsschaltung zum Erzeugen eines CRC Codes und Verfahren zum Generieren einer derartigen Schaltung
US6360348B1 (en) * 1999-08-27 2002-03-19 Motorola, Inc. Method and apparatus for coding and decoding data
JP2003523682A (ja) * 2000-02-17 2003-08-05 アナログ デバイス インコーポレーテッド Crc、および他の剰余を基本とする符号の生成に用いる方法、装置、製品
CN1112778C (zh) * 2000-08-08 2003-06-25 深圳市中兴通讯股份有限公司 一种数字通信系统中的信道循环冗余码校验的方法

Also Published As

Publication number Publication date
CN1476675A (zh) 2004-02-18
BR0114169A (pt) 2003-12-09
JP2004510380A (ja) 2004-04-02
CA2423425A1 (en) 2002-04-04
MXPA03002622A (es) 2004-05-24
KR20030036826A (ko) 2003-05-09
WO2002027939A2 (en) 2002-04-04
HK1061121A1 (en) 2004-09-03
CN1333530C (zh) 2007-08-22
KR100894234B1 (ko) 2009-04-20
EP2209215A1 (en) 2010-07-21
IL154898A0 (en) 2003-10-31
EP1323235A2 (en) 2003-07-02
AU2001289032A1 (en) 2002-04-08
US6763492B1 (en) 2004-07-13
NO20031352L (no) 2003-05-08
CN101083468A (zh) 2007-12-05
WO2002027939A3 (en) 2002-05-30
NO20031352D0 (no) 2003-03-25
TW531973B (en) 2003-05-11

Similar Documents

Publication Publication Date Title
RU2003112223A (ru) Способ кодирования линейных блочных кодов и устройство для его осуществления
KR100333469B1 (ko) 범용 터보 코드 트렐리스 종료 방법
Ling et al. On the algebraic structure of quasi-cyclic codes. I. Finite fields
WO2005055016A3 (en) Protection of data from erasures using subsymbol based codes
TWI408906B (zh) 使用塊碼之可變長度資訊的通道編碼方法
DE69904621D1 (de) Verfahren zur wiederherstellung verlorener informationspackete bei packetübertragungsprotokollen
RU2007107953A (ru) Способ и устройство для кодирования и декодирования данных
RU2003106571A (ru) Устройство и способ обратной передачи для повышения пропускной способности передачи в системе передачи данных
RU2002125446A (ru) Устройство и способ кодирования в системе связи мдкр
EP1064728B1 (en) Technique for finding a starting state for a convolutional feedback encoder
KR101493999B1 (ko) 선형 부호 생성 장치 및 방법
Bose et al. On systematic single asymmetric error-correcting codes
Mandelbaum On forward error correction with adaptive decoding (Corresp.)
Perry et al. SECO: A self-regulating error correcting coder-decoder
Hole Cosets of convolutional codes with short maximum zero-run lengths
Vater Binary coding by integration of polynomials
Loskot et al. A family of low-complexity binary linear codes for Bluetooth and BLAST signaling applications
van Dijk et al. Efficient encoding for a class of subspace subcodes
RU29816U1 (ru) Кодирующее устройство помехоустойчивого кода
Alimoradi DECODING OF CYCLIC CODES OVER THE RING Fp [u]⟨ uk⟩
Sidorenko et al. Rectangular codes and rectangular algebra
Handlery et al. Encoder and distance properties of woven convolutional codes with one tailbiting component code
KR20030080071A (ko) 비트 스트림을 인코딩하는 방법 및 장치
Dholakia et al. Convolutional Codes and Encoders

Legal Events

Date Code Title Description
FA92 Acknowledgement of application withdrawn (lack of supplementary materials submitted)

Effective date: 20060123