KR100333469B1

KR100333469B1 - 범용 터보 코드 트렐리스 종료 방법

Info

Publication number: KR100333469B1
Application number: KR1020007004492A
Authority: KR
Inventors: 무스타파 에로즈; 에이. 로저 쥬니어 해몬즈
Original assignee: 마이클 더블유.세일즈; 휴우즈 일렉트로닉스 코오포레이션
Priority date: 1998-08-27
Filing date: 1999-08-20
Publication date: 2002-04-25
Also published as: JP2004297831A; JP2007228622A; WO2000013323A1; EP2068451B1; JP3612022B2; EP1475894B8; JP4355031B2; US20120233519A1; EP1475894A2; EP1455458B8; KR20010031459A; US20020083395A1; AU5685499A; EP1050110A1; EP2068451A3; HK1068033A1; EP1475894B1; EP2068451A2; US7827465B2; EP1455458B1

Abstract

터보 코드를 채용하는 터보 인코더의 2이상의 인코더를 종료하는 방법은 2이상의 구성 인코더 각각에서 종지 입력 비트를 발생하는 스텝 및 R이 정보 비트 전송중 터보 인코더에 의해 채용되는 터보 코드 레이트일 때, 1/R 종지 출력 비트가 다수의 트렐리스 분기 각각에 대하여 전송되도록 하나이상의 종지 출력 비트를 파괴하는 스텝을 포함하며, 상기 발생하는 스텝은 상기 2이상의 구성 인코더에 의한 정보 비트의 인코딩후, 상기 2이상의 구성 인코더 각각 내에서 시프트 레지스터의 내용으로부터 각 구성 인코더에 대하여 분리하여 상기 2이상의 구성 인코더 각각으로부터 종지 입력 비트를 구하는 스텝을 구비한다. 다른 변형예에 있어서, 종지 출력 비트를 파괴하는 스텝은 트렐리스 종료중, 상기 2이상의 구성 인코더중 정보 비트 전송중 사용되는 하나의 인코더의 출력 분기로부터 송출되는 경우에만 종지 출력 비트를 전송하는 스텝을 더 포함한다.

Description

범용 터보 코드 트렐리스 종료 방법{METHOD FOR A GENERAL TURBO CODE TRELLIS TERMINATION}

본 발명은 터보 코드(turbo code)의 구성 인코더 양쪽을 종료하고, 트렐리스 종료 단계 및 정보 비트 전송중 각 트렐리스 단계에 대하여 동수의 전송 비트가 보장되는 트렐리스 종료 단계에서 적용가능한 파괴 패턴(puncturing pattern)을 현상하는 방법에 관한 것이다.

특히 코드 분할 다중 접속(CDMA) 통신 채널에 대한 포워드 및 리버스 링크 터보 인코딩 및 디코딩 처리는 본 명세서에 참조로 포함되어 있는 Eroz 등이 2/11/99 출원한 계류중인 미국 특허 출원 일련번호 09/248,338(대리인 문서 번호 PD-980024), SETS OF RATE-COMPATIBLE UNIVERSAL TURBO CODES NEARLY OPTIMIZED OVER VARIOUS RATES AND INTERLEAVER DELAYS 및 Eroz 등이 1/22/99 출원한 계류중인 미국 특허 출원 일련번호 09/235,582(대리인 문서 번호 PD-980163), FORWARD ERROR CORRECTION SCHEME FOR DATA CHANNELS USING UNIVERSAL TURBO CODE에 상세히 기재되어 있다.

콘벌루션 인코딩 방식에서는 종지 비트(tail bits)가 정보 비트 다음에 삽입되어 인코더의 모든 시프트 레지스터가 제로로 된다. 정방향 인코더에 대해서는 종지 비트가 제로와 같다. 피드백 인코더에 대해서는 종지 비트의 값이 시프트 레지스터의 현재 값의 내용에 의존한다.

터보 인코더는 둘(2) 이상의 리커시브(recursive)(피드백) 콘벌루션 인코더의 병렬 연결로 구성되어 있다. 각각의 구성 인코더는 터보 인터리버(turbo interleaver) 때문에 다른 순서로 정보 비트를 처리하므로, 동일한 종지 비트에 의해 모든 구성 인코더를 종료할 수 없다.

일반적으로 제3세대 CDMA 시스템에서와 같이 다른 코드 레이트를 갖는 터보 코드 세트를 통상 충분히 사용하는 트렐리스 종료 방법이 바람직하다. 바람직한 일반적 방법에는 종지 비트 시퀀스를 파괴(puncturing)하는 방법이 포함된다.

<발명의 요약>

본 발명은 정보 비트 종료시 터보 인코더가 넓은 범위의 터보 코드 레이트 내에서 동작할 때 채용될 수 있는 범용 터보 코드 트렐리스 종료를 위한 방법 및 장치를 제공하는 것에 의해 상술한 필요성 뿐만 아니라 다른 필요성도 형편좋게 어드레스한다.

그의 가장 일반적인 형태에 있어서, 본 발명은 터보 인코더의 2이상의 구성 인코더를 종료하는 방법으로서 특징지어질 수 있다. 이 방법은 2이상의 구성 인코더 각각에서 종지 입력 비트를 발생하는 스텝 및 R이 정보 비트 전송중 터보 인코더에 의해 채용되는 터보 코드 레이트일 때, 1/R 종지 출력 비트가 다수의 트렐리스 분기 각각에 대하여 전송되도록 하나 이상의 종지 출력 비트를 파괴하는 스텝을 포함하며, 상기 발생하는 스텝은 상기 2이상의 구성 인코더에 의한 정보 비트의 인코딩후, 상기 2이상의 구성 인코더 각각 내에서 시프트 레지스터의 내용으로부터각 구성 인코더에 대하여 분리하여 상기 2이상의 구성 인코더 각각으로부터 종지 입력 비트를 구하는 스텝을 구비한다.

다른 변형예에 있어서, 하나 이상의 종지 출력 비트를 파괴하는 스텝은 트렐리스 종료중, 상기 2이상의 구성 인코더중 정보 비트 전송중 사용되는 하나의 인코더의 출력 분기로부터 송출되는 경우에만 종지 출력 비트를 전송하는 스텝을 더 포함한다.

본 발명의 상기 및 그밖의 목적과 새로운 특징은 다음의 설명 및 첨부 도면에 의해 더욱 명확하게 될 것이다.

도 1은 본 발명의 하나의 실시예에 따라 사용되는, 인터리브된 비트가 제2인코더로 들어가는 터보 인코더의 블록도.

대응하는 참조 문자는 도면의 몇 부분을 통털어 대응하는 구성요소를 나타낸다.

본 발명을 실시하는 현재 가장 최상의 모드에 대한 다음의 설명은 의미를 제한하지는 않지만, 본 발명의 일반적 원리를 설명할 목적으로만 이루어진다. 본 발명의 특허청구의 범위를 참조하여 결정되어야 한다.

도 1을 참조하면, 예시적인 터보 코드 인코더가 도시되어 있고, 여기서 터보 코드 트렐리스 종료설계의 하나의 실시예는 다른 인코더(10')(제2인코더)를 디스에이블하면서 하나의 인코더(10)(제1인코더)를 종료하고, 다른 때에 인코더(10)(제1인코더)를 디스에이블하면서 다른 인코더(10')(제2인코더)를 종료한다.

도 1의 터보 코드 인코더의 인코더들(제1 및 제2인코더)(10, 10')는 병렬 연결로 구성된 구성 인코더이다. 당 분야에서, 인코딩 방식에 따라, 예를 들면 종지 출력 비트 X(t), Y₀(t), Y₁(t)를 구비하 출력 비트가 발생되도록, 노드(노드(32) 등)을 거쳐 결합된, 모듈러 가산기(17, 20, 26, 28, 30, 24, 25) 및 시프트 레지스터(18, 21, 22)의 구성을 구성 인코더가 채용하는 것은 잘 알려져 있다. 도 1은 그러한 구성 인코더의 병렬 구성의 단지 일예이고, 여기서, 인터리버 장치(인터리버)(16)는 X(t)의 입력과 제2인코더(10') 사이에 채용되고, 덧붙여 파괴기(puncturer)(36)는 인코더(제1 및 제2인코더)(10, 10') 각각의 각 인코더 출력에 스위치가능하게 결합되어 채용된다. 여기에 설명하는 바와 같이, 종지 입력 비트는 도 1에서 비트 X 및 X'를 의미하고, 종지 출력 비트는 비트 X, X', Y₀, Y₀', Y₁또는 Y₁'를 의미한다. 다른 터보 인코더에는 2이상의 구성 인코더가 있을 수 있다. 구성 인코더 각각은 도 1보다 더 많은 또는 더 적은 수의 시프트 레지스터를 사용할 수 있다.

도 1에서, 메시지 비트 X(t)가 인코드된 후, 스위치(12)가 피드백 위치로 이동하여, 이 예에서는, 3개의 시프트 레지스터(18, 21,22)(이하, 제1시프트 레지스터(18), 제2시프트 레지스터(21), 제3시프트 레지스터(22)라 함) 각각의 내용으로부터 발생되는 세(3) 개의 연속 종지 입력 비트의 발생이 허용된다. 일반적으로, 구성 인코더를 종료하는 종지 입력 비트 X(t), X'(t)의 수는 그 인코더내의 시프트레지스터의 수와 같다.

각 클럭 사이클의 끝에서, 새로운 종지 입력 비트 X(t), X'(t)는 3개의 시프트 레지스터(18, 21, 22)의 각각의 각 시프트 레지스터가 제로로 되도록 발생된다.

본 발명의 하나의 실시예에서, 인코더(10, 10')는 각각 그 자신의 종지 입력 비트 X(t), X'(t)에 의해 3개의 클럭 사이클 내에서 동시에 종료된다. 또한, 제2인코더(10')가 디스에이블인 동안 제1인코더(10)가 먼저 종료되고 나서, 제1인코더(10)가 디스에이블인 동안 제2인코더(10')가 종료된다.

인코더(10, 10')가 다른 시간에 종료되는 변경에 있어서, 인코더(10 10')는 연속 클럭 사이클로 종료될 수 있고, 여기서 육(6) 연속 클럭 사이클 종지 입력 비트 X(t), X'(t)는 인코더(10 10') 모두를 연속해서 종료한다.

도 1에서 명확한 바와 같이, 제2인코더(10')를 종료하는 제2종지 입력 비트 시퀀스(34')는 스위치(12') 및 회로(14')를 거쳐 제2인코더(10')로 피드백된다. 종지 입력 비트 X(t), X'(t)는 터보 인터리버(16)에 의해 인터리브되지 않는다. 마찬가지로, 제1인코더(10)를 종료하는 종지 입력 비트 시퀀스(34)는 다른 스위치(12) 및 다른 회로(14)를 거쳐 제1인코더(10)로 피드백된다.

본 발명의 실시예에 대한 파괴 방식을 구현하기에 앞서 시프트 레지스터(18, 21, 22)를 제로로 하는 것은 처음과 마지막 종지 입력 비트 시퀀스 X(t), X'(t)에 의해 시작되고, 각각의 시퀀스는 인코더(10, 10') 중 각각 하나에 결합된 시프트 레지스터(18, 21, 22) 또는 (18', 21, 22)의 수 n과 같은 종지 입력 비트 X(t), X'(t)의 수 n을 갖는다.

정보 및 코딩된 비트에 대하여, 종지 출력 비트 X, Y₀, Y₁, X', Y₀, Y₁'도 파괴기(36)에 의해 파괴된다.

표 1은 어느 비트를 파괴하고 어느 비트를 전송하는 가를 식별하는 인디케이터(indicator) 시퀀스(예를 들면, '111 000')를 갖는 관련 종지 출력 비트 파괴 패턴을 나타낸다. '11'' 또는 '00''를 포함하는 인디케이터 시퀀스는 인코더 레이트에 따라 선택된다. 이러한 표시법에서, '1'은 종지 출력 비트가 전송되어야 하는 것을 나타내고, '0'은 종지 출력이 파괴되어야 하는 것을 나타낸다. 표1의 어떤 엔트리에는 '반복'이 붙여져 있는 데, 이것은 전송된 비트를 두 번 전송하는 것을 의미한다.

종지 입력 비트 X 및 X'를 포함하는 종지 입력 비트 시퀀스(34, 34')는 스위치(12, 12')가 업 위치에 있는 동안 인코더(10, 10')가 스위치(12, 12')(도 1)로 정보 비트를 인코드한 후 발생된다. n은 구성 인코더당 시프트 레지스터(18, 21, 22) 또는 (18', 21', 22')의 수(도 1에서는 n=3)이고, R은 채용된 터보 코드 레이트일 때, 첫번째 n/R 종지 출력 비트 X₁, Y₀, Y₁은 제2인코더(10')가 클럭되지 않는 동안 다운 위치에 있는 그의 스위치(12)에 의해 n번 제1인코더(10)에 의해 클럭되고, 다음의 표1에 따라 최종 종지 출력 비트 X₁, Y₀, Y₁, X', Y₀', Y₁'를 파괴 또는 반복하는 것에 의해 발생된다. 마지막 n/R 종지 출력 비트 X', Y₀', Y₁'는 제1인코더(10)가 클럭되지 않는 동안 다운 위치에 있는 그의 스위치(12')에 의해 n번 제2인코더(10')에 의해 클럭되고 표1에 따라 최종 종지 출력 비트를 파괴 또는 반복하는 것에 의해 발생된다. 이들 마지막 출력 비트는 X', Y₀' 또는 Y₁'로 나타낸다.

레이트 1/2 터보 코드에 대하여, 첫 번째 n 종지 입력 비트(이하, '초기 종지 비트 시퀀스 X(t)'라 함) 각각에 대한 종지 출력 비트는 XY₀이고, 마지막 n 종지 비트 기간(이하, '최후 종지 비트 시퀀스 X'(t)'라 함) 각각에 대한 종지 출력 비트는 X'Y₀'이다. 레이트 1/3 터보 코드에 대하여, 첫 번째 n 종지 입력 비트 각각에 대한 종지 출력 비트는 XXY₀Y₁이고, 마지막 n 종지 비트 각각에 대한 종지 출력 비트는 X'X'Y₀'이다. 레이트 1/4 터보 코드에 대하여, 첫 번째 n 종지 입력 비트 각각에 대한 종지 출력 비트는 XXY₀Y₁이고, 마지막 n 종지 입력 비트 기간 각각에 대한 종지 출력 비트는 X'X'Y₀'Y₁'이다.

종지 입력 비트는 인터리버(16)에 의해 인터리브되지 않는다. 그들은 정보 비트의 인코딩후 더해진다.

종지 출력 비트의 파괴 패턴

레이트	1/2	1/3	1/4
X(t)	111 000	111 000반복	111 000반복
Y_c(t)	111 000	111 000	111 000
Y₁(t)	000 000	000 000	111 000

X'(t)	000 111	000 111반복	000 111반복
Y_o'(t)	000 111	000 111	000 111
Y₁'(t)	000 000	000 000	000 111

종지 출력 비트에 대한 파괴 패턴을 설계하기 위해 표1을 채용할 때, 열 지정 '반복'은 전송시, 레이트1/3 또는 레이트 1/4 터보 코드에 대하여, 비트 X 및 X'가 두 번 전송되는 것을 의미한다.

레이트 1/2 터보 코드에 대하여, 파괴표는 먼저 위부터 아래로 판독되고 나서, 왼쪽에서 오른쪽으로 판독된다. 레이트 1/3 터보 코드 및 레이트 1/4 터보 코드에 대하여, 파괴표는 먼저 위부터 아래로 반독되어 X(t) 및 X'(t)가 반복되고 나서 왼쪽에서 오른쪽으로 판독된다.

표1의 파괴 패턴은 다음과 같이 되도록 선택된다.

(1) R이 정보 비트 전송중 채용된 터보 코드 레이트일 때, 트렐리스 종료중 전송 종지 출력 비트의 수는 각 트렐리스 분기에 대하여 1/R이다. 형편좋게, 이 조건은 동일한 터보 코드 레이트가 정보 비트 전송에 대하여 트렐리스 종료를 위해 사용되는 것을 보장한다.

(2) 정보 비트 전송중 사용되는 인코더(10, 10')의 출력 분기 만이 트렐리스 종료를 위해 사용된다. 예를 들면, 레이트 1/2 및 레이트 1/3 터보 코더에 대하여, X(t), X'(t), Y₀(t), Y'₀(t) 만이 정보 비트 전송중 전송되고, Y₁(t) 및 Y'₁(t)는 항상 파괴된다. 따라서, X(t), X'(t), Y₀(t), Y'₀(t) 만이 물론 트렐리스 종료단계중 전송된다. 형편좋게, 따라서, 제조자가 레이트 1/2 인코더 만을 구현하기를 원하기만 한다면, 그러한 제조자는 분기 X, Y₀또는 X', Y₀'에서의 비트의 전송을 구현하기만 하면 된다.

(3) 조건(1)과 (2)에 부합하기 위해서는 트렐리스 종료중 어떤 종지 출력 비트의 반복을 요구할 수 있다. 즉, 터보 코드 레이트를 동일하게 유지하고, 정보 비트 전송에 사용된 출력 분기를 단지 사용하기 위해서는 각 인코더(10, 10')에 대하여 터보 코드 레이트가 동일하게 되도록 종지 비트를 한번이상 반복할 필요가 있다.

표1에 나타낸 바람직한 실시예에서, X(t) 및 X'(t)는 터보 코드 레이트 1/3 및 레이트 1/4 경우 모두에 있어서 반복되도록 선택된다. 표1은 또 인코더(10, 10')가 동시에 또는 동시가 아니게 종료하는 가에 관계없이 채용될 수 있다.

본 발명의 정신을 유지하면서, 다른 종지 출력 비트가 예를 들면 Y₀(t) 및 Y₀'(t)에 대응하는 것과 같이 반복되도록 선택되는 다른 실시예도 상상된다.

또한, 1/4보다 낮은 코드 레이트가 채용될 때, 인코더(10, 10')당 하나이상의 종지 출력 비트를 반복할 필요가 있고, 이 경우 X(t) 및 Y₀(t)를 반복하거나 또는 X(t)를 두 번 반복하거나 또는 어떤 조합, 기타등등과 같이 X(t)와 더불어 또 다른 종지 비트를 반복할 수 있다.

여기에 기재된 본 발명은 구체적 실시예 및 그의 애플리케이션에 의해 설명되었지만, 청구의 범위에 기재된 본 발명의 정신을 벗어나지 않으면 여러 가지 변경 및 수정은 당업자에 의해 이루어질 수 있다.

Claims

터보 코드(turbo code)를 채용하는 터보 인코더(turbo encoder)의 2이상의 구성 인코더를 종료하는 방법에 있어서,

상기 2이상의 구성 인코더 각각에서 종지 입력 비트(tail input bit)를 발생하는 스텝; 및

R이 정보 비트 전송중 터보 인코더에 의해 채용되는 터보 코드 레이트일 때, 1/R 종지 출력 비트가 다수의 트렐리스 분기 각각에 대하여 전송되도록 하나이상의 종지 출력 비트를 파괴(puncturing)하는 스텝

을 포함하며,

상기 종지 입력 비트를 발생하는 스텝은

상기 2이상의 구성 인코더에 의한 정보 비트의 인코딩후, 상기 2이상의 구성 인코더 각각 내의 시프트 레지스터의 내용으로부터 각 구성 인코더에 대하여 분리하여 상기 2이상의 구성 인코더 각각의 종지 입력 비트를 구하는 스텝을 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 종지 출력 비트를 파괴하는 스텝은

트렐리스 종료중, 종지 출력 비트가 상기 2이상의 구성 인코더중 정보 비트 전송중에 사용된 인코더의 출력 분기로부터 송출되는 경우에만 종지 출력 비트를 전송하는 스텝을 더 포함하는 것을 특징으로 하는 방법.
제2항에 있어서, 상기 전송하는 스텝은

상기 2이상의 구성 인코더 중 첫 번째 인코더의 트렐리스 종료중, 상기 터보 인코더가 레이트 1/2 터보 인코더로서 채용될 때, 제1 X(t) 출력 분기 및 제2 Y₀(t) 출력 분기로부터 종지 출력 비트를 전송하는 스텝; 및

상기 2이상의 구성 인코더중 두 번째 인코더의 트렐리스 종료중, 터보 인코더가 레이트 1/2 터보 인코더로서 채용될 때, 제3 X'(t) 출력 분기 및 제4 Y₀'(t) 출력 분기로부터 종지 출력 비트를 전송하는 스텝

을 포함하는 것을 특징으로 하는 방법.
제2항에 있어서, 상기 터보 인코더가 레이트 1/3 터보 인코더로서 채용될 때, 상기 전송하는 스텝은

상기 2이상의 구성 인코더중 첫 번째 인코더의 트렐리스 종료중, 제1 X(t) 출력 분기 및 제2 Y₀(t) 출력 분기로부터 종지 출력 비트를 전송하는 스텝;

상기 2이상의 구성 인코더중 첫 번째 인코더의 트렐리스 종료중 상기 제1 X(t) 출력 분기로부터 종지 출력 비트를 재전송하는 스텝;

상기 2이상의 구성 인코더중 두 번째 인코더의 트렐리스 종료중, 제3 X'(t) 출력 분기 및 제4 Y₀'(t) 출력 분기로부터 종지 출력 비트를 전송하는 스텝; 및

상기 2이상의 구성 인코더중 두 번째 인코더의 트렐리스 종료중 상기 제3X'(t) 출력 분기로부터 종지 출력 비트를 재전송하는 스텝

을 포함하는 것을 특징으로 하는 방법.
제2항에 있어서, 상기 터보 인코더가 레이트 1/4 터보 인코더로서 채용될 때, 상기 전송하는 스텝은

상기 2이상의 구성 인코더중 첫 번째 인코더의 트렐리스 종료중, 제1 X(t) 출력 분기, 제2 Y₀(t) 출력 분기 및 제3 Y₁(t) 출력 분기로부터 종지 출력 비트를 전송하는 스텝;

상기 2이상의 구성 인코더중 첫 번째 인코더의 트렐리스 종료중 상기 제1 X(t) 출력 분기로부터 종지 출력 비트를 재전송하는 스텝;

상기 2이상의 구성 인코더중 두 번째 인코더의 트렐리스 종료중, 제4 X'(t) 출력 분기, 제5 Y₀'(t) 출력 분기 및 제6 Y₁'(t) 출력 분기로부터 종지 출력 비트를 전송하는 스텝; 및

상기 2이상의 구성 인코더중 두 번째 인코더의 트렐리스 종료중 상기 제4 X'(t) 출력 분기로부터 종지 출력 비트를 재전송하는 스텝

을 포함하는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 종지 입력 비트를 발생하는 스텝은 상기 2이상의 구성 인코더 각각에서 동시에 실행되고, 제1구성 인코더로 부터의 종지 입력 비트는 제2구성 인코더로 부터 동일 클럭 사이클에 발생되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 종지 입력 비트를 발생하는 스텝은 상기 2이상의 구성 인코더 각각에서 연속적으로 실행되고, 제1구성 인코더로 부터의 종지 입력 비트는 제2구성 인코더로 부터의 종지 입력 비트와 다른 클럭 사이클에 발생되는 것을 특징으로 하는 방법.