JP2009201141A - 一般的なターボコードトレリスの終端方法およびシステム - Google Patents

一般的なターボコードトレリスの終端方法およびシステム Download PDF

Info

Publication number
JP2009201141A
JP2009201141A JP2009111737A JP2009111737A JP2009201141A JP 2009201141 A JP2009201141 A JP 2009201141A JP 2009111737 A JP2009111737 A JP 2009111737A JP 2009111737 A JP2009111737 A JP 2009111737A JP 2009201141 A JP2009201141 A JP 2009201141A
Authority
JP
Japan
Prior art keywords
encoder
output
convolutional encoders
tail
iterative convolutional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009111737A
Other languages
English (en)
Other versions
JP4355031B2 (ja
Inventor
Mustafa Eroz
ムスタファ・エロツ
A Roger Hammons Jr
エー・ロジャー・ハモンズ・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DirecTV Group Inc
Original Assignee
DirecTV Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DirecTV Group Inc filed Critical DirecTV Group Inc
Publication of JP2009201141A publication Critical patent/JP2009201141A/ja
Application granted granted Critical
Publication of JP4355031B2 publication Critical patent/JP4355031B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2996—Tail biting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4123—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing the return to a predetermined state

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

【課題】ターボコードを使用するターボエンコーダの２以上の構成要素エンコーダを同時に終端する。
【解決手段】２以上の各構成要素のエンコーダでテール入力ビットを生成するステップを具備し、２以上の構成要素エンコーダで情報ビットを符号化した後、２以上の各構成要素のエンコーダ内のシフトレジスタの内容から別々に２以上の各構成要素エンコーダからテール入力ビットを獲得するステップを含んでおり、さらに、１／Ｒテール出力ビットが各複数のトレリス分岐に対して送信されるように１以上のテール出力ビットをパンクチュア処理するステップを含んでおり、Ｒは情報ビット送信中にターボエンコーダにより使用されるターボコード速度である。
【選択図】図１

Description

本発明は、ターボコードの構成要素エンコーダの両者を終端し、情報ビット伝送中の各トレリス段およびトレリス終端段に対して送信されるビット数が確実に同数になるようにするためにトレリス終端段で適用可能なパンクチュア処理パターンを展開する方法に関する。
順方向および逆方向リンクのターボ符号化および復号化プロセス、特にコード分割多元アクセス（ＣＤＭＡ）通信チャンネルプロセスは、米国特許第09/246,338号明細書（“SETS OF RATE-COMPATIBLE UNIVERSAL TURBO CODES NEARLY OPTIMIZED OVER VARIOUS RATES AND INTERLEAVER DELAYS”、1999年２月11日）と、米国特許第09/235,582号明細書（FORWARD ERROR CORRECTION SCHEME FOR DATA CHANNELS USING UNIVERSAL TURBO CODE、1999年１月22日）に徹底して開示されている。
畳み込み符号化方式では、テールビットは、エンコーダの全てのシフトレジスタを消去してゼロにするために情報ビット後に挿入される。フィードフォワードエンコーダでは、テールビットはゼロに等しい。フィードバックエンコーダでは、テールビットの値はシフトレジスタの現在値の内容に基づいている。
ターボエンコーダは２以上の反復（フィードバック）畳み込みエンコーダの並列の連結から構成されている。ターボインターリーバにより各構成要素エンコーダは異なる順序で情報ビットを処理するので、同一のテールビットにより全ての構成要素エンコーダを終了させることはできない。
第３世代ＣＤＭＡシステムのように異なるコード速度を有する１組のターボコードに使用されるのに通常十分であるトレリス終端方法が望ましい。望ましい一般的な方法には、パンクチュア処理（データの抜き取り：puncturing）テールビットシーケンスの方法も含まれている。
本発明は、ターボエンコーダが情報ビットの送信のときに広範囲のターボコード速度内で動作するとき使用されることのできる一般的なターボコードトレリス終端のための方法および装置を提供することによって、前述の、およびその他の必要性を解決する。
最も一般的な形態では、本発明はターボエンコーダの２以上の構成要素エンコーダを終端する方法を特徴とする。この方法は、２以上の各構成要素エンコーダでテール入力ビットを生成するステップを含んでおり、２以上の構成要素エンコーダにより情報ビットを符号化した後、２以上の構成要素エンコーダのそれぞれの内部のシフトレジスタの内容から別々に２以上の各構成要素エンコーダからテール入力ビットを出力し、１／Ｒテール出力ビットが複数のトレリス段のそれぞれのために送信されるように１以上のテール出力ビットをパンクチュア処理するステップを含んでおり、Ｒは情報ビット送信中にターボエンコーダにより使用されるターボコード速度である。
さらに別の変形では、１以上のテール出力ビットをパンクチュア処理するステップはさらに、テール出力ビットが情報ビット送信中に使用される２以上の構成要素エンコーダのうちの１つの出力分岐から送信される場合のみ、トレリス終端中にテール出力ビットを送信するステップを含んでいる。
本発明の１実施形態にしたがって使用するための第２のエンコーダを入力されるインターリーブされたビットを有するターボエンコーダのブロック図。
本発明の前述およびその他の特性、特徴、利点は添付図面を伴って示された以下のより特別な説明から明白になるであろう。対応する参照符号は図面の幾つかの考察を通して対応する構成要素を示している。
本発明を実施する現在考慮されている最良のモードについての以下の説明は発明を限定するためのものではなく、単に本発明の一般的原理を説明する目的で記載されたものである。本発明の技術的範囲は特許請求の範囲の記載を参照して決定されるべきである。
図１を参照すると、例示的なターボコードエンコーダが示されており、ターボコードトレリス終端設計の１実施形態は、別のエンコーダ10' （第２のエンコーダ）をディスエーブルしながら、１つのエンコーダ10（第１のエンコーダ）を終端し、また異なる時間にエンコーダ10（第１のエンコーダ）をディスエーブルしながら別のエンコーダ10' （第２のエンコーダ）を終端する。
図１のターボコードエンコーダのエンコーダ（第１、第２のエンコーダ）10、10' は並列な結合で構成された構成要素エンコーダである。構成要素エンコーダはモジューラ加算器17、20、26、28、30、24、25と、エンコード方式に基づいて例えばテール出力ビットＸ（ｔ）、Ｙ0 （ｔ）、Ｙ1 （ｔ）を含む出力ビットを生成するためにノード（ノード32等）を通って結合されているシフトレジスタ18、21、22とを使用することが技術でよく知られている。図１はこのような構成要素エンコーダの並列結合のような単なる１例であり、ここではインターリーブ装置（インターリーバ）16はＸ（ｔ）の入力部と第２のエンコーダ10' との間で使用され、付加的に、パンクチュア装置36が使用され、切換え可能に各エンコーダ（第１、第２のエンコーダ）10、10' のそれぞれのエンコーダ出力に結合される。ここで説明するように、テール入力ビットは図１のビットＸとＸ' を意味し、テール出力ビットはビットＸ、Ｘ' 、Ｙ0 、Ｙ0 ' 、Ｙ1 またはＹ1 ' を意味する。別のターボエンコーダでは、２つ以上の構成要素エンコーダが存在してもよい。各構成要素エンコーダは図１よりも少数または多数のシフトレジスタを使用してもよい。
図１では、メッセージビットＸ（ｔ）が符号化された後、スイッチ12は３つの連続的なテール入力ビットの発生、この例では（第１のシフトレジスタ18と第２のシフトレジスタ21と第３のシフトレジスタ22とここでは呼ばれている）３つの各シフトレジスタ18、21、22の内容から発生されることを可能にするためフィードバック位置に移動される。通常、構成要素エンコーダを終端するためのテール入力ビットＸ（ｔ）、Ｘ' （ｔ）の数はそのエンコーダのシフトレジスタ数に等しい。
各クロックサイクルの最後に、新しいテール入力ビットＸ（ｔ）、Ｘ' （ｔ）は３つのシフトレジスタ18、21、22の各それぞれのシフトレジスタをゼロにするために発生される。
本発明の１実施形態では、エンコーダ10、10' は３つのクロックサイクル内で同時に、それぞれそれ自身のテール入力ビットＸ（ｔ）、Ｘ' （ｔ）で終端される。代わりに、第１のエンコーダ10は最初に終端され、第２のエンコーダ10' はディスエーブルされ、それに続いて、第２のエンコーダ10' が終端され、第１のエンコーダ10がディスエーブルされる。
異なるときに終端するエンコーダ10、10' の変形では、エンコーダ10、10' は連続的なクロックサイクルで終端されることができ、ここで６つの連続的なクロックサイクルテール入力ビットＸ（ｔ）、Ｘ' （ｔ）はエンコーダ10、10' の両者を連続的に終端する。
図１から見られるように、第２のエンコーダ10' を終端するための第２のテール入力ビットシーケンス34' はスイッチ12' と回路14' を通って第２のエンコーダ10' へフィードバックされる。テール入力ビットＸ（ｔ）、Ｘ' （ｔ）はターボインターリーバ16によりインターリーブされない。同様に、第１のエンコーダ10を終端するためのテール入力ビットシーケンス34は、別のスイッチ12と別の回路14を通って第１のエンコーダ10にフィードバックされる。
本発明の実施形態についてのパンクチュア処理方式を実行する前のシフトレジスタ18、21、22を消去してゼロにすることは、ビットシーケンスＸ（ｔ）、Ｘ' （ｔ）を開始および終了することによりトリガーされ、エンコーダ10、10' のそれぞれ１つに結合されているシフトレジスタ18、21、22または18' 、21’、22’の数ｎに等しいテール入力ビットＸ（ｔ）、Ｘ' （ｔ）の数ｎを有する。
情報およびコード化されたビットについては、テール出力ビットＸ、Ｙ0 、Ｙ1 、Ｘ' 、Ｙ0' 、Ｙ1 ' もまたパンクチュア装置36によりパンクチュア処理される。
表１はパンクチュア処理するビットと送信するビットを識別する指示シーケンス（例えば“111 000 ”）を含む関連するテール出力ビットパンクチュア処理パターンを示している。“１”または“０”から構成された指示シーケンスはエンコーダ速度にしたがって選択される。この表示では、“１”はテール出力ビットが送信されるべきであることを示し、“０”はテール出力がパンクチュア処理されるべきであることを示している。表１のあるエントリは“反復”とラベルで示され、これは送信されるビットが２度送信されることを意味している。
テール入力ビットＸ、Ｘ' を含むテール入力ビットシーケンス34、34' は、エンコーダ10、10' が情報ビットをスイッチ12、12'（図１）によって符号化した後に生成され、スイッチ12、12' の可動接点は上の位置にある。第１のｎ／Ｒテール出力ビットＸ 、Ｙ0 、Ｙ1 は、第１のエンコーダ10を可動接点が下の位置にあるスイッチ12によってｎ回クロックすることによって発生され、第２のエンコーダ10' はクロックされない。その結果、以下の表１にしたがってテール出力ビットＸ 、Ｙ0 、Ｙ1 、Ｘ' 、Ｙ0 ' 、Ｙ1 ' がパンクチュア処理または反復される。ここで、ｎは１つの構成要素エンコーダのシフトレジスタ18、21、22または18' 、21' 、22' の数であり（図１ではｎ＝３）、Ｒは使用されるターボコード速度である。最後のｎ／Ｒテール出力ビットＸ' 、Ｙ0 ' 、Ｙ1 ' は、第２のエンコーダ10' をそのスイッチ12' によってｎ回クロックすることによって発生され、一方、第１のエンコーダ10はクロックされない。その結果、表１にしたがってテール出力ビットがパンクチュア処理または反復される。これらの最終的な出力ビットはＸ' 、Ｙ0 ' 、Ｙ1 ' により示されている。
速度１／２ターボコードに対しては、各第１のｎテール入力ビット（ここではまた“開始するテール入力ビットシーケンスＸ（ｔ）”とも呼ばれる）に対するテール出力ビットはＸＹ0 であり、各最後のｎテールビット期間（ここでは“終了するテールビットシーケンスＸ'(ｔ) ”と呼ばれる）のテール出力ビットはＸ' Ｙ0 ' である。速度１／３ターボコードに対しては、各第１のｎテール入力ビットのテール出力ビットはＸＸＹ0 であり、各最後のｎテールビットに対してテール出力ビットはＸ' Ｘ' Ｙ0 ' である。速度１／４ターボコードに対しては、各第１のｎテール入力ビットに対するテール出力ビットはＸＸＹ0 Ｙ1 と、各最後のｎテール入力ビット期間のテール出力ビットはＸ' Ｘ' Ｙ0 ' Ｙ1 ' である。
テール入力ビットはインターリーバ16によりインターリーブされない。これらは情報ビットの符号化後に加算される。
表１：テール出力ビットのパンクチュア処理パターン
速度 １／２ １／３ １／４
Ｘ（ｔ） 111 000 111 000 111 000
反復 反復
Ｙ0 （ｔ） 111 000 111 000 111 000
Ｙ1 （ｔ） 000 000 000 000 111 000
Ｘ' （ｔ） 000 111 000 111 000 111
反復 反復
Ｙ0 '（ｔ） 000 111 000 111 000 111
Ｙ1 '（ｔ） 000 000 000 000 000 111
テール出力ビットのパンクチュア処理パターンを設計するために表１を使用するとき、行指示の“反復”は速度１／３または速度１／４ターボコードに対しては、送信されるとき、ビットＸとＸ' は２度送信されることを意味している。
速度１／２ターボコードでは、パンクチュア処理表は最初に上部から下部へ読取られ、その後、左から右へ読取られる。速度１／３ターボコードと速度１／４ターボコードでは、パンクチュア処理表は最初に上部から下部へ読出され、Ｘ（ｔ）とＸ'(ｔ) を反復し、その後、左から右へ読出される。
表１のパンクチュア処理パターンは、以下のことが満たされるように選択されている。
（１）トレリス終端中に送信されるテール出力ビットの数は各トレリス分岐に対して１／Ｒであり、ここでＲは情報ビット送信中に使用されるターボコード速度である。この状況は、情報ビット送信と同一のターボコード速度がトレリス終端に対して使用されることを確実にする利点がある。
（２）情報ビット送信中に使用されるエンコーダ10、10' の出力分岐だけがトレリス終端のために使用される。例えば、速度１／２と速度１／３ターボコーダでは、Ｘ（ｔ）、Ｘ'(ｔ) 、Ｙ0 （ｔ）、Ｙ' 0 （ｔ）だけが情報ビット送信中に送信され、Ｙ1 （ｔ）とＹ' 1 （ｔ）は常にパンクチュア処理される。それ故、Ｘ（ｔ）、Ｘ'(ｔ) 、Ｙ0 （ｔ）、Ｙ' 0 （ｔ）だけがトレリス終端段中に同様に送信される。それ故、製造業者が速度１／２およびエンコーダを実行しようと思っているだけであるならば、このような製造業者は分岐Ｘ、Ｙ0 またはＸ' 、Ｙ0 ' からのビットの送信を実行しさえすればよい。
（３）条件（１）と（２）を満たすため、トレリス終端中に幾つかのテール出力ビットの反復を必要とする。即ち、ターボコード速度を同一に維持し、情報ビット送信において使用される出力分岐のみを使用するために、各エンコーダ10、10’の１以上のテールビットを反復し、それによってターボコード速度を同一に維持することが必要である。
表１により示されている好ましい実施形態では、Ｘ（ｔ）とＸ' （ｔ）はターボコード速度１／３および速度１／４の両方で反復されるように選択される。表１はまたエンコーダ10、10' が同時または非同時に終端されるか否かにかかわりなく使用されてもよい。
本発明の技術的範囲内に維持するため代わりの実施形態が考えられ、反復される別のテール出力ビット、例えばＹ0 （ｔ）とＹ0 ' （ｔ）に対応するようなテール出力ビットが選択される。
代わりに、１／４よりも低いコード速度が使用される場合、１つのエンコーダ10、10' ごとに１より多くのテール出力ビットを反復することが必要であり、この場合、Ｘ（ｔ）とＹ0 （ｔ）の反復、またはＸ（ｔ）の２度の反復または任意の組合わせのようにＸ（ｔ）に加えて付加的なテールビットが反復されてもよい。
ここで説明した本発明を特別の実施形態とアプリケーションにより説明したが、種々の変化および変形が特許請求の範囲から逸脱することなく当業者により行われることができる。

Claims (18)

  1. 並列に接続された２つの反復畳み込みエンコーダを含むターボエンコーダを終端する方法において、
    ２つの反復畳み込みエンコーダによって情報ビットを符号化し、
    ２つの各反復畳み込みエンコーダで３／Ｒテール出力ビットを生成し、３／Ｒテール出力ビットは、情報ビットが符号化された後、２つの各反復畳み込みエンコーダを別々にクロックすることにより２つの各反復畳み込みエンコーダ内のシフトレジスタの内容から生成され、
    １／Ｒテール出力ビットが２つの各反復畳み込みエンコーダから送信されるようにテール出力ビットの１つ以上をパンクチュアし、Ｒがターボコード速度である、ターボエンコーダを終端する方法。
  2. ２つの各反復畳み込みエンコーダで３／Ｒテール出力ビットを生成することが、
    ２つの反復畳み込みエンコーダの第２のエンコーダがクロックされない間に、２つの反復畳み込みエンコーダの第１のエンコーダを予定の回数クロックし、
    ２つの反復畳み込みエンコーダの第１のエンコーダがクロックされない間に、２つの反復畳み込みエンコーダの第２のエンコーダを予定の回数クロックすることを含む請求項1記載の方法。
  3. ６／Ｒテール出力ビットが２つの反復畳み込みエンコーダの第１のエンコーダを３回クロックすることにより、かつ２つの反復畳み込みエンコーダの第２のエンコーダを３回クロックすることにより生成される請求項２記載の方法。
  4. ２つの各反復畳み込みエンコーダで３／Ｒテール出力ビットを生成することが、
    Ｒが１／３または１／４のとき、２つの各反復畳み込みエンコーダから少なくとも２つの出力ビットを生成することを含む請求項１記載の方法。
  5. トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐、第２のＹ０（ｔ）出力分岐、および第３のＹ１（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐、第２のＹ０'（ｔ）出力分岐、および第３のＹ１'（ｔ）出力分岐からテール出力ビットを送信し、
    テール出力ビットはＸ（ｔ）、Ｙ０（ｔ）、Ｙ１（ｔ）、Ｘ'(ｔ)、Ｙ０'（ｔ）、Ｙ１'（ｔ）の順番で送信されることをさらに含む請求項１記載の方法。
  6. Ｒが１／２のとき、
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐と第２のＹ０（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐と第２のＹ０'(ｔ) 出力分岐からテール出力ビットを送信することをさらに含む請求項１記載の方法。
  7. Ｒが１／３であるとき、
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐と第２のＹ０（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐と第２のＹ０'(ｔ) 出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'（ｔ）出力分岐からテール出力ビットを再度送信することをさらに含む請求項１記載の方法。
  8. Ｒが１／４であるとき、
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐、第２のＹ０（ｔ）出力分岐、および第３のＹ１（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐、第２のＹ０'(ｔ) 出力分岐、および第３のＹ１'(ｔ) 出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐からテール出力ビットを再度送信することをさらに含む請求項１記載の方法。
  9. １以上のテール出力ビットをパンクチュアすることが以下のように行われる請求項１記載の方法：
    Figure 2009201141
     ここに“０”はパンクチュアされたビットを示し、“１”は送信されたビットを示す。
  10. 転送エラー訂正可能なデータを提供し、ベース電話システムで通信データに作動可能なシステムにおいて、システムが
    データをターボコード速度Ｒで予定の長さを有するデータブロックに細分化するプロセッサと、
    データブロックを符号化し、並列に接続された２つの反復畳み込みエンコーダを含むターボエンコーダとを含み、
    データブロックが２つの各反復畳み込みエンコーダで生成された３／Ｒテール出力ビットを使用して終端され、３／Ｒテール出力ビットは、データブロックが符号化された後に２つの各反復畳み込みエンコーダを別々にクロックすることにより、２つの各反復畳み込みエンコーダ内のシフトレジスタの内容から生成され、
    １／Ｒテール出力ビットが２つの各反復畳み込みエンコーダから送信されるようにテール出力ビットの１つ以上をパンクチュアするパンクチュア装置を含むシステム。
  11. ２つの反復畳み込みエンコーダの第２のエンコーダがクロックされない間に、２つの反復畳み込みエンコーダの第１のエンコーダを予定の回数クロックし、
    ２つの反復畳み込みエンコーダの第１のエンコーダがクロックされない間に、２つの反復畳み込みエンコーダの第２のエンコーダを予定の回数クロックすることにより、
    ターボエンコーダが２つの各反復畳み込みエンコーダで３／Ｒテール出力ビットを生成する請求項１０記載のシステム。
  12. ターボエンコーダは、２つの反復畳み込みエンコーダの第１のエンコーダを３回クロックすることにより、かつ２つの反復畳み込みエンコーダの第２のエンコーダを３回クロックすることにより６／Ｒテール出力ビットを生成する請求項１１記載のシステム。
  13. ターボエンコーダは、Ｒが１／３または１／４であるとき、２つの各反復畳み込みエンコーダから少なくとも２つの出力ビットを生成することにより、２つの各反復畳み込みエンコーダで３／Ｒテール出力ビットを生成する請求項1０記載のシステム。
  14. 送信機をさらに含み、送信機が
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐、第２のＹ０（ｔ）出力分岐、および第３のＹ１（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐、第２のＹ０'（ｔ）出力分岐、および第３のＹ１'（ｔ）出力分岐からテール出力ビットを送信し、
    テール出力ビットはＸ（ｔ）、Ｙ０（ｔ）、Ｙ１（ｔ）、Ｘ'(ｔ)、Ｙ０'（ｔ）、Ｙ１'（ｔ）の順番で送信される請求項１０記載のシステム。
  15. 送信機をさらに含み、Ｒが１／２のとき、送信機が
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐と第２のＹ０（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐と第２のＹ０'(ｔ) 出力分岐からテール出力ビットを送信する請求項１０記載のシステム。
  16. 送信機をさらに含み、Ｒが１／３であるとき、送信機が
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐と第２のＹ０（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐と第２のＹ０'(ｔ) 出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'（ｔ）出力分岐からテール出力ビットを再度送信する請求項１０記載のシステム。
  17. 送信機をさらに含み、Ｒが１／４であるとき、送信機が
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐、第２のＹ０（ｔ）出力分岐、および第３のＹ１（ｔ）出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第１のエンコーダの第１のＸ（ｔ）出力分岐からテール出力ビットを再度送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐、第２のＹ０'(ｔ) 出力分岐、および第３のＹ１'(ｔ) 出力分岐からテール出力ビットを送信し、
    トレリス終端中に２つの反復畳み込みエンコーダの第２のエンコーダの第１のＸ'(ｔ) 出力分岐からテール出力ビットを再度送信する請求項１０記載のシステム。
  18. パンクチュア装置が１以上のテール出力ビットを以下のようにパンクチュアする請求項１０記載のシステム：
    Figure 2009201141
     ここに“０”はパンクチュアされたビットを示し、“１”は送信されたビットを示す。
JP2009111737A 1998-08-27 2009-05-01 一般的なターボコードトレリスの終端方法およびシステム Expired - Lifetime JP4355031B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9811198P 1998-08-27 1998-08-27
US09/378,625 US6332209B1 (en) 1998-08-27 1999-08-20 Method for a general turbo code trellis termination

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007109370A Division JP4355008B2 (ja) 1998-08-27 2007-04-18 一般的なターボコードトレリスの終端方法およびシステム

Publications (2)

Publication Number Publication Date
JP2009201141A true JP2009201141A (ja) 2009-09-03
JP4355031B2 JP4355031B2 (ja) 2009-10-28

Family

ID=22267192

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2000568190A Expired - Lifetime JP3612022B2 (ja) 1998-08-27 1999-08-20 一般的なターボコードトレリスの終端方法
JP2004159901A Expired - Lifetime JP3977824B2 (ja) 1998-08-27 2004-05-28 一般的なターボコードトレリスの終端方法およびシステム
JP2007109370A Expired - Lifetime JP4355008B2 (ja) 1998-08-27 2007-04-18 一般的なターボコードトレリスの終端方法およびシステム
JP2009111736A Expired - Lifetime JP4355030B2 (ja) 1998-08-27 2009-05-01 一般的なターボコードトレリスの終端方法およびシステム
JP2009111737A Expired - Lifetime JP4355031B2 (ja) 1998-08-27 2009-05-01 一般的なターボコードトレリスの終端方法およびシステム

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2000568190A Expired - Lifetime JP3612022B2 (ja) 1998-08-27 1999-08-20 一般的なターボコードトレリスの終端方法
JP2004159901A Expired - Lifetime JP3977824B2 (ja) 1998-08-27 2004-05-28 一般的なターボコードトレリスの終端方法およびシステム
JP2007109370A Expired - Lifetime JP4355008B2 (ja) 1998-08-27 2007-04-18 一般的なターボコードトレリスの終端方法およびシステム
JP2009111736A Expired - Lifetime JP4355030B2 (ja) 1998-08-27 2009-05-01 一般的なターボコードトレリスの終端方法およびシステム

Country Status (7)

Country Link
US (7) US6332209B1 (ja)
EP (5) EP1475894B8 (ja)
JP (5) JP3612022B2 (ja)
KR (1) KR100333469B1 (ja)
AU (1) AU5685499A (ja)
HK (2) HK1068033A1 (ja)
WO (1) WO2000013323A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7536624B2 (en) 2002-01-03 2009-05-19 The Directv Group, Inc. Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6370669B1 (en) * 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6430722B1 (en) 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
JP3453122B2 (ja) 1998-08-17 2003-10-06 ヒューズ・エレクトロニクス・コーポレーション 最適性能に近いターボコードインターリーバ
WO2000013323A1 (en) 1998-08-27 2000-03-09 Hughes Electronics Corporation Method for a general turbo code trellis termination
US6772391B1 (en) * 1998-10-13 2004-08-03 Interdigital Technology Corporation Hybrid interleaver for turbo codes
US6553540B1 (en) * 1998-12-07 2003-04-22 Telefonaktiebolaget Lm Ericsson Efficient system and method for forward error correction
KR100315708B1 (ko) * 1998-12-31 2002-02-28 윤종용 이동통신시스템에서터보인코더의펑처링장치및방법
EP2293452B1 (en) * 2000-07-05 2012-06-06 LG ELectronics INC. Method of puncturing a turbo coded data block
US6944803B2 (en) * 2000-07-06 2005-09-13 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Canada Code structure, encoder, encoding method, and associated decoder and decoding method and iteratively decodable code structure, encoder, encoding method, and associated iterative decoder and iterative decoding method
US6954885B2 (en) 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
GB2386039B (en) * 2002-03-01 2005-07-06 Fujitsu Ltd Data encoding and decoding apparatus and a data encoding and decoding method
AU2002252946A1 (en) * 2002-04-05 2003-10-27 Linkair Communications, Inc. A method and device for space-time-frequency turbo encoding
CN1555628A (zh) * 2002-04-26 2004-12-15 连宇通信有限公司 一种Turbo乘积码与时空Trellis码级联的编码方法及装置
KR20030097358A (ko) * 2002-06-20 2003-12-31 삼성전자주식회사 성상도에 따라 설정된 펑처링 패턴을 기초로 컨볼루셔널엔코더 및 터보 코더를 이용한 신호의 부호화 방법
US6841002B2 (en) * 2002-11-22 2005-01-11 Cdream Display Corporation Method for forming carbon nanotubes with post-treatment step
AU2004241602B2 (en) 2003-05-20 2008-05-08 Syndiant, Inc. Digital backplane
US7853859B2 (en) * 2004-01-23 2010-12-14 Broadcom Corporation Convolutional coding method for multi-band communications
KR100549870B1 (ko) * 2004-07-09 2006-02-06 삼성전자주식회사 테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기
WO2006020934A2 (en) * 2004-08-13 2006-02-23 Conexant Systems, Inc. Systems and methods for decreasing latency in a digital transmission system
US20060218459A1 (en) * 2004-08-13 2006-09-28 David Hedberg Coding systems and methods
US7983354B2 (en) * 2005-11-25 2011-07-19 Samsung Electronics Co., Ltd. Digital broadcast transmitter/receiver having an improved receiving performance and signal processing method thereof
JP4436315B2 (ja) * 2005-12-26 2010-03-24 京セラ株式会社 畳み込み符号化器、通信装置、及び畳み込み符号化方法
WO2007132912A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation ターボ符号器及びそれに用いるｈａｒｑ処理方法
JP2008011146A (ja) * 2006-06-29 2008-01-17 Kyocera Corp 通信方法、符号器及び復号器
US8904265B2 (en) * 2007-05-02 2014-12-02 Broadcom Corporation Optimal period rate matching for turbo coding
JP5354979B2 (ja) * 2007-07-12 2013-11-27 パナソニック株式会社 低密度パリティ検査畳み込み符号（ｌｄｐｃ−ｃｃ）符号化器及びｌｄｐｃ−ｃｃ復号器
US8014612B2 (en) * 2007-10-12 2011-09-06 Himax Technologies Limited Image processing device and method for compressing and decompressing images
JP5203717B2 (ja) 2007-12-19 2013-06-05 パナソニック株式会社 符号器、復号器、符号化方法、及び、復号方法
JP5339816B2 (ja) * 2008-08-20 2013-11-13 沖電気工業株式会社 符号化装置
CN101753151B (zh) * 2008-12-02 2014-02-05 电信科学技术研究院 一种数据处理装置及方法
US8583993B2 (en) * 2011-06-17 2013-11-12 Lsi Corporation Turbo parallel concatenated convolutional code implementation on multiple-issue processor cores
US10523386B2 (en) * 2016-06-24 2019-12-31 Lg Electronics Inc. Method of processing data block in wireless communication system and apparatus therefor
TWI589125B (zh) * 2016-08-26 2017-06-21 國立交通大學 渦輪編碼的數位資料之去穿刺方法與裝置及渦輪解碼器系統

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190932A (ja) 1986-02-18 1987-08-21 Nippon Telegr & Teleph Corp <Ntt> インタリ−ブ方式
EP0300139B1 (en) 1987-07-20 1993-07-07 International Business Machines Corporation Error correcting code for b-bit-per-chip memory with reduced redundancy
FR2706054B1 (fr) 1993-06-02 1995-07-13 Alcatel Mobile Comm France Procédé d'entrelacement d'une séquence d'éléments de données, et dispositif d'entrelacement correspondant.
JP2999110B2 (ja) 1993-12-28 2000-01-17 株式会社ピーエフユー 無線通信方法及び無線通信装置
US5687095A (en) 1994-11-01 1997-11-11 Lucent Technologies Inc. Video transmission rate matching for multimedia communication systems
GB9508885D0 (en) 1995-05-02 1995-06-21 Plessey Semiconductors Ltd Wireless local area networks
WO1996037050A1 (en) 1995-05-15 1996-11-21 Advanced Hardware Architectures, Inc. Reconfigurable interleaver/deinterleaver and address generator for data streams interleaved according to one of a plurality of interleaving schemes
DE19520987A1 (de) * 1995-06-08 1996-12-12 Siemens Ag Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes
US5721745A (en) * 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
US5910182A (en) 1996-05-03 1999-06-08 Ericsson Inc. Data communications systems and methods using interspersed error detection bits
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
KR100223762B1 (ko) 1996-06-25 1999-10-15 김영환 가변 부호화율 펀츄러
US5978414A (en) 1996-07-03 1999-11-02 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5996104A (en) 1996-09-13 1999-11-30 Herzberg; Hanan System for coding system
EP0848524A1 (fr) 1996-12-10 1998-06-17 Koninklijke Philips Electronics N.V. MAQ à codage perforé en trellis, avec décodage itératif
US5983384A (en) 1997-04-21 1999-11-09 General Electric Company Turbo-coding with staged data transmission and processing
ES2344299T3 (es) * 1997-07-30 2010-08-24 Samsung Electronics Co., Ltd. Metodo y dispositivo para codificacion de canal adaptativo.
KR19990012821A (ko) * 1997-07-31 1999-02-25 홍성용 전자기파 흡수체 조성물과 이의 제조 방법, 전자기파 흡수용도료 조성물과 이의 제조 방법 및 이의 도포 방법
US5907582A (en) 1997-08-11 1999-05-25 Orbital Sciences Corporation System for turbo-coded satellite digital audio broadcasting
DE19736653C1 (de) 1997-08-22 1998-12-10 Siemens Ag Verfahren und Einrichtung zur Abschätzung der Dienstqualität auf Übertragungskanälen in einem digitalen Übertragungssystem
JPH1168734A (ja) 1997-08-25 1999-03-09 Oki Electric Ind Co Ltd インタリーブ装置およびデインタリーブ装置
JP3347335B2 (ja) 1997-11-10 2002-11-20 株式会社エヌ・ティ・ティ・ドコモ インタリービング方法、インタリービング装置、及びインタリーブパターン作成プログラムを記録した記録媒体
US6088387A (en) 1997-12-31 2000-07-11 At&T Corp. Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder
US6370669B1 (en) 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6430722B1 (en) 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
US6339834B1 (en) 1998-05-28 2002-01-15 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre Interleaving with golden section increments
CA2273592C (en) * 1998-06-01 2006-08-22 Stewart N. Crozier Processing of state histories in viterbi decoding
US5978365A (en) 1998-07-07 1999-11-02 Orbital Sciences Corporation Communications system handoff operation combining turbo coding and soft handoff techniques
US6347385B1 (en) 1998-08-03 2002-02-12 Nortel Networks Limited Interleavers for turbo code
JP3453122B2 (ja) 1998-08-17 2003-10-06 ヒューズ・エレクトロニクス・コーポレーション 最適性能に近いターボコードインターリーバ
JP2000068862A (ja) 1998-08-19 2000-03-03 Fujitsu Ltd 誤り訂正符号化装置
WO2000013323A1 (en) * 1998-08-27 2000-03-09 Hughes Electronics Corporation Method for a general turbo code trellis termination
KR100315708B1 (ko) 1998-12-31 2002-02-28 윤종용 이동통신시스템에서터보인코더의펑처링장치및방법
EP1072122A1 (en) 1999-02-11 2001-01-31 Hughes Electronics Corporation Optimized rate-compatible turbo encoding

Also Published As

Publication number Publication date
JP2004297831A (ja) 2004-10-21
US7487431B2 (en) 2009-02-03
EP1455458B8 (en) 2011-03-02
JP4355008B2 (ja) 2009-10-28
EP1455458A2 (en) 2004-09-08
JP2007228622A (ja) 2007-09-06
US6332209B1 (en) 2001-12-18
US20020083395A1 (en) 2002-06-27
JP2004513532A (ja) 2004-04-30
JP4355030B2 (ja) 2009-10-28
EP2068451A2 (en) 2009-06-10
US7827465B2 (en) 2010-11-02
HK1130961A1 (en) 2010-01-08
EP1475894A3 (en) 2007-10-17
HK1068033A1 (en) 2005-04-22
EP1471648B1 (en) 2014-02-12
US7779329B2 (en) 2010-08-17
KR20010031459A (ko) 2001-04-16
JP3977824B2 (ja) 2007-09-19
US20050149816A1 (en) 2005-07-07
EP1475894A2 (en) 2004-11-10
US8201048B2 (en) 2012-06-12
EP2068451A3 (en) 2010-02-24
US20080074297A1 (en) 2008-03-27
EP1475894B8 (en) 2011-02-23
EP1475894B1 (en) 2010-11-10
EP1455458A3 (en) 2007-09-19
US6862706B2 (en) 2005-03-01
US20080065954A1 (en) 2008-03-13
WO2000013323A1 (en) 2000-03-09
JP2009201140A (ja) 2009-09-03
EP1050110A1 (en) 2000-11-08
KR100333469B1 (ko) 2002-04-25
JP3612022B2 (ja) 2005-01-19
EP1471648A3 (en) 2007-09-19
JP4355031B2 (ja) 2009-10-28
EP1455458B1 (en) 2010-11-03
US20080065955A1 (en) 2008-03-13
EP1471648A2 (en) 2004-10-27
EP2068451B1 (en) 2013-10-02
US8429490B2 (en) 2013-04-23
AU5685499A (en) 2000-03-21
US20120233519A1 (en) 2012-09-13
EP1050110B1 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
JP3977824B2 (ja) 一般的なターボコードトレリスの終端方法およびシステム
JP3359911B2 (ja) 移動通信システムにおけるターボ符号化器のパンクチャリング装置及び方法
RU2204199C2 (ru) Устройство и способ канального кодирования/декодирования
KR100480251B1 (ko) 통신시스템에서 부호 생성 장치 및 방법
JP2005535190A (ja) 並列畳み込み符号器
JPH11275052A (ja) 拡散符号化装置およびその方法
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
EP1353446A2 (en) System and method for generating cyclic codes for error control in digital communications
Perry et al. SECO: A self-regulating error correcting coder-decoder
RU2005126242A (ru) Способ передачи голосовых данных в цифровой системе радиосвязи и устройство для его осуществления
JP2004282787A (ja) 信号送信装置および符号化装置
KR100719743B1 (ko) 가변장 기술을 이용한 부호화 및 복호화 장치
JP2006304348A (ja) 誤り訂正符号化装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090522

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090526

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090730

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4355031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term