DE19520987A1 - Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes - Google Patents
Verfahren zur Terminierung des Trellis bei rekursiven systematischen FaltungscodesInfo
- Publication number
- DE19520987A1 DE19520987A1 DE1995120987 DE19520987A DE19520987A1 DE 19520987 A1 DE19520987 A1 DE 19520987A1 DE 1995120987 DE1995120987 DE 1995120987 DE 19520987 A DE19520987 A DE 19520987A DE 19520987 A1 DE19520987 A1 DE 19520987A1
- Authority
- DE
- Germany
- Prior art keywords
- coder
- memory
- code
- sequence
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Terminierung des
Trellis bei rekursiven systematischen Faltungscodes und einen
geeigneten Coder zur Durchführung des Verfahrens.
Zur Datensicherung werden unterschiedliche Codierungsverfah
ren verwendet. Bei diesen Verfahren werden von den zu über
tragenden Informationsbits Kontrollbits abgeleitet, die eben
falls übertragen werden. Mit Hilfe dieser Kontrollbits ist es
empfangsseitig möglich, gefälschte Informationsbits zu erken
nen und zu korrigieren.
Bei Faltungscodes wurden sogenannte Tail-biting-Verfahren
entwickelt, um für die letzten zu codierenden Informations
bits den ohne Zusatzmaßnahmen geringer werdenden Fehlerschutz
zu erhöhen. Dieses Verfahren ist in IEEE Trans. on Comm.,
vol. COM-34, no.2, 1986 von H.H. Ma, J.K. Wolf, "On Tail
Biting convolutional codes" angegeben.
Die bekannten Tail-biting-Verfahren für nicht rekursive
Faltungscodes lassen sich jedoch nicht auf rekursive systema
tische Faltungscodes übertragen. Diese Codegruppe ist jedoch
aufgrund ihrer Eigenschaften besonders als Komponentencodes
für Mehrkomponentencodes, die sogenannten "Turbo-Codes", von
außerordentlicher Bedeutung. Diese Codegruppe ist in den
folgenden Literaturstellen ausführlich beschrieben:
- - C. Berrou, "Near Shannon limit error-correcting and deco ding: Turbo-Codes (1)", Proc. ICC′93, May 1993;
- - Demande de brêvet europ´en, N. de publication: 0 511 141 Al, Inventeur: C.Berrou, "Proc´d´ de codage correcteur d′erreurs á moins deux codages convolutifs syst´matiques en parallèle, proc´d´ de d´codage it´ratif, module de d´codage et d´codeur correspondants"
- - J. Hagenauer et al, "Iterative ("Turbo") decoding of systematic convolutional codes with MAP and SOVA algorithms", ITG Fachtagung "Codierung", München, Okt. 1994
- - J. Hagenauer, L. Papke, "Decoding "Turbo"-Codes with the Soft Output Viterbi Algorithm (SOVA)", 1994 International Symposium on information theory, Trondheim, 1994.
Aus IEEE, Globecom 1994, Seite 1298 bis 1303, Robertson:
"Illuminating the Structure of code and decoder of parallel concatenated recursive systematic (Turbo) codes" ist die "Trellis Termination" auch für rekursive Codes beschrieben, jedoch ohne eine Realisation anzugeben.
"Illuminating the Structure of code and decoder of parallel concatenated recursive systematic (Turbo) codes" ist die "Trellis Termination" auch für rekursive Codes beschrieben, jedoch ohne eine Realisation anzugeben.
Beim "Zero Tail-Verfahren" wird einem Coder für einen nicht
rekursiven Faltungscode nach der Codierung der Informations
bits eine Sequenz von Zusatzbits zugeführt, die ihn in den
gewünschten Sollzustand zwingt, d. h. das Trellis wird termi
niert. Dieser Umstand wird vom Decoder mitbewertet, so daß
der Fehlerschutz für die letzten Informationsbits eines
Datenblockes erhöht wird.
Aufgabe der Erfindung ist es, ein einfach zu realisierendes
Verfahren zur Terminierung des Trellis bei rekursiven syste
matischen Faltungscodes anzugeben.
Außerdem ist ein geeigneter Coder anzugeben.
Diese Aufgabe wird durch das in Anspruch 1 angegebene Verfah
ren gelöst.
In einem unabhängigen Anspruch wird ein geeigneter Coder
beschrieben.
Vorteilhafte Weiterbildungen des Verfahrens und des Coders
sind in den abhängigen Ansprüchen angegeben.
Besonders einfach wird das Verfahren, wenn im Sollzustand
alle Speicherstufen des Coders dieselbe Information, die log.
Null oder die log. Eins aufweisen. Dieser Zustand kann mit
der Anfangszustand zu Beginn der Codierung eines Datenblocks
übereinstimmen.
Die Terminierung wird besonders einfach, wenn aus den Zustän
den des Coder-Gedächtnisses, z. B. von Speicherstufen, jeweils
das nächste dem Coder zuzuführende Zusatzbit der Terminie
rungssequenz errechnet wird.
Bei der Realisation eines Turbocodes kann die Terminierung
des Trellis bei einem Komponentencoder bei mehreren, aber
auch bei allen Komponentencodern durchgeführt werden.
Das erfindungsgemäße Verfahren soll anhand von Ausführungs
beispielen näher beschrieben werden.
Es zeigen:
Fig. 1 einen Coder für einen rekursiven systematischen
Code mit Terminator,
Fig. 2 zeigt ein Prinzipschaltbild zur Realisierung von
Mehrkomponentencodes (Turbo-Codes) mit Terminator,
Fig. 3 zeigt eine erste Variante zur Realisierung von
Mehrkomponentencodes (Turbo-Codes) mit Terminator
und
Fig. 4 zeigt eine weitere Variante zur Realisierung von
Mehrkomponentencodes (Turbo-Codes) mit Terminator.
In Fig. 1 ist ein Coder für einen rekursiven systematischen
Code mit zwei binären Speicherstufen K1, K2 sowie zwei
Modulo-2-Addierern H1 und H2 dargestellt. Über einen Daten
eingang 1 und einen Umschalter SW gelangt jeweils eine Infor
mationssequenz I = I₁, I₂, . . . IL bitweise zum Informations
ausgang 2 und gleichzeitig zu einem Eingang des ersten
Modulo-2-Addierers H1, dem außerdem die in den Speicherstufen
K1, K2, dem Coder-Gedächtnis, vorliegenden Bits zugeführt
werden. Das Ergebnis der Modulo-2-Addition wird dem Datenein
gang der ersten Speicherstufe K1 zugeführt. Durch eine weite
re Modulo-2-Addition der Modulo-2-Summe am Ausgang des ersten
Modulo-2-Addierers H1 und der am Ausgang der zweiten Spei
cherstufe K2 anliegenden Information werden Kontrollbits P
generiert und am Kontrollausgang 3 abgegeben. Die an den Aus
gängen 2 und 3 anliegenden Codesymbole (Bits) werden in der
Regel bitweise verschachtelt ausgesendet. Der Coder arbeitet
in bekannter Weise mit einem Bittaktsignal, das in diesem
Prinzipschaltbild nicht dargestellt ist.
Nachdem die Information eines Datenblockes codiert ist,
besteht das Problem nun darin, das Coder-Gedächtnis, die M in
den Speicherstufen K1 und K2 gespeicherten Daten, insgesamt
sind bei binären Speichern 2 M verschiedene Variationen mög
lich, so zu verändern, daß eine bestimmte Sollzustand, bei
spielsweise die Anfangszustand "log. Null" für alle Speicher
stufen, beim Beginn der Codierung erreicht wird. Dies wird
durch einen Terminator TR erreicht, der aufgrund der gespei
cherten Information eine Terminierungssequenz Z = Z₁, Z₂ der
Länge
M = 2 Bits - entsprechend der Anzahl der Speicherstufen K1,
K2 des Coders - erzeugt, die in Kombination mit den rückge
führten Bits alle Speicherstufen in den Zustand log. Null
bringt.
Die Terminierungssequenz kann aus den gespeicherten Bits
errechnet werden, die bei einer Modulo-2-Addition zu Null
ergänzt werden. Die Terminierungssequenz kann aber auch bei
spielsweise aus einem ROM komplett aufgerufen werden.
Nach der Terminierungsfolge wird die nächste Informations
sequenz codiert.
Die ursprüngliche Coderate (Transferrate)
wird nunmehr zu:
mit L = Anzahl der Informationsbits je Informationssequenz
und M = Länge der Terminierungssequenz bzw. Anzahl der Spei
cherstufen.
Allgemein gilt:
mit 1/N = Coderate ohne Termination.
Die durch die Terminierung etwas geringer gewordene Coderate
läßt sich, falls nötig, durch als Punktierung bezeichnete
Selektion von Codesymbolen aus der ausgegebenen Codefolge
ausgleichen.
Der Decoder weist eine dem Coder verwandte Struktur auf. Der
Decodierungsalgorithmus erfolgt entsprechend einem Trellis
diagramm, wie es beispielsweise in "Digital Communication",
2nd Edition von John G. Proakis, McGraw-Hill, Inc. auf Seite
447 dargestellt ist.
Da die Codierung nicht mit dem letzten Informationsbits abge
brochen, sondern um die Terminierungssequenz verlängert wird,
wobei selbstverständlich auch der Decodierer den Sollzustand
des Coders kennt, wird der Fehlerschutz für die letzten
Informationsbits vergrößert.
In Fig. 2 ist ein Schema zur "Turbo-Codierung" angegeben,
bei dem mehrere Komponentencoder COD1 bis CODn vorgesehen
sind. Aus der in der Beschreibungseinleitung angegebenen Ver
öffentlichung und der Europäischen Patentanmeldung von C.
Berrou ist dieses Verfahren beschrieben.
Über den Dateneingang 1 werden die Informationssequenz I
über einen ersten (nicht unbedingt erforderlichen) Inter
leaver IV1 einem ersten Coder COD1 zugeführt. Der Interleaver
hat die Aufgabe, die Informationsbits zu verwürfeln. Der
Coder COD1 weist entsprechend dem Coder in Fig. 1 einen
Umschalter SW1 und einen Terminator TR1 auf.
An den Ausgängen des ersten Coders COD1 werden Codefolgen
X₁ = I₁, Z₁, P 1,1, . . ., P 1,K1 von Bits der Informations
sequenz(en) I und der Terminierungssequenz(en) Z sowie Kon
trollsequenz(en) P 1,K1 ausgegeben.
An den Informationsausgang 2 (oder die Informationsausgänge)
des ersten Coders sind über weitere Interleaver IV2 bis IVn
weitere Coder COD2 bis CODn angeschaltet, die wiederum Code
folgen X₂ = I₂, Z₂, . . ., P 2,K2 bis X n abgeben. Da durch
den ersten Coder COD1 durch die Terminierungssequenz eine
längere Codefolge X₁ = I₁, Z₁, . . . P 1,K1 insbesondere
eine längere "Informationssequenz" I₁, Z₁, entsteht, wird
die Größe der an den Informationsausgang 2 angeschalteten
Interleaver jetzt von der Anzahl L der ursprünglichen Infor
mationssequenz und von der Länge MCOD1 der Terminierungs
sequenz, insgesamt also durch
L + MCOD1, bestimmt.
Die Bits der Terminierungssequenz Z₁ können mit den Informa
tionsbits verwürfelt werden oder nach dem jeweiligen Verwür
feln der Informationssequenz den weiteren Codern COD2, . . .,
CODn zugeführt werden.
Bei der Version nach Fig. 2 erfolgt die Terminierung des
Trellis nur beim ersten Coder COD1. Sie kann aber auch bei
den weiteren Komponentencodern COD2 bis CODn erfolgen,
wodurch aber die Coderate weiter sinkt.
Durch Selektion von ausgegebenen Codesymbole in einer Aus
wahlschaltung SE wird die (bei der gewählten schematischen
Darstellung) zunächst vervielfachte Datenrate reduziert, wo
bei in der Regel die Informationsbits I₁, I₂, . . . und die Zu
satzbits der Terminierungsfolge nur einmal übertragen werden.
Häufig wird durch Multiplexen eine serielle Codefolge X s
erzeugt wird.
Empfangsseitig werden selbstverständlich sowohl bei der Ver
wendung eines Coders als auch von mehreren Komponentencodern
nach der Decodierung die wahrscheinlicheren Codesymbole für
die ursprünglichen Informationssequenz I ausgegeben.
Die in der Regel in mehreren Durchgängen erfolgende Decodie
rung ist in den Veröffentlichungen von Berrou beschrieben.
In Fig. 3 ist eine Variante zur Erzeugung eines "Turbo-
Codes" mit kaskadenmäßig angeordneten Komponentencodern dar
gestellt. An den "Informationsausgang" des ersten Coders COD1
ist wieder über den zugeordneten Interleaver IV2 der zweite
Komponentencoder COD2 angeschaltet. In derselben Weise sind
auch die weiteren Coder COD3, . . ., CODn wiederum mit dem Aus
gang des vorhergehenden Coders verbunden.
Die weiteren Coder COD2 und COD3 können ebenfalls Terminato
ren enthalten. Dabei ist aber zu beachten, daß die Länge der
ausgegebenen Codefolgen X₂, X₃₀, X n0 dann mit jedem weite
ren Coder zunimmt.
In Fig. 4 ist eine andere Variante zur Erzeugung eines
"Turbo-Codes" dargestellt. Mehrere Codierer COD1 bis CODn
sind über zugeordnete Interleaver IV1 bis IVn an den Daten
eingang 1 angeschaltet, dem die zu codierende Informations
sequenz I zugeführt wird. Durch die Interleaver werden
unterschiedliche Informationsfolgen I₁ bis In erzeugt, so daß
die von den jeweils einen eigenen Terminator TR1 bis TRn auf
weisenden Codern ausgegebenen Codefolgen X₁, X₂, . . . X n
ebenfalls unterschiedlich sind.
Auch hier kann die durch die Terminierungssequenzen verrin
gerte Coderate, falls nötig, durch weitergehende Selektion
Codesymbolen der ausgegebenen Codefolgen ausgeglichen werden.
Claims (12)
1. Verfahren zur Terminierung des Trellis bei rekursiven
systematischen Faltungscodes,
bei dem nach Codierung einer Informationssequenz (I) in einem Coder (COD) diesem eine vom Zustand seines Gedächtnisses (K1, K2) abhängige Terminierungssequenz (Z) erzeugt wird, die dem Codereingang zugeführt wird und dessen Gedächtnis (K1, K2) in einem bestimmten Sollzustand bringt, und bei dem
die Terminierungssequenz (Z) und die zusätzlich erzeugten Kontrollbits ebenfalls übertragen werden.
bei dem nach Codierung einer Informationssequenz (I) in einem Coder (COD) diesem eine vom Zustand seines Gedächtnisses (K1, K2) abhängige Terminierungssequenz (Z) erzeugt wird, die dem Codereingang zugeführt wird und dessen Gedächtnis (K1, K2) in einem bestimmten Sollzustand bringt, und bei dem
die Terminierungssequenz (Z) und die zusätzlich erzeugten Kontrollbits ebenfalls übertragen werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß der Sollzustand des Coder-Gedächtnisses (K1, K2) derart
eingestellt wird, daß sie mit dem Anfangszustand des Coder-
Gedächtnisses zu Beginn der Codierung der Informationssequenz
(I) übereinstimmt.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß als Anfangszustand des Coder-Gedächtnisses (K1, K2) der
Zustand "log. Null" oder "log. Eins" für alle Speicherstufen
(K1, K2) eingestellt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß jeweils das nächste dem Coder zugeführte Bit der Termi
nierungssequenz (Z) aus den Zuständen des Coder-Gedächtnis
ses (K1, K2) errechnet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß Informationssequenzen (I) gleicher Länge (L) übertragen
werden.
6. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß mehrere rekursive systematische Faltungscodes als Kompo
nentencodes für eine Turbo-Codierung erzeugt werden.
7. Verfahren nach einem der-vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß ein erster Komponentencode (X₁) in einem ersten Coder (COD1) erzeugt wird,
daß eine Terminierung des Trellis durch eine Terminierungs sequenz (Z₁) in diesem Coder (COD1) erfolgt,
daß aus der Informationssequenz (I₁) und der anschließenden Terminierungssequenz (Z₁) nach dem Interleaven dieser Folgen unter Verwendung weiterer Komponentencoder (COD2) mindestens eine weiter Codefolge (X₁, . . . X n) generiert wird.
daß ein erster Komponentencode (X₁) in einem ersten Coder (COD1) erzeugt wird,
daß eine Terminierung des Trellis durch eine Terminierungs sequenz (Z₁) in diesem Coder (COD1) erfolgt,
daß aus der Informationssequenz (I₁) und der anschließenden Terminierungssequenz (Z₁) nach dem Interleaven dieser Folgen unter Verwendung weiterer Komponentencoder (COD2) mindestens eine weiter Codefolge (X₁, . . . X n) generiert wird.
8. Verfahren nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,
daß die Coderate der zu übertragenden Codesymbole durch
Selektion von erzeugten Codesymbolen erhöht wird.
9. Coder zur Erzeugung eines rekursiven systematischen Codes,
dadurch gekennzeichnet,
daß ein Terminator (TR) vorgesehen ist, der nach Codierung
einer Informationssequenz (I) eine vom Zustand des Coder-
Gedächtnisses (K1, K2) abhängige Terminierungssequenz (Z)
erzeugt, die dem Codereingang zugeführt wird und das Coder-
Gedächtnis (K1, K2) in einen bestimmten Sollzustand (z. B.
log.0, log.1) bringt.
10. Coder nach Anspruch 10,
dadurch gekennzeichnet,
daß er (COD1) und mindestens ein weiterer Coder
(COD2, . . . CODn) zur Erzeugung von rekursiven systematischen
Komponentencodes eines Turbo-Codes vorgesehen sind.
11. Coder nach Anspruch 9 oder 10,
dadurch gekennzeichnet,
daß an seinem Informationsausgang (2) über Interleaver (IV2,
. . . IVn) die weiteren Coder (COD2, . . . CODn) angeschaltet
sind.
12. Coder nach Anspruch 9 oder 10,
dadurch gekennzeichnet,
daß die weiteren Coder (COD2, . . . CODn) kaskadenmäßig
jeweils über einen zugeordneten Interleaver (IV2, . . . IVn) an
den Informationsausgang (2, . . .) des vorhergehenden Coders
angeschaltet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995120987 DE19520987A1 (de) | 1995-06-08 | 1995-06-08 | Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995120987 DE19520987A1 (de) | 1995-06-08 | 1995-06-08 | Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19520987A1 true DE19520987A1 (de) | 1996-12-12 |
Family
ID=7763958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995120987 Withdrawn DE19520987A1 (de) | 1995-06-08 | 1995-06-08 | Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19520987A1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000013323A1 (en) * | 1998-08-27 | 2000-03-09 | Hughes Electronics Corporation | Method for a general turbo code trellis termination |
WO2001052424A1 (de) * | 2000-01-13 | 2001-07-19 | Siemens Aktiengesellschaft | Verfahren zum fehlerschutz bei der übertragung eines datenbitstroms |
US6574767B2 (en) | 1998-01-23 | 2003-06-03 | Hughes Electronics Corporation | Forward error correction scheme for cellular mobile radio systems using universal turbo codes |
US6892342B2 (en) | 1998-01-23 | 2005-05-10 | Hughes Electronics Corporation | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
US6925587B2 (en) | 1998-08-17 | 2005-08-02 | Hughes Electronics Corporation | Turbo code interleaver with near optimal performance |
US7536624B2 (en) | 2002-01-03 | 2009-05-19 | The Directv Group, Inc. | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
-
1995
- 1995-06-08 DE DE1995120987 patent/DE19520987A1/de not_active Withdrawn
Non-Patent Citations (1)
Title |
---|
O. JOERSSEN und H. MEYR "Terminating the trellis of turbo-codes" in: Electronics Letters, 4. Aug. 1994, S.1285-1286 * |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7346827B2 (en) | 1998-01-23 | 2008-03-18 | The Directv Group, Inc. | Forward error correction scheme for data channels using universal turbo codes |
US7925963B2 (en) | 1998-01-23 | 2011-04-12 | Dtvg Licensing, Inc. | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
US6574767B2 (en) | 1998-01-23 | 2003-06-03 | Hughes Electronics Corporation | Forward error correction scheme for cellular mobile radio systems using universal turbo codes |
US6665829B2 (en) | 1998-01-23 | 2003-12-16 | Hughes Electronics Corporation | Forward error correction scheme for CDMA data channels using universal turbo codes |
US7840869B2 (en) | 1998-01-23 | 2010-11-23 | The Directv Group, Inc. | Forward error correction scheme for data channels using universal turbo codes |
US7840871B2 (en) | 1998-01-23 | 2010-11-23 | The Directv Group, Inc. | Forward error correction scheme for data channels using universal turbo codes |
US6892342B2 (en) | 1998-01-23 | 2005-05-10 | Hughes Electronics Corporation | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
US8321725B2 (en) | 1998-08-17 | 2012-11-27 | The Directv Group, Inc. | Turbo code interleaver with optimal performance |
US7761750B2 (en) | 1998-08-17 | 2010-07-20 | The Directv Group, Inc. | Turbo code interleaver with near optimal performance |
US6925587B2 (en) | 1998-08-17 | 2005-08-02 | Hughes Electronics Corporation | Turbo code interleaver with near optimal performance |
US7657797B2 (en) | 1998-08-17 | 2010-02-02 | The Directv Group, Inc. | Turbo code interleaver with near optimal performance |
US7526687B2 (en) | 1998-08-17 | 2009-04-28 | The Directv Group, Inc. | Turbo code interleaver with near optimal performance |
US7487431B2 (en) | 1998-08-27 | 2009-02-03 | The Directv Group, Inc. | Method for a general near optimal turbo code trellis termination |
EP1475894A2 (de) * | 1998-08-27 | 2004-11-10 | Hughes Electronics Corporation | Verfahren zur generalen Turbocodetrellissterminierung |
WO2000013323A1 (en) * | 1998-08-27 | 2000-03-09 | Hughes Electronics Corporation | Method for a general turbo code trellis termination |
EP1471648A3 (de) * | 1998-08-27 | 2007-09-19 | Hughes Electronics Corporation | Verfahren zur generalen Turbocodetrellissterminierung |
US8429490B2 (en) | 1998-08-27 | 2013-04-23 | Dtvg Licensing, Inc. | Method for a general near optimal turbo code trellis termination |
EP1455458A3 (de) * | 1998-08-27 | 2007-09-19 | Hughes Electronics Corporation | Verfahren zur generalen Turbocodetrellissterminierung |
EP2068451A3 (de) * | 1998-08-27 | 2010-02-24 | Hughes Electronics Corporation | Verfahren zur generalen Turbocodetrellissterminierung |
US6862706B2 (en) | 1998-08-27 | 2005-03-01 | Hughes Electronics Corp. | Method for a general near optimal turbo code trellis termination |
US7779329B2 (en) | 1998-08-27 | 2010-08-17 | The Directv Group, Inc. | Method for a general near optimal turbo code trellis termination |
US7827465B2 (en) | 1998-08-27 | 2010-11-02 | The Directv Group, Inc. | Method for a general near optimal turbo code trellis termination |
EP1475894A3 (de) * | 1998-08-27 | 2007-10-17 | Hughes Electronics Corporation | Verfahren zur generalen Turbocodetrellissterminierung |
EP1455458A2 (de) * | 1998-08-27 | 2004-09-08 | Hughes Electronics Corporation | Verfahren zur generalen Turbocodetrellissterminierung |
US6332209B1 (en) | 1998-08-27 | 2001-12-18 | Hughes Electronics Corporation | Method for a general turbo code trellis termination |
US8201048B2 (en) | 1998-08-27 | 2012-06-12 | The Directv Group, Inc. | Method for a general near optimal turbo code trellis termination |
WO2001052424A1 (de) * | 2000-01-13 | 2001-07-19 | Siemens Aktiengesellschaft | Verfahren zum fehlerschutz bei der übertragung eines datenbitstroms |
US7536624B2 (en) | 2002-01-03 | 2009-05-19 | The Directv Group, Inc. | Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0749211B1 (de) | Verfahren und Codiereinrichtung zur gesicherten Übertragung von Daten mittels Mehrkomponenten-Codierung | |
DE69513720T2 (de) | Codiereinrichtung für punktierten Faltungscode | |
DE69029542T2 (de) | Viterbidekodierer | |
DE69810485T2 (de) | Kommunikationssysteme und verfahren mit paralleler verschachtelungsloser kodierung | |
DE69700532T2 (de) | Verfahren und vorrichtung zur faltungskodierung und -dekodierung von datenblöcken | |
DE69231480T2 (de) | Übertragungssystem mit gitterkodierter QAM | |
DE69609509T2 (de) | Trelliskodierung mit verminderter fehlerverbreitung | |
DE69936626T2 (de) | Kanalkodierung und -dekodierung für ein kommunikationssystem | |
DE69212695T2 (de) | Decodierungseinrichtung | |
DE19815597B4 (de) | Datenübertragungssystem, mobile Station und Verfahren zum Verringern der Rahmenfehlerrate bei einer in Form von Datenrahmen erfolgenden Datenübertragung | |
DE4429585C1 (de) | Verfahren zur arithmetischen Decodierung | |
DE69431981T2 (de) | Fehlerkorrektursysteme mit veränderter Viterbidekodierung | |
DE69905255T2 (de) | Verbesserte verschachteler für turbo-kodes | |
DE112004002008B4 (de) | Vereinheitlichter Viterbi/Turbo-Decoder für mobile Telekommunikationssysteme | |
WO2003071689A2 (de) | Kombinierter ver- und entschachteler sowie turbo-decodierer mit kombiniertem ver- und entschachteler | |
DE10238841B4 (de) | Parallelverarbeitung der Decodierung und der zyklischen Redundanzüberprüfung beim Empfang von Mobilfunksignalen | |
DE69728255T2 (de) | Datenübertragungsverfahren und vorrichtung zur kodierung eines signals | |
DE19857677A1 (de) | Verfahren und Anordnung zur Kodierung von Symbolen für eine Übertragung über eine Funkschnittstelle eines Funk-Kommunikationssystems | |
DE69719024T2 (de) | Verfahren zur dekodierung von datensignalen mittels eines festlängenentscheidungsfensters | |
EP0353694A2 (de) | Verfahren zur redundanzsparenden, fehlerkorrigierenden Codierung in Digital-Richtfunksystemen mit mehrstufiger Modulation | |
DE19520987A1 (de) | Verfahren zur Terminierung des Trellis bei rekursiven systematischen Faltungscodes | |
DE69901765T2 (de) | Turbo-Code Dekodierer | |
DE69908629T2 (de) | Hybrid verschachteler für turbo-kodierer | |
DE19521327A1 (de) | Verfahren und Codiereinrichtung zur gesicherten Übertragung von Information mittels Mehrkomponenten-Codierung | |
DE19934646C2 (de) | Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NOKIA SIEMENS NETWORKS GMBH & CO.KG, 81541 MUE, DE |
|
8139 | Disposal/non-payment of the annual fee |