KR100549870B1 - 테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기 - Google Patents
테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기 Download PDFInfo
- Publication number
- KR100549870B1 KR100549870B1 KR1020040053309A KR20040053309A KR100549870B1 KR 100549870 B1 KR100549870 B1 KR 100549870B1 KR 1020040053309 A KR1020040053309 A KR 1020040053309A KR 20040053309 A KR20040053309 A KR 20040053309A KR 100549870 B1 KR100549870 B1 KR 100549870B1
- Authority
- KR
- South Korea
- Prior art keywords
- matrix
- state
- input
- modulo
- adder
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2996—Tail biting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (24)
- 상태행렬 A의 거듭제곱이 주기 K로 반복(AK = I; I는 단위행렬)되는 것을 이용하여 하기 수학식 1의 방법으로 영 상태에서 부호화를 시작한 터보 부호기의 마지막 상태를 찾는 단계;상기 마지막 상태를 이용하여 초기 상태 및 마지막 상태가 같은 부호화 상태를 찾아내는 단계; 및상기 부호화 상태를 이용하여 터보 부호화를 수행하는 단계를 포함하는 것을 특징으로 하는 터보 부호기의 테일 바이팅 부호화 방법.[수학식 1](A: 상태행렬, B: 입력행렬, ui: i번째 부호화 입력, N: 부호화 입력의 개수K: AK = I인 자연수; I는 단위행렬)
- 주기 T로 반복되는 상태행렬의 거듭제곱 중 같은 값을 가지는 상태행렬의 거듭제곱과 곱해질 부호화 입력들을 모듈로-2 덧셈연산하는 단계;상기 상태행렬의 거듭제곱, 입력행렬 및 상기 모듈로-2 덧셈연산 결과를 곱셈연산하는 단계; 및상기 곱셈연산 결과들을 덧셈연산하는 단계를 포함하는 것을 특징으로 하는 터보 부호기의 테일 바이팅 기법에서 마지막 상태를 찾는 방법.
- 주기 T로 반복되는 상태행렬의 거듭제곱 중 같은 값을 가지는 상태행렬의 거듭제곱과 곱해질 부호화 입력들을 모듈로-2 덧셈연산하는 단계;상기 상태행렬의 거듭제곱, 입력행렬 및 상기 모듈로-2 덧셈연산 결과를 곱셈연산하는 단계;상기 곱셈연산 결과들을 덧셈연산하여 영 상태에서 부호화를 시작한 터보 부호기의 마지막 상태를 찾는 단계;상기 마지막 상태를 이용하여 초기 상태 및 마지막 상태가 같은 부호화 상태를 찾아내는 단계; 및상기 부호화 상태를 이용하여 터보 부호화를 수행하는 단계를 포함하는 것을 특징으로 하는 터보 부호기의 테일 바이팅 부호화 방법.
- 주기 T로 반복되는 상태행렬의 거듭제곱 중 같은 값을 가지는 상태행렬의 거 듭제곱과 곱해질 부호화 입력들을 모듈로-2 덧셈연산하는 입력덧셈부;상기 상태행렬의 거듭제곱, 입력행렬 및 상기 입력덧셈부의 출력결과를 곱셈연산하고 그 결과들을 모듈로-2 덧셈연산하여 영상태에서 부호화를 시작한 터보 부호기의 마지막 상태를 찾는 행렬연산부를 포함하는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 4 항에 있어서 상기 입력덧셈부는 상기 부호화 입력의 비트수만큼의 비트 덧셈부를 포함하는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 5 항에 있어서 상기 비트 덧셈부는 1 이상의 모듈로-2 덧셈기 및 1 이상의 플립플롭을 포함하는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 6 항에 있어서 상기 모듈로-2 덧셈기 및 상기 플립플롭은 각각 상기 T개인 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 7 항에 있어서 상기 T개의 모듈로-2 덧셈기는 각각 메모리로부터 1개 이상의 입력을 받고, 상기 T개의 플립플롭중 하나로부터 1개의 입력을 받는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 4 항에 있어서 상기 행렬연산부는상기 입력덧셈부의 덧셈연산 결과를 순서대로 정렬하는 1개 이상의 쉬프트 레지스터; 및상태행렬의 거듭제곱과 입력행렬을 곱셈연산한 결과에 따라 상기 쉬프트 레지스터의 출력결과를 모듈로-2 덧셈연산하여 상기 마지막 상태를 계산하는 1개 이상의 모듈로-2 덧셈기를 포함하는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 9 항에 있어서 상기 쉬프트 레지스터는 상기 T개의 비트 입력을 받아서 이를 로테이셔널 쉬프트 시킨 후 상기 T개의 비트 출력을 내보내는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 9 항에 있어서 상기 모듈로-2 덧셈기는 상태행렬의 행의 수만큼의 개수인 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 9 항에 있어서 상기 쉬프트 레지스터는 상기 부호화 입력의 비트수만큼의 개수인 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 9 항 또는 제 10 항에 있어서 상기 쉬프트 레지스터는 부호화되는 코드의 길이에 따라 쉬프트 수를 조절할 수 있는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 제 13 항에 있어서 상기 쉬프트 레지스터는 최대 상기 T에서 1을 뺀 수만큼 쉬프트 시킬 수 있는 것을 특징으로 하는 터보 부호기의 마지막 상태 계산장치.
- 주기 T로 반복되는 제1 행렬의 거듭제곱 중 같은 값을 가지는 제1 행렬의 거듭제곱과 곱해질 제2 행렬들을 모듈로-2 덧셈연산하는 입력덧셈부; 및상기 제1 행렬의 거듭제곱을 상기 입력 덧셈부의 출력결과와 곱셈연산하고 그 결과들을 모듈로-2 덧셈연산하여 상기 제1 행렬의 거듭제곱들 및 상기 제2 행렬들의 곱셈들의 급수를 계산하는 행렬연산부를 포함하는 것을 특징으로 하는 행렬 곱셈 급수 계산장치.
- 제 15 항에 있어서 상기 입력덧셈부는 상기 제2 행렬의 행의 수만큼의 비트 덧셈부를 포함하는 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 16 항에 있어서 상기 비트 덧셈부는 1 이상의 모듈로-2 덧셈기 및 1 이상의 플립플롭을 포함하는 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 17 항에 있어서 상기 모듈로-2 덧셈기 및 상기 플립플롭은 상기 T개인 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 18 항에 있어서 상기 T개의 모듈로-2 덧셈기는 각각 메모리로부터 1개 이상의 입력을 받고, 상기 T개의 플립플롭중 하나로부터 1개의 입력을 받는 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 15 항에 있어서 상기 행렬연산부는상기 입력덧셈부의 덧셈연산 결과를 순서대로 정렬하는 1개 이상의 쉬프트 레지스터; 및상기 제1 행렬의 거듭제곱들에 따라 상기 쉬프트 레지스터의 출력결과를 모듈로-2 덧셈하여 상기 제1행렬의 거듭제곱들 및 상기 제2행렬들의 곱셈들의 급수를 계산하는 1개 이상의 모듈로-2 덧셈기를 포함하는 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 20 항에 있어서 상기 쉬프트 레지스터는 상기 T개의 비트 입력을 받아서 이를 로테이셔널 쉬프트 시킨 후 상기 T개의 비트 출력을 내보내는 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 20 항에 있어서 상기 쉬프트 레지스터는 상기 제2 행렬의 행의 수만큼의 개수이고 상기 모듈로-2 덧셈기는 상기 제1 행렬의 행의 수만큼의 개수인 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 21 항에 있어서 상기 쉬프트 레지스터는 더해지는 상기 제1행렬의 거듭제곱 및 상기 제2행렬들의 곱셈들의 개수에 따라 쉬프트 수를 조절할 수 있는 것을 특징으로 하는 행렬 곱셈 급수계산장치.
- 제 23 항에 있어서 상기 쉬프트 레지스터는 최대 상기 T에서 1을 뺀 수만큼 쉬프트 시킬 수 있는 것을 특징으로 하는 행렬 곱셈 급수계산장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040053309A KR100549870B1 (ko) | 2004-07-09 | 2004-07-09 | 테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기 |
US11/178,892 US7392462B2 (en) | 2004-07-09 | 2005-07-11 | Method of finding a last state in tail-biting for turbo encoder and apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040053309A KR100549870B1 (ko) | 2004-07-09 | 2004-07-09 | 테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060004259A KR20060004259A (ko) | 2006-01-12 |
KR100549870B1 true KR100549870B1 (ko) | 2006-02-06 |
Family
ID=35542730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040053309A KR100549870B1 (ko) | 2004-07-09 | 2004-07-09 | 테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7392462B2 (ko) |
KR (1) | KR100549870B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080092018A1 (en) * | 2006-09-28 | 2008-04-17 | Broadcom Corporation, A California Corporation | Tail-biting turbo code for arbitrary number of information bits |
US8250448B1 (en) * | 2008-03-26 | 2012-08-21 | Xilinx, Inc. | Method of and apparatus for implementing a decoder |
CN101834618B (zh) * | 2009-03-13 | 2013-03-20 | 富士通株式会社 | Turbo解码方法和Turbo解码器 |
US8924829B2 (en) * | 2009-08-31 | 2014-12-30 | Freescale Semiconductor, Inc. | Device and method for turbo-encoding a block of data |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5881073A (en) * | 1996-09-20 | 1999-03-09 | Ericsson Inc. | Convolutional decoding with the ending state decided by CRC bits placed inside multiple coding bursts |
US6460161B1 (en) * | 1998-06-01 | 2002-10-01 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre | Processing of state histories in Viterbi decoding |
KR20000008151A (ko) | 1998-07-10 | 2000-02-07 | 정선종 | 터보 부호기 및 복호기의 꼬리비트 첨가방법 |
WO2000013323A1 (en) * | 1998-08-27 | 2000-03-09 | Hughes Electronics Corporation | Method for a general turbo code trellis termination |
JP2002271209A (ja) | 2001-03-13 | 2002-09-20 | Matsushita Electric Ind Co Ltd | ターボ符号器およびターボ復号器 |
KR100811376B1 (ko) | 2001-08-25 | 2008-03-07 | 엘지전자 주식회사 | 통신시스템에서의 부호화 및 복호화 방법 |
-
2004
- 2004-07-09 KR KR1020040053309A patent/KR100549870B1/ko active IP Right Grant
-
2005
- 2005-07-11 US US11/178,892 patent/US7392462B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20060010362A1 (en) | 2006-01-12 |
KR20060004259A (ko) | 2006-01-12 |
US7392462B2 (en) | 2008-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4286256A (en) | Method and means for arithmetic coding utilizing a reduced number of operations | |
KR101211433B1 (ko) | 낮은 복잡도를 가지는 고속의 qc-ldpc 부호의 부호화 장치 및 방법 | |
US8078933B2 (en) | Decoder for low-density parity-check convolutional codes | |
EP1624582A2 (en) | Apparatus and method for channel coding in mobile communication system | |
US7895417B2 (en) | Select-and-insert instruction within data processing systems | |
JP3274668B2 (ja) | 演算処理装置及び演算処理方法 | |
US6275538B1 (en) | Technique for finding a starting state for a convolutional feedback encoder | |
KR100549870B1 (ko) | 테일-바이팅 기법에서 마지막 상태를 찾는 방법 및 이를이용한 터보 부호기 | |
US6751773B2 (en) | Coding apparatus capable of high speed operation | |
JP2000353965A (ja) | インターリービング方法、インターリービング装置、ターボ符号化方法及びターボ符号化装置 | |
KR20040044589A (ko) | 다수결 논리를 이용한 rm 부호의 연판정 복호 방법 및그 장치 | |
US6272188B1 (en) | Single-cycle accelerator for extremun state search | |
US7318184B2 (en) | Mobile telephone, apparatus, method, and program for calculating an interleave parameter | |
KR100913467B1 (ko) | 병렬 순환 중복 검사 코드 발생 시스템 및 방법 | |
US6138134A (en) | Computational method and apparatus for finite field multiplication | |
US6910177B2 (en) | Viterbi decoder using restructured trellis | |
CN1937412A (zh) | 里德所罗门解码器的关键方程与错误值求解优化电路 | |
US6138133A (en) | Circuit for calculating the inverse of an arbitrary element of a finite field | |
CN111162800A (zh) | 并行卷积编码方法及编码器 | |
US6647530B1 (en) | Apparatus and method for viterbi decoding | |
US6704901B1 (en) | Runtime programmable Reed-Solomon decoder | |
KR100392370B1 (ko) | 유한체내에서 다단 구조의 역수 계산 장치 | |
KR970003979B1 (ko) | 갈로이스 필드상의 승산기 | |
WO2004030226A1 (en) | Method of calculating an intra-row permutation pattern for an interleaver | |
RU2149442C1 (ru) | Устройство для умножения по модулю семь |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 15 |