TW531973B - Method and apparatus for encoding of linear block codes - Google Patents

Method and apparatus for encoding of linear block codes Download PDF

Info

Publication number
TW531973B
TW531973B TW090123216A TW90123216A TW531973B TW 531973 B TW531973 B TW 531973B TW 090123216 A TW090123216 A TW 090123216A TW 90123216 A TW90123216 A TW 90123216A TW 531973 B TW531973 B TW 531973B
Authority
TW
Taiwan
Prior art keywords
zero
responses
bit
bits
string
Prior art date
Application number
TW090123216A
Other languages
English (en)
Inventor
James Y Hurt
Jeffrey A Levin
Nikolai Schlegel
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of TW531973B publication Critical patent/TW531973B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/095Error detection codes other than CRC and single parity bit codes
    • H03M13/096Checksums
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

531973 五 發明説明( 發明之領域 1 ·發明之領域 本發明係關於數位信號之轉移(亦即傳輸及 發明尤指線性方塊碼之編碼。 者存)。本 2 ·相關技藝之説明 數位信號常制於諸如語音,資料 影像,資料及文件儲在 ^ 兄叉、通忒,以及 村及又件儲存,處理,及存檔等應用 *爲儲存媒體及傳輸通道並不完 、= :,其之數位資訊。例如,在— =田错J ’保留,或檢索有些或所有數位信號之缺陷,而 現錯誤。在一傳輸通道,例如可能因爲來自另一信號之 干涉,或在通道品質由於衰減過程所致之變化而出現錯今。 、要增加資料耐久,可採用一種錯誤檢測方案,曰自 位信號計算一檢查値,並連同其予以轉移。(在一種常用作 法,將數位信號劃分爲諸方塊,並在轉移前自每一方塊計 算一檢查値,並附至此方塊。在其他方案,數位信號及檢 查値可予以交插,及/或可具有在時間之某種其他相對配置。 )在檢索或收到信號時,重複檢查値計算。如果在轉移前及 在轉移後之檢查値計算一致,則所轉移之信號可假設爲無 錯誤。如果檢查値不一致,則可假設信號含有至少一錯誤 。在此種計算使用線性方塊碼時,所產生之檢查値稱之爲 總和檢查,並且在此種計算使用循環碼時,所產生之檢查 値稱之爲循環冗餘總和檢查或crc。依所使用碼之類型及 所遭遇錯誤之數目及/或類型而定,可校正此等錯誤,而不 -4- 重新傳輸數位信號。 忒一(n,k)循環碼c而言,將k資訊符號编碼成爲一.符 ,碼字。例如,一(48,32)循環碼產生一包含32原始資訊 符號及一 16位元CRC<48位元碼字。此型之循環碼可由一 具有 形式之n-k次母線多項式G(x)予以獨特界定。根據此種碼之 總和檢查計算,具有n_k位元之長度。圖丨中示(n,k)碼之一 種例證性格式。 在Galois域GF(2)之加法約化至邏輯,,互斥或, OR,簡稱(X〇R))操作,同時在此有限場之乘法約化至邏輯 及(AND)操作。因此,就一如以上所説明,由母線多項式 所產生,並應用在GF(2)之循環碼而言,可使用圖2中所示 之邏輯電路實施一編碼器。在此圖中,示母線多項式 G(X)之係數,每一(n_k)儲存元件保持一位元値,並且儲存 元件之内容予以一致更新(亦即在每時鐘循環將値移位至 儲存元件中)。S首先諸次⑽位期間,_牵拉爲在上位 置,以允許將資訊信號載入編碼器(如果希望,並傳至輸出 )。供其次諸次(n-k)移位,使開關牵拉移至下位置,以允許 編碼器之狀態(亦即對應於儲存元件之有序内容之位^之 字串)計時暫停爲總和檢查信號。 如果在編碼器之設計期間已知母線多項式,可省略第 D閘(供gj=0),或以一連接替代其(供gi= i),藉以簡化圖 -5- 531973 A7 ________B7 五、發明説明(3 ) 2之電路。例如,碼多項式 G(X)=X16+X15 + X14+X11 + X6+X5 + X2+X+1 (如在例如 Telecommunications Industry Association, Arlington’ VA所發表之18_2〇〇〇標準之第2篇,第213·42」 及2·1·3.5·2·1節所指定)可利用圖3中所示之邏輯電路予以 實施。 雖然其具有非常低硬體需求,使用很少儲存體及僅少數 遴輯閘,如圖2及3中所示之串列編碼器實施,每時鐘週期 僅處理一位7L之輸入信號。此種性能可能緩慢而無法接受 ’特別是供涉及實時資料流之應用(例如通訊應用)。 人們曾使用預先計算之查找表,藉以實施在超過每循環 一位兀操作之編碼器。在此等裝置,使用一供目前循環之 餘員作爲供自查找表選擇一値之指數,並且所選擇之 値用以计算一供其次循環之餘項。雖然此種編碼器每循環 處理多重位元,但其需要一大小與餘項之長度呈指數式相 關之查找表。因此,此等實施調節不佳,並且可能不適合 需要高速及低儲存體消耗之應用。 口 發明之概述 在種根據本發明實施例之裝置,一邏輯矩陣接收一資 訊信號,及對應於資訊信號之部份之月农衝響冑。邏輯矩陣 輸出一依據至少二脈衝響應之總和之總和檢查。 附圖之簡要説明 圖1爲略圖,示一碼字之格式。 -6 - ΐ紙張尺度適财関家標準格(21GX 297公爱) 531973 A7
圖2爲—供循環碼之通用編碼器之邏輯圖。 圖3爲—供特定循環碼之編碼器之邏輯圖。 圖瑀:根據本發明實施例之裝置之方塊圖 圖5馬憨輯矩陣12〇之電路圖。 圖6示一自 之XOR閘。 具有較小容量之X〇R閘之樹狀择 構所構成 圖7示—用於產生查找表11G之方法之流程圖。
圖圖7之方法之子工作P120及P130之-種迭代。 圖9馬一種根據本發明另一實施例之裝置之方塊圖。 圖10爲-包含資訊信號之事例之資料信號之曲線圖示。 裝 圖11不-繼續圖7中所示之流程圖,產生表查找表22〇之 方法之流程圖。 圖12不圖11之方法之子工作pi9〇&p2〇〇之一種迭代。 圖13爲邏輯矩陣220之電路圖。 圖HA爲一包含資訊信號之事例之信號流之曲線圖示。 圖14B爲一編碼信號流之曲線圖示。 圖15爲一根據本發明另一實施例之裝置之方塊圖。 圖16爲一流程控制方塊之方塊圖。 圖17爲一根據本發明另一實施例之裝置之方塊圖。 詳細説明 如圖4中所示,一根據本發明實施例之裝置1 〇〇接收一寬 度k位元之資訊信號20,其予以輸入至邏輯矩陣120。查找 表Π0提供預定之編碼器響應資訊至邏輯矩陣120之另一組 輸入。邏輯矩陣120在其輸入進行預定之邏輯功能,以產生 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 531973
一總和檢查信號30。 查找表110儲存關於編碼器之脈衝響應之資訊,供一由特 疋母線多項式G(A)(例如一根據圖2之電路之特定實施之編 碼器)所產生,並具有預定初始狀態之循環碼。特別是,查 找表110儲存此種編碼器之k脈衝響應,其中第』脈衝響應(』 爲一自1至k之整數)爲自在第j脈衝輸入(亦即長度k之字串 ’其中僅第j位元具有非零値)移位所產生之編碼器之狀態 。以下討論構成查找表1 1 0之例證性方法。 邏輯矩陣120自查找表110選擇脈衝響應,其對應於資訊 信號20之非零位元,並輸出此等響應之總和。圖5示邏輯矩 陣I20之一種例證性實施之方塊圖,其包括k AND閘140及 一 XOR閘150。每一 AND閘140(m)(其中m爲一自之整數 ),具有一位元寬控制輸入及(η-k)位元寬資料輸入。如果至 閘140(m)之控制輸入具有一之値,則資料輸入便傳至輸出 •,否則,閘之輸出爲零。供矩陣120中之每一閘i4〇(m),控 制輸入爲資訊信號20之第m位元,及資料輸入爲如自查找 表110所獲得之第m脈衝響應。在一種例證性實施,AND閘 140(m)包含若干或很多具有較多有限輸入容量(例如二輸 入N AND閘)’ 丁以彡又置爲進行以上所說明邏輯功能之邏輯 閘。 XOR閘150接收AND閘140(m)之k輸出 <並產生一(卜k)位 元寬輸出。(a)如果AND閘M0之輸出(m)之奇數之第p位元 具有一之値,XOR閘150之輸出之第p位元(其中p爲一自is (n-k)之整數)具有一之値’及(b)如果AND閘i4〇(m)之輸出 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 531973 A7 B7 五、發明説明(6 ) 之偶數之第P位元具有一之値,則其具有零之値。換言之, XOR閘150之輸出爲輸入之逐個位元式XOR,輸出之第p位 元爲輸入之第P位元之XOR。 可實施XOR閘150如一有較小輸入容量之XOR閘之樹狀 結構。例如,圖6示可如何自一種三個二輸入XOR閘(其各 可自其他邏輯閘實施)之樹狀結構,構成一種四輸入XOR閘 。在一種例證性實施,XOR閘150包含若干或很多具有較多 有限輸入容量(例如二輸入NAND閘),設置爲進行以上所説 明邏輯功能之邏輯閘。 請察知,在實施以上所説明之邏輯功能,邏輯矩陣120 之實際構造可取圖5中所示特定者以外之其他很多形式。因 爲例如供一固定之初始狀態及固定之G(X),η,及k,查找 表110爲一常數,事前可知至AND閘140(m)之資料輸入之某 些位元將爲零,以及此等閘之輸出之對應位元因此也將爲 零。因爲可使用一種邏輯表達式説明邏輯矩陣120之操作, 可進行應用此種事前知曉,自此表達式消除已知爲零之諸 項,以約化該表達式,並簡化對應之實施(例如在邏輯閘) 。可手動或自動進行此種約化。在根據本發明之裝置之一 種實施例,供指定G(X),η,及k,以及指定初始编碼器狀 態之邏輯矩陣120之組態,使用一種電子設計工具,諸如由 Synopsis, Inc.(Mountain View, CA)所生產之 Design Compiler,藉以約化至一種更爲最佳形式(例如一種需要較 少邏輯閘,以進行一種同等於圖5中所示結構者之邏輯操作 之形式)。 -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 531973 A7 B7
圖7示輸入一序列之脈衝輸入至一編碼器,供預選之多項 式G(X)所產生之循環碼,藉以產生查找表n〇之—種例證性 方法之流程圖。在此方法,編碼器可在硬體予以實施(例如 根據圖2之電路之一種特定實施)。然而,請察知,查找表 110之構造一經完成,便可實施本發明,而不另外參照此種 編碼器。因此,可能宜於代之爲在軟體實施編碼器之至少 一部份。一經可利用將行儲存在查找表n〇之資訊,便可實 施本發明,而不參照在硬體或在軟體之此種編碼器(例如在 圖4之裝置所見)。 在子工作P11 〇,將一計數器値i設定至1。因爲編碼器之 響應依其初始狀態而定,子工作P110也包括將一預定之字 串之値儲存至其儲存元件,藉以使編碼器初始化。請察知 ,如果使一根據圖2之編碼器初始化至零狀態(亦即將零之 初始値儲存至其每一儲存元件),在輸入一字串零之値時, 編碼器將不會改變其狀態。因爲此諸字串在有些應用爲共 同之前導序列,故可能宜於代之爲以一字串一之値(或以某 一其他非零字串)使編碼器初始化。 在子工作P120,將第i脈衝輸入(亦即長度k之字串,其中 僅第i位元具有非零値)輸入至編碼器(或其模擬)。在子工作 P130’將對此輸入之編碼器之響應(亦即(n_k)位元之字串, 其表示在已載入脈衝輸入後,編碼器之狀態)儲存至一在查 找表1 1 0中之對應位置。經由測試子工作p 14 〇以及迴路維護 及在子工作p 15 0之初始化操作,重複子工作操p 11 〇,p 12 0 ’及P130,直到已儲存一脈衝響應供所有k可能脈衝輸入。 -10- 巧張尺度適财s @家鮮(CNS) A4規格(21Q x 297公爱) 531973
圖8爲子工之一種迭代之曲線圖示。在此實 例,將對第!脈衝輸入之編碼器之響應儲存在查找表之第^ 列,不過可使用輸入識別符與表位置間之任何其他預定對 應。除了圖7及8中所示之方法外,可能有很多其他供產生 查找表110,適合使用在裝置1〇〇之方法。 一種如本案所説明之方法及裝置,呈現優異之可調性。 例如,請察知,當11隨1^常數增加時(或當W4(n_k)常數增加 時)’查找表110之大小僅線性增加。在此情形,一用以實 施XOR閘150之樹狀結構之X0R問,其深度將預期增長如 log2(n) 〇 圖9示一根據本發明另一實施例之裝置2〇〇之方塊圖。在 此裝置,可將如邏輯矩陣220所輸出之響應信號6〇儲存至一 編碼器狀態暫存器340,以供如以下所說明,在隨後之編碼 使用作馬初始編碼器狀態,及/或輸出作爲總和檢查信號3〇。 在某些應用,可能希望使用一(n,k)循環碼,自一超過k 位兀4資料信號計算一(n_k)位元之總和檢查。在裝置2〇〇 之一種例證性應用,將一將行編碼之資料信號分爲k位元之 相鄰及非重疊字串(亦即方塊),其予以連續輸入至裝置2〇〇( 與更新信號40同步),作爲資訊信號2〇之事例。圖1〇示資料 信號50分爲資訊信號20之四k位元事例⑼^至⑼、之實例。 查找表210儲存關於編碼器之脈衝響應 定母線多項式G(X)(例如根據圖2之電路定實精:) 所產生之循環碼。特別是,查找表21〇儲存一有零初始狀態 (亦即每一儲存7L件保持一零之値)之編碼器之衝響應 __ -11 - 本紙張尺度適用中g g家標準(CNS)八4規格(210X297公爱) "—--- 531973 A7 ---~_______B7 五、發明説明(9 ) :處衝響應(其中j爲—自Wk之整數)爲自在第j脈衝輸 入移位所產生之編碼器之狀態,此輸入爲長度k之字串,其 中僅第j位元具有一非零値。 、馬1计及在編碼器之初始狀態之改變(例如自資訊信號20 ^種事例至其次一事例),查找表210也儲存編碼器之(n_ k)零響應。特別是,第q零響應(其中q爲一自1至(n-k)之整 、)爲在丰串之k零値位元移位至一有第q組件初始狀態 之編碼器時,所產生之狀態,第q組件初始狀態爲長度(n-k)之字串,其中僅第q位元具有非零値。 、圖1示產生旦找表2 1 〇之零響應部份之一種例證性方法 j ^ 此方法包含輸入一零輸入至一編碼器,供預選 之多1項式G(X)所產生,具有一組預定初始狀態之一之循環 碼(請察知,此方法包括圖7之流程圖中所示之方法,並自 心W私圖之工作P 140繼續)。如以上情形,編碼器可在硬體 予以實施(例如根據圖2之電路之一種特定實施),雖然查找 表210之構造一經完成,便可實施本發明,而不另外參照此 種編碼器。因此,可能宜於代之爲在軟體實施編碼器之至 少一部份。一經可利用將行儲存在查找表21〇之資訊,便可 在硬體或在軟體實施本發明,而不參照此種編碼器(例如在 圖9之裝置所見)。 在子工作P160,將計數器値q設定至1。在子工作卩17〇, 將計數器値i增量(或同等設定至値(k+q))。在子工作”⑽, 將+串之(n-k)値儲存至其儲存元件,藉以將編碼器初始 化至第q組件初始狀態,而第q値爲一,並且所有其他値爲 -12-
531973
零。 在子工作1"190,將零輸入(亦即一字串之k零位元)輸入至 編碼器(或其模擬)。在子工作P200,對此輸入之編碼器之 響應(亦即在零輸入已載入後,將表示編碼器之狀態之(n_k) 位元之字串)儲存至一在查找表21〇中之對應位置。經由測 4子工作P210及在子工作P22〇之迴路維護操作,重複子工 作P170,P180,P190,及P200,直到已儲存零響應供所有 (n-k)可能之組件初始狀態。 圖12爲子工作Pl80,P190,及!>2〇〇之一種迭代之曲線圖 示。在此實例,查找表210之首先諸]^列爲與如以上所説明 查找表110心諸k列相同,並且將一有第q組件初始狀態之編 碼器之零響應儲存在查找表210之第i列,不過可使用輸入 識別符與表位置間之任何其他預定對應。除了圖7,8,i i ,及12中所示之方法外,可能有很多其他方法,供產生數 組適合使用在查找表21〇之脈衝響應及零響應。 圖13示邏輯矩陣220之方塊圖,其包括n AND閘140及一 XOR閘250。如以上所説明,每一 ANE^ 14〇⑴(其中r爲一 自1至η之整數)具有一位元寬控制輸入及(n-k)位元寬資料 輸入。如果至閘140(Γ)之控制輸入具有一之値,則將資料輸 入傳至輸出;否則,閘之輸出爲零。 供矩陣220中之每一閘140(s)(其中s爲一自1至k之整數) ’控制輸入爲資訊#號20之弟s位元,及資料輸入爲自杳找 表210所獲得之第s脈衝響應。供矩陣220中之每一閘14〇⑴( 其中t爲一自(k+Ι)至η之整數)),控制輸入爲編碼器狀態信 -13- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 531973 A7 B7 五、發明説明(11 ) 號80之第(t-k)位元,及資料輸入爲如自查找表2 10所獲得之 第(t-k)零響應。 XOR閘250接收AND閘140(r)之η輸出,並產生(n-k)位元 寬輸出。(a)如果AND閘140(〇之輸出之奇數之第p位元具有 一之値,XOR閘150之輸出之第p位元(其中p爲一自1至(n-k) 之整數)具有一之値,及(b)如果AND閘140(r)之輸出之偶數 之第p位元具有一之値,則其具有零之値。換言之,XOR閘 2 5 0之輸出爲輸入之13忖\¥丨56又〇11,輸出之第卩位元爲輸入之 第p位元之XOR。響應更新信號40之指定過渡(例如升緣及/ 或後緣),閘250之輸出XOR予以儲存至CRC暫存器340。 如以上關於XOR閘150所討論,在一種例證性實施,XOR 閘250可包含若干或很多具有較多有限輸入容量(例如二輸 入NAND閘),設置爲爲進行以上所説明邏輯功能之邏輯閘 。另外,請察知,如同邏輯矩陣120,在實施以上所説明之 邏輯功能時,邏輯矩陣220之實際構造可取圖10中所示特定 者以外之其他很多形式。因爲例如供固定之G(X),η,及k ,查找表210爲一常數,事前可知至AND閘140(m)之資料輸 入之某些位元將爲零,以及此等閘之輸出之對應位元因此 也將爲零。在根據本發明之裝置之一種實施例,使用一種 電子設計工具,諸如由 Synopsis,Inc.(Mountain View,CA) 所生產之Design Compiler,藉以將邏輯矩陣220之組態約化 至一種更爲最佳形式(例如一種需要較少邏輯閘,以進行一 種同等於圖5中所示結構者之邏輯操作之形式)。 編碼器狀態信號80表示編碼器狀態暫存器340之目前狀 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 531973 A7
怨:在τ種例證性實施,將編碼器狀態暫存器34〇初始化, 、i存、斤希王之編碼器初始狀態。在邏輯矩陣之適當輸 存在貝訊仏唬20之第一事例2(M時,編碼器狀態暫存器 340經由編碼器狀態信號80之第一事例80-0,將此所希望^ 初始狀態提出至邏輯矩陣22()之適#輸人。在已經過足夠時 間:供邏輯矩陣220之輸出(亦即響應信號60)穩定後,更新 信號40之指定過渡導致編碼器狀態暫存器34〇儲存該輸出 並將其轉送至邏輯矩陣220,作爲編碼器狀態信號8〇之第 二事例80-1。 在遴輯矩陣220之適當輸入存在編碼器狀態信號⑽-丨時 ,在邏輯矩陣220之對應適當輸入存在資訊信號2〇之次一 事例20-2。在已經過足夠時間,供響應信號6〇穩定後,更 新信號40之指定過渡導致編碼器狀態暫存器34〇導致編碼 器狀態暫存器340儲存該信號,並將其轉送至邏輯矩陣22〇 ’作爲編碼器狀態信號8〇之第三事例80-1。此過程繼續, 直到資訊#號20之最後事例2〇-χ,及編碼器狀態信號go之 事例80-(x-l),提出至邏輯矩陣22〇之適當輸入。響應此等 輸入之邏輯矩陣220之輸出(亦即響應信號60),表示所希望 之供原始資料信號50之總和檢查,並輸出此信號作爲總和 檢查信號30。 供大多數應用,裝置200將不必要輸出響應信號60之任何 其他事例,作爲總和檢查信號3 〇。因此,在另一種實施, 可在裝置200之輸出提供一暫存器及/或閘(例如藉適當定 時信號之控制,其可依據更新信號40),俾防止響應信號60 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
531973 A7
在資料信號50之位元之總數’可不必要爲k之倍數。例如 ,資料信號50可由零予以填補至長度爲k之倍數。炊而,社 察知,在此情形’可能必要在總和檢查信號3〇之最後事: 進行-種反向循環移位(移位位置之數目對應於所填補焚 〈數目),俾獲得-種同等於如例如在圖2中所示,將未場 補之資料信號50移位至編碼器所將會產生之結果。 ' 之其他事例出現在總和檢查信號3〇。 ★圖UA示一信號流,其中信號流之每一資料信號52包含 見度k之資訊信號22之若干事例。圖14B示在編碼以包括總 和檢查信號30後,此信號流可如何予以組態之一實例。、 圖15示-根據本發明—另外實施例之裝置。關於編碼器 狀態暫存器340,時鐘信號70在此裝置進行一種類似於圖9 之裝置中之更新信號40者之功能。在其輸入提出資訊信號 22之新事例及分段編碼器狀態信號以後,時鐘信號川之週 期宜於至少與供邏輯矩陣220穩定所需要之最大時間相同 長0 吾人利用資訊信號22al之到達邏輯矩陣22〇之輸入,開始 圖1 5中所示裝置之一種例證性應用之説明。流程控制4 ^ 〇 予以組態(例如如以下所説明)爲致使在邏輯矩陣22〇之輸 入存在具有所希望之編碼器初始狀態之分段編碼器狀態信 號85,連同資訊信號22al。在允許裝置2〇〇之狀態回復之足 夠時間後,藉時鐘信號70之認定,將邏輯矩陣22〇之所產生 之輸出(亦即響應信號60)計時至編碼器狀態暫存器34〇(及 至編碼器狀態信號80)。流程控制410予以組態爲將編碼器 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
531973 A7
狀態信號80(如分段編碼器狀態信號85)傳至邏輯矩陣22〇 之輸入。 資訊信號22a2現在到達邏輯矩陣220之輸入。在足夠回復 時間後,藉時鐘信號70之另一認定,將響應信號6〇計時至 編碼器狀態暫存器340。在編碼器狀態暫存器34〇之輸出現 在存在所希望之總和檢查30a(亦即對應於資料信號5(^之 編碼,而有G(X))所產生之循環碼),並可依需要由裝置3〇〇 予以輸出。 以一種相似方式,資訊信號22M到達邏輯矩陣22〇之輸入 ,並且流程控制4 1 0予以組態爲致使分段編碼器狀態信號 85在邏輯矩陣220之另一輸入提出所希望之編碼器初始狀 態。藉時鐘信號70之認定,將所產生之矩陣22〇之輸出(亦 即響應信號60)計時至編碼器狀態暫存器34〇(及至編碼器 狀怨彳s號80)。流程控制4 10予以組態爲將編碼器狀態信號 80(如分段编碼器狀態信號85)傳至邏輯矩陣22〇之輸入。資 訊信號22b2然後到達邏輯矩陣220之輸入。在足夠回復時間 後,認定時鐘信號70,以將時鐘響應信號6〇計時至編碼器 狀態暫存器340,及藉以至暫存器340之輸出,供輸出作爲 所希望之總和檢查30b。在一種例證性應用,資料信號及對 應總和檢查然後如圖14 B中所示予以組合。 經由流程控制方塊4 10自動達成邏輯矩陣22〇之輸入之初 始編碼器狀態之定時呈現。如圖16中所例示,方塊41〇可包 括一多工器440,其將分段編碼器狀態信號85傳至邏輯矩陣 220之輸入(亦即至在圖10中示爲接收編碼器狀態信號8〇之 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 531973 A7 B7 五、發明説明(15 ) (n-k)輸入線)。依自計數器420所接收之信號而定,多工器 440導致分段编碼器狀態信號85載送任一編碼器狀態信號 80或(n-k)位元寬初始編碼器狀態(儲存在初始値暫存器 430) 〇 計數器420根據一預定之參數z而操作,其中 z =— L仓_ (亦即最小整數不少於D/k),及D爲以位元計資料信號50之 長度。在圖16之實例,z=2。計數器420之計數値在時鐘信 號70之每循環予以增量,並且每z時鐘循環予以重設至零。 在計數器420之計數値爲零時,計數器420導致多工器440 自暫存器43 Opass初始編碼器狀態。否則,計數器420導致 多工器440pass編碼器狀態信號80。可能有很多其他配置, 供將編碼器狀態信號80及初始編碼器値適當置至分段編碼 器狀態信號85。 如圖1 7中所示,一根據本發明一另外實施例之裝置400 ,可包括一輸入暫存器23 0,其接收資料信號52,並輸出資 訊信號22之k位元寬事例。輸入暫存器230可串行及/或並行 接收資料信號52之個別値。資料信號52宜於以足夠速率供 給資料至輸入暫存器230,以允許輸入暫存器230在時鐘信 號70之每一循環供給資訊信號22之其次事例。在一種例證 性實施,輸入暫存器230可構成如一循環佇列或'環形缓衝 器’。在另一種實施,輸入暫存器23 0可構成如一雙缓衝器 。在對輸入暫存器23 0之讀及寫存取可能衝突之一種實施 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 531973 A7 B7 五 發明説明(16 ) ,輸入暫存器23 0可使用一雙埠儲存元件予以實施。 本案提供所説明實施例之上述呈現,以使任何精於此項 技藝者能作成或使用本發明。可能有此等實施例之各種不 同修改,並且本案所提出之通用原理,也可應用於其他實 施例。例如,本發明可予以部份或整個實施作爲一種硬接 線電路,作爲一種製成爲應用特定積體電路之電路組態, 或作爲一種載入至非揮發性儲存體之韌體程式,或一種自 資料儲存媒體載入或載入至其作爲機器可讀取碼之軟體程 式,此碼爲一陣列之邏輯元件,諸如原微處理器,微控制 器,或其他數位信號處理單元可執行之指令。因此,本發 明不意爲限於以上所示之實施例,而是具有與本案以任何 方式所揭示原理及諸多新穎特色一致之最寬廣範圍。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 531973 第090123216號專利申請案 中文申請專利範圍替換本(92年1月) 8 8 8 8 A B c D
    六、申請專利範圍 1. 一種將線性方塊碼予以編碼之方法,包含: 接收一資訊信號,該資訊信號包含一字串之k位元,其 包括具有非零值之P位元,k及P為整數; 接收P脈衝響應,在該等P脈衝響應當中各對應於一在 該等P位元當中者;以及 獲得一總和檢查,該總和檢查包含該等P脈衝響應之總 和° 2. 如申請專利範圍第1項之方法,其中在該等p脈衝響應當 中各表示一供線性方塊碼之編碼器對一字串之k位元之 響應,該字串包括(k-Ι)零位元及一在第p位置之非零位元。 3. 如申請專利範圍第2項之方法,其中該總和檢查包含一字 串之(n-k)位元,η為一整數,及 其中線性方塊碼之特徵為一下列形式之母線多項式 ’/ι-全-1 \ G(X) = 1+ 。 V 1=1 J 4. 如申請專利範圍第1項之方法,其中該總和檢查包含該等 p脈衝響應之總和模除2。 5. —種將線性方塊碼予以編碼之方法,包含: 接收一資訊信號,該資訊信號包含一字串之k位元,其 包括具有非零值之p位元,k及p為整數; 接收p脈衝響應,在該等p脈衝響應當中各對應於一在 該等p位元當中者; 接收一編碼器狀態信號,該編碼器狀態信號包含一字 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    申請 專利範圍 串之㈣位元,其包括具有非零值^位元η 接:Γ零響應,在該^零響應當中各對應 ; 位兀當中者;以及 在寺以 獲知〜和祆查,菽總和檢查為該等ρ脈衝變 r零響應之總和。 野㈢應及咸寺 6·如申請專利範圍第5項之並 φ 八宁在舔寺P脈衝響應當 中各表π—供線性方塊碼之編碼器、 響應,該字串包括㈣零位元,及—在第Ρ位置 兀0 7·如申請專利範圍第6項之方法,其中線性方塊碼之 一下列形式之母線多項式 宁在為 (n-k-\ \ G(I) = 1+ 艺客〆’ 。 \ /=1 j 8. 如申請專利範圍第5項之方法,其中該總和檢查包含該等 P脈衝響應及該等!:零響應之總和模除2。 9. 如申請專利範圍第5項之方法,其中在該等r零響應當中 各表示供有第Γ組件初始狀態之線性方塊碼之編碼 為對冬串之k零位元之響應, 其中該第r組件初始狀態為一長度(n-k)之字串,包括 (η-k-l)零位元及一在第^位置之非零位元。 1〇·如申請專利範圍第9項之方法,其中線性方塊碼之特徵為 一下列形式之母線多項式 -2- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 531973 A8 B8 C8 D8 六、申請專利範圍 ’ n—k—1 \ G(X) = 1 + 11· 一種將線性方塊碼予以編碼之方法,包含: 接收一供編碼之信號; 接收許多脈衝響應; 接收許多零響應;以及 獲得一總和檢查, 裝 其中該總和檢查包含至少二響應之總和’以及 其中在該至少二響應當中各為一在該許多脈衝響應及 該許多零響應當中之一之構件,以及 其中在該至少二響應當中各對應於一在該信號内供編 碼之預定位置。 訂 12·如申請專利範圍第11項之方法,其中在該至少二響應當 中各對應於一在該信號内供編碼之位置,其由一有非零 值之位元所佔用。
    13·如申請專利範圍第11項之方法,其中該總和檢查包含一 總和模除2。 14· 一種將線性方塊碼予以編碼之方法,包含: 接收一第一資訊信號,該第一資訊信號包含一字串之k 位元,其包括具有非零值之P位元,k及p為整數; 接收p脈衝響應,在該等p脈衝響應當中各對應於一在 該等P位元當中者; 接收一第一編碼器狀態信號’該第一編碼器狀態信號 包含一(n-k)位元之字串,其包括具有非零值位元,n -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    申請專利範i ' — 及Γ為整數; 、接收1:零響應,在該等Γ零響應當中各對應於一在該等^ 位元當中者; 獲知一第二編碼器狀態信號,該第二編碼器狀態信號 包含該等ρ脈衝響應及該Γ等零響應之總和; 接收一第二資訊信號,該第二資訊信號包含一 k位元之 字串;以及 獲得一總和檢查,該總和檢查係至少部份依據該第二 編碼器狀態信號及該第二資訊信號。 15.如申請專利範圍第14項之方法,其中在該等p脈衝響應各 表示一供線性方塊碼之編碼器對一 k位元之字串之響應 ’該字串包括(k-Ι)零位元,及一在第ρ位置之非零位元。 16·如申請專利範圍第丨5項之方法,其中線性方塊碼之特徵 為一下列形式之母線多項式
    17·如申請專利範圍第14項之方法,其中在該等r零響應各表 示一供編碼器一有第Γ組件初始狀態之線性方塊碼之對 一 k零位元之字串之響應, 其中該第r組件初始狀態為一長度(n-k)之字串,包括 (η-k-l)零位元及一在第r位置之非零位元。 18_如申請專利範圍第17項之方法,其中線性方塊碼之特徵 為一下列形式之母線多項式 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 531973 A B c D 六、申請專利範圍 ^ n-k-\ Λ G(Z) = 1+ Jg,’ 。 V /=i J 19. 一種將線性方塊碼予以編碼之方法,包含: 接收一第一資訊信號,該第一資訊信號包含一 k位元之 字串,其包括具有非零值之P位元,k及p為整數; 接收p脈衝響應,在該等P脈衝響應當中各對應於一在 該等p位元當中者; 接收一第一編碼器狀態信號,該第一編碼器狀態信號 包含一(n-k)位元之字串,其包括具有非零值之r位元,η 及r為整數; 接收r零響應,每一在該等r零響應當中各對應於一在 該等1:位元當中者; 獲得一第二編碼器狀態信號,該第二編碼器狀態信號 為該等p脈衝響應及該等r零響應之總和,並包含一(n-k) 位元之字串,其包括具有非零值之s位元; 接收一第二資訊信號,該第二資訊信號包含一 k位元之 字串,其包括具有非零值之q位元; 接收q脈衝響應,在該等q脈衝響應當中各對應於一在 該等q位元當中者; 接收s零響應,在該等s零響應當中各對應於一在該等s 位元當中者;以及 獲得一總和檢查,該總和檢查為該等q脈衝響應及該等 s零響應之總和。 20. 如申請專利範圍第19項之方法,其中在該等p脈衝響應當 -5- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
    531973 ------ 六、申請專利範圍 A B c D 中各表7F —供線性方塊碼之編碼器對一 k位元之字串、 響應,該字串包括(k-l)零位元及一在第P位置之非零位一足 21·如申請專利範圍第20項之方法,其中線性方塊螞之^^徵 為一下列形式之母線多項式 G(Z) = l+ +严。 V /=1 J 22·如申請專利範圍第19項之方法,其中該總和檢查包厶唁 等q脈衝響應及該等s零響應之總和模除2。 23.如申請專利範圍第19項之方法,其中在該等r脈衝響應當 中各表示一供一有第r組件初始狀態之線性方塊碼之編 碼器對一 k零位元之字串之響應, 其中該第Γ組件初始狀態為一長度(n-k)之字串,包括 (η-k-l)零位元及一在第r位置之非零位元。 24·如申請專利範圍第23項之方法,其中線性方塊碼之特徵 為一下列形式之母線多項式 /n-k-\ Λ G(X) = 1+ 。 V /=ι ) 25· 種將線性方塊碼予以編碼之方法,包含: 接收一資訊信號,該資訊信號包含一k位元之字串,其 包括具有非零值之p位元,k及p為整數; 接收k脈衝響應,在該等k脈衝響應當中各對應於一在 該等k位元當中者;以及 ____ -6- 本紙張尺度適用中g g家標準(CNS) A4規格(21G X 297公爱) 一 '
    1 丁 531973
    獲得總和檢查,該總和檢查包含一在該等k脈衝塑 當中之p之總和。 曰心 申π專利範圍第2 5項之方法,其中在該等k脈衝響應當 中各表不一供線性方塊碼之編碼器對to — k位元之字串 之響應’該字串包括(k-l)零位元及一非零位元。 27. 如申請專利範圍第26項之方法,其中線性方塊碼之特徵 為一下列形式之母線多項式 i n-it-l \ G(Z) = 1+ 艺客〆’ 。 \ J=1 > 28. 如申請專利範圍第25項之方法,其中該總和檢查包含該 等P脈衝響應之總和模除2。 29. —種將線性方塊碼予以編碼之裝置,包含: 一邏輯矩陣,組態及設置為接收一資訊信號,並輸出 一總和檢查;以及 一查找表,組態及設置為儲存一供線性方塊碼之編碼 器之許多響應, 其中在該許多響應當中各包含對一預定輸入字串之編 碼器之響應,以及 其中該總和檢查包含在該許多響應當中之至少二之總 和,以及 其中在該許多響應當中之至少二係至少部份依據該資 訊信號之至少一部份予以選擇。 30·如申請專利範圍第29項之裝置,其中該資訊信號包含〆k 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 531973 A B c D 六、申請專利範圍 位元之字串,k為一整數,以及 其中該許多響應包括k脈衝響應,在該等k脈衝響應當 中各對應於一位於該資訊信號内者。 31. 如申請專利範圍第30項之裝置,其中在該等k脈衝響應當 中各包含具有零初始狀態之編碼器對一 k位元字率之響 應, 其中k位元之該字串包括一在一位置對應於在該資訊 信號内之位置之非零值之位元,及零值之(k-Ι)位元。 32. 如申請專利範圍第29項之裝置,其中該邏輯矩陣予以組 態及設置為接收一編碼器狀態信號,以及 其中在該許多響應當中之該至少二係至少部份依據該 編碼器狀態信號之至少一部份予以選擇。 33. 如申請專利範圍第32項之裝置,其中該編碼器狀態信號 包含一(n-k)位元之字串,η為一整數,以及 其中該許多響應包括(n-k)零響應,在該(n-k)零響應當 中各對應於一位於該編碼器狀態信號内者。 34. 如申請專利範圍第33項之裝置,其中在該等(n-k)零響應 當中各包含一具有組件初始狀態之編碼器對一具有零值 之k位元之字幸之響應, 其中該組件初始狀態為一位元之字串,包括一在一位 置對應於在該編碼器狀態信號内之位置之非零值之位元 ,及有零值之(k-Ι)位元。 -8- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW090123216A 2000-09-26 2001-09-20 Method and apparatus for encoding of linear block codes TW531973B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/671,372 US6763492B1 (en) 2000-09-26 2000-09-26 Method and apparatus for encoding of linear block codes

Publications (1)

Publication Number Publication Date
TW531973B true TW531973B (en) 2003-05-11

Family

ID=24694257

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090123216A TW531973B (en) 2000-09-26 2001-09-20 Method and apparatus for encoding of linear block codes

Country Status (15)

Country Link
US (1) US6763492B1 (zh)
EP (2) EP1323235A2 (zh)
JP (1) JP2004510380A (zh)
KR (1) KR100894234B1 (zh)
CN (2) CN101083468A (zh)
AU (1) AU2001289032A1 (zh)
BR (1) BR0114169A (zh)
CA (1) CA2423425A1 (zh)
HK (1) HK1061121A1 (zh)
IL (1) IL154898A0 (zh)
MX (1) MXPA03002622A (zh)
NO (1) NO20031352L (zh)
RU (1) RU2003112223A (zh)
TW (1) TW531973B (zh)
WO (1) WO2002027939A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6904558B2 (en) * 2002-02-22 2005-06-07 Agilent Technologies, Inc. Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages
US7458006B2 (en) * 2002-02-22 2008-11-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages
WO2003090362A1 (fr) * 2002-04-22 2003-10-30 Fujitsu Limited Codeur et decodeur de detection d'erreur, et diviseur
US20050219975A1 (en) * 2002-06-28 2005-10-06 Koninklijke Philips Electronics N.V. Method and arrangement for the generation of an identification data block
US7360142B1 (en) 2004-03-03 2008-04-15 Marvell Semiconductor Israel Ltd. Methods, architectures, circuits, software and systems for CRC determination
US7434150B1 (en) * 2004-03-03 2008-10-07 Marvell Israel (M.I.S.L.) Ltd. Methods, circuits, architectures, software and systems for determining a data transmission error and/or checking or confirming such error determinations
JP2006060663A (ja) * 2004-08-23 2006-03-02 Oki Electric Ind Co Ltd 巡回符号回路
SE0403218D0 (sv) * 2004-12-30 2004-12-30 Ericsson Telefon Ab L M Method and apparatus relating to communication-
DE102005018248B4 (de) * 2005-04-19 2014-06-12 Deutsche Gesetzliche Unfallversicherung E.V. (Dguv) Prüfverfahren zur sicheren, beschleunigten Erkennung von Datenfehlern und Vorrichtung zur Durchführung des Prüfverfahrens
US7500174B2 (en) 2005-05-23 2009-03-03 Microsoft Corporation Encoding and application of extended hamming checksum
KR100850787B1 (ko) * 2006-12-08 2008-08-06 한국전자통신연구원 상위 인터페이스 메모리를 이용한 시공간 블록 코드 방식의인코딩 장치 및 그 방법
US8103934B2 (en) 2007-12-21 2012-01-24 Honeywell International Inc. High speed memory error detection and correction using interleaved (8,4) LBCs
US9003259B2 (en) * 2008-11-26 2015-04-07 Red Hat, Inc. Interleaved parallel redundancy check calculation for memory devices
WO2013104116A1 (zh) * 2012-01-11 2013-07-18 深圳市华奥通通信技术有限公司 一种无线通信系统及方法
CN107302420B (zh) * 2017-06-20 2019-11-08 北京科技大学 一种线性网络编码方法
CN111146986B (zh) * 2019-12-30 2022-08-12 深圳市越疆科技有限公司 磁编码器的位置定位方法、装置、电子设备及计算机可读存储介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623999A (en) * 1984-06-04 1986-11-18 E-Systems, Inc. Look-up table encoder for linear block codes
JPH03272224A (ja) * 1990-03-20 1991-12-03 Canon Inc 情報信号処理方法
EP0470451A3 (en) 1990-08-07 1993-01-20 National Semiconductor Corporation Implementation of the high-level data link control cyclic redundancy check (hdlc crc) calculation
CA2129236C (en) 1992-12-29 1998-12-22 Shiping Li Efficient crc remainder coefficient generation and checking device and method
DE69320321T2 (de) 1993-02-05 1998-12-24 Hewlett-Packard Co., Palo Alto, Calif. Verfahren und Gerät zum Nachprüfen von CRC-Koden, wobei CRC Teilkode kombiniert werden
US5491700A (en) * 1993-10-01 1996-02-13 Pacific Communication Sciences, Inc. Method and apparatus for code error correction using an ordered syndrome and error correction lookup table
JPH07264078A (ja) * 1994-03-23 1995-10-13 Kokusai Electric Co Ltd Bch符号化装置及びbch符号化方法
US5703887A (en) * 1994-12-23 1997-12-30 General Instrument Corporation Of Delaware Synchronization and error detection in a packetized data stream
US6308295B1 (en) * 1996-10-08 2001-10-23 Arizona Board Of Regents Parallel spectral reed-solomon encoder and decoder
JPH10135847A (ja) * 1996-10-25 1998-05-22 Nec Corp Atm通信装置の並列型ヘッダ誤り訂正回路およびヘッダ誤り訂正方法
US5978956A (en) * 1997-12-03 1999-11-02 Quantum Corporation Five-error correction system
US6195780B1 (en) * 1997-12-10 2001-02-27 Lucent Technologies Inc. Method and apparatus for generating cyclical redundancy code
US6029186A (en) 1998-01-20 2000-02-22 3Com Corporation High speed calculation of cyclical redundancy check sums
US6263470B1 (en) * 1998-02-03 2001-07-17 Texas Instruments Incorporated Efficient look-up table methods for Reed-Solomon decoding
US6105158A (en) * 1998-04-03 2000-08-15 Lucent Technologies, Inc. Screening for undetected errors in data transmission systems
US6336200B1 (en) * 1998-05-22 2002-01-01 Kencast, Inc. Method for validating communicated packets of data and for locating erroneous packets
DE19838865C2 (de) * 1998-08-26 2001-03-01 Ericsson Telefon Ab L M Parallele CRC Erzeugungsschaltung zum Erzeugen eines CRC Codes und Verfahren zum Generieren einer derartigen Schaltung
US6360348B1 (en) * 1999-08-27 2002-03-19 Motorola, Inc. Method and apparatus for coding and decoding data
JP2003523682A (ja) * 2000-02-17 2003-08-05 アナログ デバイス インコーポレーテッド Crc、および他の剰余を基本とする符号の生成に用いる方法、装置、製品
CN1112778C (zh) * 2000-08-08 2003-06-25 深圳市中兴通讯股份有限公司 一种数字通信系统中的信道循环冗余码校验的方法

Also Published As

Publication number Publication date
CN1476675A (zh) 2004-02-18
BR0114169A (pt) 2003-12-09
JP2004510380A (ja) 2004-04-02
CA2423425A1 (en) 2002-04-04
MXPA03002622A (es) 2004-05-24
KR20030036826A (ko) 2003-05-09
WO2002027939A2 (en) 2002-04-04
HK1061121A1 (en) 2004-09-03
CN1333530C (zh) 2007-08-22
KR100894234B1 (ko) 2009-04-20
EP2209215A1 (en) 2010-07-21
IL154898A0 (en) 2003-10-31
EP1323235A2 (en) 2003-07-02
AU2001289032A1 (en) 2002-04-08
US6763492B1 (en) 2004-07-13
NO20031352L (no) 2003-05-08
CN101083468A (zh) 2007-12-05
WO2002027939A3 (en) 2002-05-30
NO20031352D0 (no) 2003-03-25
RU2003112223A (ru) 2004-08-27

Similar Documents

Publication Publication Date Title
TW531973B (en) Method and apparatus for encoding of linear block codes
US9070453B2 (en) Multiple programming of flash memory without erase
US5428627A (en) Method and apparatus for initializing an ECC circuit
JP3046988B2 (ja) データストリームのフレーム同期検出方法及び装置
US8689078B2 (en) Determining a message residue
TWI539758B (zh) 藉由癥狀表來解碼渦輪乘積碼之系統及方法
JP3272903B2 (ja) 誤り訂正検出回路と半導体記憶装置
AU669746B2 (en) Method and device for detection and correction of errors in ATM cell headers
US3811108A (en) Reverse cyclic code error correction
JP2001175542A (ja) 記録再生装置および半導体メモリ
JPH0328093B2 (zh)
EP0753942A2 (en) Word-wise processing for reed-solomon codes
CN114499541A (zh) 分层译码方法、装置、终端设备及介质
US8291306B2 (en) Encoder of cyclic codes for partially written codewords in flash memory
JPS59151246A (ja) エンコ−ダ検査装置
JP5488472B2 (ja) 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置
JP3891568B2 (ja) 誤り訂正符号を復号化する方法及び装置
WO2020133010A1 (zh) 数据处理方法及矩阵存储器
JP4586633B2 (ja) デコーダ回路、デコード方法及びデータ記録装置
JP3622981B2 (ja) 誤り訂正符号化装置及び方法、並びに誤り訂正復号化装置及び方法
US5243604A (en) On-the-fly error correction
JP2004080762A (ja) クロスインターリーブリード−ソロモン符号訂正を行う方法及び装置
JP3813337B2 (ja) 消失誤り訂正方法とその装置
JP2004072130A (ja) 符号化方法および符号化装置
KR0140382B1 (ko) Dat의 오류정정을 위한 어드레스 발생회로

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees