JP2003501722A - データを保護し、要素の欠陥によるビット・エラーを訂正するシステムと方法 - Google Patents

データを保護し、要素の欠陥によるビット・エラーを訂正するシステムと方法

Info

Publication number
JP2003501722A
JP2003501722A JP2001500959A JP2001500959A JP2003501722A JP 2003501722 A JP2003501722 A JP 2003501722A JP 2001500959 A JP2001500959 A JP 2001500959A JP 2001500959 A JP2001500959 A JP 2001500959A JP 2003501722 A JP2003501722 A JP 2003501722A
Authority
JP
Japan
Prior art keywords
error correction
global
code
correction code
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001500959A
Other languages
English (en)
Inventor
サイファー，ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JP2003501722A publication Critical patent/JP2003501722A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 データを保護し、コンポーネント障害に起因するビット・エラーを訂正するシステム。チェック・ビット生成ユニットが、データを複数の論理グループに区分する。チェック・ビット生成ユニットは、論理グループのそれぞれのパリティ・ビットを生成し、さらに、グローバル・エラー訂正を生成する。グローバル・エラー訂正コードは、各論理グループの個別のエラー訂正コードを生成し、それらを所定の形で組み合わせた結果と同等である。一特定の実施形態では、データが、合計Ｘ個の論理グループに分割される。エラー訂正ユニットが、格納または伝送の後の複数のデータ・ビットおよびチェック・ビットを受け取るように結合される。エラー訂正ユニットは、受け取ったデータ・ビットに基づいてデータの論理グループのそれぞれのパリティ・エラー・ビットを生成し、元のグローバル・エラー訂正コードが導出されたのと同一の形で、再生成されたグローバル・エラー訂正コードを生成するように構成される。単一ビット・エラーを有する特定の論理グループの知識を用いて、そのようなグループ内のエラーの位置を表す値をグローバル・シンドローム・コードから導出できるように、グローバル・シンドローム・コードを生成する。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は、電子システムにおけるエラー訂正に関し、より具体的には、構成要
素の故障などによるビット・エラーの訂正を容易にするために、エラー訂正コー
ドを使用するシステムに関する。
【０００２】 （２．関連技術の説明） 送信エラーまたは記憶エラーなど、データ・エラーを検出および訂正する電子
システムにおいてはエラー・コードが一般的に使用されている。例えば、エラー
・コードを使用して、電話線、無線送信器、またはコンパクト・ディスク・レー
ザを介して送信されたデータのエラーを検出および訂正することが可能である。
さらに、エラー・コードを使用して、コンピュータ・システムのメモリに記憶さ
れているデータに関連するエラーを検出および訂正することが可能である。エラ
ー・コードの１つの一般的な使用法は、コンピュータ・システムのデータ・バス
上で送信されたデータのエラーを検出および訂正することである。そのようなシ
ステムでは、データに対し、それを転送または記憶する前に、エラー訂正ビット
、またはチェック・ビットを生成することが可能である。データが受信または検
索されたとき、チェック・ビットを使用して、データ内のエラーを検出および訂
正することが可能である。
【０００３】 構成要素の故障は、電子システムにおけるエラーの一般的な原因である。故障
した構成要素は、故障したメモリ・チップ、または、システムのデバイス間に設
けられている故障したデータ経路を含む可能性がある。故障したデータ経路は、
例えば、不良ピン、不良データ・トレース、または不良ワイヤによってもたらさ
れることがある。
【０００４】 ハミング・コードは、一般的に使用されるタイプのエラー・コードである。ハ
ミング・コードのチェック・ビットは、データ・ビットの部分に対するパリティ
・ビットである。各チェック・ビットは、データ・ビットの固有サブセットに対
し、パリティを用意する。エラーが生じた場合（すなわち、１つまたは複数のデ
ータ・ビットが状態を変化させたとき）、１つまたは複数のチェック・ビットも
、再生成時に状態を変化することになる（エラーが、コードによってカバーされ
たエラーのクラス内にあると仮定）。状態を変化させた再生成チェック・ビット
の特有のビットを決定することによって、データ内のエラーの位置を決定するこ
とが可能である。例えば、１つのデータ・ビットが状態を変化させた場合、この
データは、再生成されたチェック・ビットの１つまたは複数に状態を変化させる
ことになる。各データ・ビットは、チェック・ビットの固有のグループに寄与す
るので、変更されたチェック・ビットは、状態を変化させたデータ・ビットを識
別することになる。エラーは、エラーであると識別されたビットを逆転させるこ
とによって訂正することが可能である。
【０００５】 ハミング・コードの１つの一般的な使用法は、データのグループ内にある単一
ビットのエラーを訂正することである。一般的に、チェック・ビットの数は、ｋ
をチェック・ビットの数、ｎをデータ・ビットの数として、２k −１がｎ＋ｋよ
り大きいかまたはそれに等しいように、十分大きくなければならない。したがっ
て、６４のデータ・ビットに対し、単一エラー訂正ハミング・コードを実施する
ために、通常７つのチェック・ビットが必要である。単一エラー訂正ハミング・
コードは、単一エラーを検出および訂正することができる。
【０００６】 図１〜３は、単一エラー訂正（ＳＥＣ）ハミング・コードを使用するシステム
の例を示す。この例では、３つのチェック・ビットを使用して（Ｐ１、Ｐ２、お
よび３）、４つのデータ・ビット（Ｄ４、Ｄ３、Ｄ２、Ｄ１）を保護している。
パリティ生成装置１０（図１）を使用して、データ・ビットとチェック・ビット
を含むデータ・ブロックを符号化する。符号化プロセスは、データを記憶または
伝達する前に実施される。図２は、チェック・ビットを計算するために、データ
・ビットを割り当てることを示している。この例では、チェック・ビットＰ１は
、Ｄ４、Ｄ３、およびＤ１における２進値のＸＯＲ（排他的論理和）によって生
成されている。同様に、チェック・ビットＰ２は、Ｄ４、Ｄ２、Ｄ１における２
進値のＸＯＲによって生成され、チェック・ビットＰ３は、Ｄ３、Ｄ２、Ｄ１に
おける２進値のＸＯＲによって生成されている。図３は、ビットの位置と、符号
化されたデータ・ブロック内にあるこれらの位置の対応するコンテンツを示す。
データ・ブロックは、データ・ビットと生成されたチェック・ビットを含み、メ
モリ・チップに記憶すること、またはデータ通信経路上で伝達することが可能で
ある。
【０００７】 受信点において、データ・ブロックは、検索および復号される。復号プロセス
には、受信したワードに対し妥当性のチェックを実施し、エラーが検出された場
合は、エラー訂正技術を実行することが含まれる。エラーが、データ・ブロック
の記憶（または送信）において生じたか否かをチェックするために、チェック・
ビットＰ１、Ｐ２、およびＰ３が、受信データを使用して効果的に再生成され、
各再生成されたチェック・ビットは、対応する受信チェック・ビットでＸＯＲさ
れて、対応するシンドローム・ビットを生成する。図４は、これらのシンドロー
ム・ビットを生成することが可能である方式を示す表である。より具体的には、
シンドローム・ビットＳ１は、Ｐ１、Ｄ４、Ｄ３、およびＤ１において、受信し
た２進値をＸＯＲすることによって生成することが可能である。受信したデータ
・ビット（Ｄ４、Ｄ３、Ｄ１）のどれもエラーでない場合、受信したチェック・
ビットＰ１の値は、それ自体で効果的にＸＯＲされ、シンドローム・ビットＳ１
は０である（元のチェック・ビットＰ１がエラーでないと仮定）。データ・ビッ
ト（Ｄ４、Ｄ３、Ｄ１）またはチェック・ビットＰ１の１つがエラーである場合
、シンドローム・ビットＳ１は１であり（アサートされる）、したがって、エラ
ーを示す。シンドローム・ビットＳ２およびＳ３も、同様に生成することが可能
である。一括して、シンドローム・ビットＳ１、Ｓ２、およびＳ３を使用して、
エラーのあるビットの位置を識別することが可能である。例えば、［Ｓ３、Ｓ２
、Ｓ１］の順序であるシンドローム・ビットの２進値は、図３に示したように、
７つのビット・データ・ブロック内にあるエラー・ビットの位置を示す。シンド
ローム・コードがすべてゼロである場合（すなわち「０００」）、データは１つ
もビット・エラーを有していない。エラー・ビットの位置を識別した際、エラー
は、その位置における２進値を逆転させることによって、すなわち０から１また
は１から０に逆転させることによって訂正される。
【０００８】 複数の構成要素にデータを記憶すること、または複数の構成要素を介してデー
タを伝達することは、一般的に実践されていることである。例えば、データ・ブ
ロックは、複数のメモリ・チップに記憶され、または複数のワイヤを介して送信
されることがある。構成要素の１つが故障している場合、エラーが導入されるで
あろう。上述したようなハミング・コードを使用して、そのようなシステムにお
けるエラー訂正に対処することが可能である。
【０００９】 例えば、Ｍ個のメモリ・チップを使用して、Ｃ個のチェック・ビットによって
保護されているＤビットのデータを記憶する場合について考察する。したがって
、データ・ブロックは、Ｄ＋Ｃのビットを含む。データ・ブロックが、Ｍ個のメ
モリ・チップの間で均等に分割される場合、各メモリ・チップは、Ｘ＝（Ｄ＋Ｃ
）／Ｍとして、データ・ブロックのＸ個のデータ・ビットおよび／またはチェッ
ク・ビットを記憶することになる。チップの故障に対しエラー訂正を行う標準的
な手法は、Ｄ＋Ｃのデータとチェック・ビットを、各々Ｍ個のビットを含むＸ個
の論理グループに分割し、各チップからグループの各々に１ビットを割り当てる
ことである。各グループのチェック・ビットは、ハミング・コードなどのＳＥＣ
（単一エラー訂正）コードを形成する。任意のチップが故障したとき、せいぜい
１つのエラーが各グループに導入され、これらのエラーは、ＳＥＣコードを使用
して、独立に訂正される。ハミング・コードを各グループにおいて使用する場合
、Ｌを２＾Ｌ＞Ｍ（注、「＾」はべき数、すなわち、式では２のＬ乗であること
を示す）であるような最も小さい整数として、全体でＣ＝Ｘ×Ｌのチェック・ビ
ットが必要である。この標準的な手法は、各グループが、グループ内のどのビッ
トが（存在する場合）エラー状態にあるかを独立に識別することができるので、
効率的ではない。しかし、考慮している故障のみがメモリ・チップの故障である
場合、異なるグループの故障は、高度に関連付けられている。
【００１０】 コンピュータの故障が起こり得る環境において、データの確実な記憶または送
信が可能なシステムおよび方法を提供することが望ましい。特に、データのエラ
ーを検出および訂正し、同時に、送信または記憶しなければならないチェック・
ビットの数を低減することができるシステムおよび方法が望ましい。
【００１１】 （発明の概要） 上で輪郭を示した問題は、主に、本発明による、データ・ブロック内のエラー
を検出し訂正するシステムおよび方法によって解決することができる。一実施態
様では、チェック・ビット生成ユニットが、保護されるデータを受け取り、エン
コードする。チェック・ビット生成ユニットは、データを、複数の論理グループ
に効果的に区分する。チェック・ビット生成ユニットは、論理グループのそれぞ
れのパリティ・ビットを生成し、さらに、グローバル・エラー訂正を生成する。
【００１２】 グローバル・エラー訂正コードは、対応する論理グループにそれぞれが個別に
関連するエラー訂正コードの組の所定の組合せを表す。さまざまな実施態様で、
グローバル・エラー訂正コードが、論理グループごとに個別のエラー訂正コード
を生成し、所定の形でそれらを組み合わせた結果と同じである。
【００１３】 一特定の実施態様で、データが、合計Ｘ個の論理グループに分割される。グロ
ーバル・エラー訂正コードは、ｉ＝０〜Ｘ−１であるものとして、所与の第ｉグ
ループのエラー訂正コードをｉビット位置だけシフト（直線的にまたは循環式に
のいずれかで）し、結果のシフトされたエラー訂正コードの対応する列を一緒に
ＸＯＲをとることの結果と同等とすることができる（またはそれによって導出す
ることができる）。したがって、グローバル・エラー訂正コードは、この場合に
は「ツイストされたチェック」ビットを有すると称する（個々のエラー訂正コー
ドの選択的シフトによって）が、これには、結果のシフトされたエラー訂正コー
ドの集合によって形成される位置合せされた列のそれぞれのパリティを表す別々
のビットが含まれる。データが、各論理グループのパリティ・ビットおよびグロ
ーバル・エラー訂正コードと共に、通信チャネルを介して運ばれるか、メモリに
格納される。
【００１４】 有利なことに、必要なチェック・ビット（論理グループのパリティ・ビットお
よびグローバル・エラー訂正コードを形成するビット）の総数は、論理グループ
に個別に関連するエラー訂正コードの集合に必要なビットの総数より少ない。一
実施態様では、論理グループ内の対応するビット位置のデータが、同一ワイヤな
どの共通のコンポーネントを介して運ばれるか、同一メモリ・チップなどの同一
コンポーネントに格納される。さらに、所与の論理グループ内の異なるビット位
置のデータ・ビットは、共通のコンポーネントを介して運ばれず、共通のコンポ
ーネント内に格納されない。
【００１５】 エラー訂正ユニットは、格納または伝送の後に、複数のデータ・ビットおよび
チェック・ビットを受け取るように結合される。エラー訂正ユニットは、受け取
ったデータ・ビットに基づいてデータの論理グループのそれぞれのパリティ・エ
ラー・ビットを生成するように構成される。エラー訂正ユニットは、さらに、元
のグローバル・エラー訂正コードが導出されるのと同一の形で、再生成されたグ
ローバル・エラー訂正コードを生成するように構成することができる。したがっ
て、一実施態様では、再生成されたグローバル・エラー訂正コードが、ｉ＝０〜
Ｘ−１であるものとして、所与の第ｉグループの再生成されたエラー訂正コード
をｉビット位置だけシフトし、結果のシフトされたエラー訂正コードの対応する
列を一緒にＸＯＲをとることの結果と同じである（または、それによって導出す
ることができる）。
【００１６】 グローバル・シンドローム・コードは、元のグローバル・エラー訂正コードと
再生成されたグローバル・エラー訂正コードのＸＯＲをとることによって生成す
ることができる。このグローバル・シンドローム・コードは、元のグローバル・
エラー訂正コードと再生成されたグローバル・エラー訂正コードの間の差を表す
。
【００１７】 一般に、グローバル・シンドローム・コードは、単一ビット・エラーを有する
特定の論理グループの知識を用いて、そのようなグループ内のエラーの位置を表
す値をグローバル・シンドローム・コードから導出できるように生成される。グ
ローバル・シンドローム・コードおよび各論理グループのパリティ・ビットを形
成するビットの総数は、論理グループに個別に関連するエラー訂正コードに必要
なビットの総数より少ない。
【００１８】 さまざまな論理グループのエラー訂正コードがシフトされ、ＸＯＲをとられる
実施態様では、グローバル・シンドローム・コードに、再生成されたシフトされ
たエラー訂正コードの位置合せされた列のそれぞれに対応する、その列のパリテ
ィ・エラーが存在するかどうかを示すビットが含まれる。論理グループのどれか
に単一ビット・エラーが存在することは、そのグループについて受け取った元の
パリティ・ビットとデータを使用して判定することができる。さらに、このシス
テムによって検討される訂正可能なエラーのクラスが、さまざまな論理グループ
内の同一位置で発生する単一ビット・エラーに制限されるので（そのようなエラ
ーは、単一のコンポーネント障害に起因して発生する可能性がある）、エラーを
有する各論理グループのエラー訂正コードに、正確に同一のビット位置での変更
が反映される。したがって、さまざまなエラー訂正コードをツイストされた形で
シフトする（すなわち、あるものを他者より多くシフトする）ことと、結果の垂
直に位置合せされた列のＸＯＲをとることによって、エラーを有する各論理グル
ープのエラー訂正コードのそれぞれで変化する特定のビットに関して存在する相
関（すなわち、エラーを有する各論理グループのエラー訂正コードが、正確に同
一のビット位置での変化をこうむる）を使用して、エラーの特定のビット位置を
示す情報を、これによって抽出することができる。
【００１９】 本発明の他の目的および利点は、以下の詳細な記述を読み、添付の図面を参照
することにより、明らかになるであろう。
【００２０】 本発明は、様々な変更および代替形態が可能であるが、特有の実施形態を図面
において例として示し、本明細書において詳細に説明する。しかし、図面とそれ
に対する詳細な説明は、本発明を開示されている特定の形態に制限することを意
図するのではなく、対照的に、添付の請求項によって定義されている本発明の精
神および範囲内にある、すべての変更、等化物、および代替物を網羅することを
意図していることを理解されたい。
【００２１】 （図面の詳細な説明） ここで図５を参照すると、エラー制御ユニット１０５を含むシステムのブロッ
ク図が本発明の１実施形態に従って示されている。この特定の実施形態では、エ
ラー制御ユニット１０５は、記憶装置１１０からデータを伝達および受信するよ
うに結合されている。記憶装置１１０は、エラー制御ユニット１０５から／へ伝
達されるデータ・ブロックを記憶するように構成されている。記憶装置１１０は
、複数のメモリ・チップ１１０Ａ〜１１０Ｍを含む。メモリ・チップ１１０Ａ〜
１１０Ｍ個の各々は、データ・ブロックの位置を記憶するように構成されている
。メモリ・チップ１１０Ａ〜１１０Ｍは、データを記憶するために使用すること
ができる、任意のタイプのメモリ／記憶装置デバイスとすることができる。
【００２２】 以下でさらに詳細に説明するように、エラー制御ユニット１０５は、記憶装置
１１０に記憶するデータを符号化し、かつ、典型的な単一エラー訂正ハミング・
コードなど、従来の手法と比較して比較的少数のチェック・ビットを使用して、
ビット・エラー（これが生じるとき）の、あるカテゴリを訂正するために、記憶
に続いて、受信した符号化データを復号するように構成されている。
【００２３】 エラー制御ユニット１０５は、符号化プロセスを実施するチェック・ビット生
成ユニット１２０と、復号プロセスを実施し、かつエラー訂正を実施するエラー
訂正ユニット１３０を含む。データ・ビットは、データ経路１５１を介して受信
され、チェック・ビット生成ユニット１２０によって符号化され、その後、デー
タ・ブロック（データ・ビットとチェック・ビット）が、データ経路１５２を介
して、記憶装置１１０に記憶される。続いて、記憶したデータ・ブロックをデー
タ経路１５３を介してエラー訂正ユニット１３０によって検索することが可能で
ある。エラー訂正ユニット１３０は、データのエラーを検出および訂正するため
にデータ・ブロックを復号する。１つまたは複数のエラーが検出された場合、そ
のエラーが訂正される。次いで、データ経路１５５を介して、データ・ビット（
必要であれば訂正される）を出力する。
【００２４】 チェック・ビット生成ユニット１２０とエラー訂正ユニット１３０は、ハード
ウェア、ソフトウェアにおいて、またはその組合せを使用して実施することが可
能であることに留意されたい。様々な特有の実施が可能である。
【００２５】 次に、エラー制御ユニット１０５の動作について、図５〜８を参照して説明す
る。図６Ａ〜８Ｂは、記憶装置１１０に記憶する合計で２０のデータ・ビットが
保護されている例を示す。
【００２６】 図６Ａと６Ｂは、データ・ビットを記憶する前に、チェック・ビット生成ユニ
ット１２０によって実施される符号化プロセスを示している。チェック・ビット
生成ユニット１２０は、２０のデータ・ビットを（データ経路１５１を介して）
受信し、この例では、図６Ａに示すように、各グループがそれぞれのロー（Ｒｏ
ｗ）Ｒ０〜Ｒ４を形成している５つの論理グループによりデータを処理する。Ｄ
４、Ｄ３、Ｄ２、Ｄ１と表記したカラムのセットは、各ローのビットの位置に対
応させて形成されている。以下でさらに詳細に記述するように、各カラムを形成
するデータは同じメモリ・チップに記憶され、各ローの異なるビットは異なるメ
モリ・チップに記憶される。
【００２７】 チェック・ビット生成ユニット１２０は、ローごとのパリティ・ビット（ＰＰ
Ｒ）を生成し、かつグローバル・エラー訂正コード（ＧＥＣＣ）を生成するよう
に構成されている。グローバル・エラー訂正コードは、各々が個々にそれぞれの
ローに関連付けられているエラー訂正コードの所定の論理的な組合せに等しいか
、またはそれから導出することが可能である。ＰＰＲビットおよびＧＥＣＣビッ
トは、すべてのエラーが同じカラムで起きる場合、ローあたり多くても１つのエ
ラーに対してデータ・ビットを保護するために使用されるチェック・ビットであ
る。
【００２８】 パリティ・ビットのセットは、偶数または奇数のパリティを使用して計算する
ことが可能である。１つのパリティ・ビットがローすなわち論理グループごとに
計算されるので、ＰＰＲビットの数は、ローの数に等しい。図６Ａの例では、偶
数のパリティが使用されている。したがって、図示した例示的なデータについて
は、ローＲ０〜Ｒ３に対するパリティ・ビット（ＰＰＲ）の各々は１である。Ｒ
４に対するパリティ・ビットは０である。
【００２９】 図６Ａは、各ローに関連付けられているエラー訂正コード（ＥＣＣ）を示す。
図６Ａの例では、各ローに対するエラー訂正コードは、図２に示した割当て表に
より計算される。例えば、ローＲ０のデータに対して計算されたエラー訂正コー
ドは［１１１］であり、ローＲ１に対して計算されたエラー訂正コードは［０１
１］である、などである。しかし、他の特有のエラー訂正符号化技術を使用する
ことが可能であり、異なるエラー訂正符号化技術を異なるローに関連付けること
が可能であることに留意されたい。
【００３０】 図６Ｂは、グローバル・エラー訂正コードを生成することが可能である方式を
示す。より具体的には、この実施形態では、グローバル・エラー訂正コードは、
互いに関してあるローのＥＣＣを選択的にシフトし、その結果を垂直に位置合わ
せしたビットをＸＯＲすることによって、生成することが可能である。ローＥＣ
Ｃのいくつかは他よりもシフトされているので、グローバル・エラー訂正コード
を形成するビットは、「ツイスト」チェック・ビットと呼ばれる。図６Ｂの実施
形態では、ｉ＝０〜Ｘ−１とし、Ｘをローすなわち論理グループの合計数とする
と、グローバル・エラー訂正コードは、所与のｉ番目のグループに対してｉのビ
ット位置だけエラー訂正コードを線形シフトすることによって導出される。次い
で、その結果を垂直に位置合わせしたカラムのビットを共にＸＯＲしてグローバ
ル・エラー訂正コードを生成する（必要に応じて、このＸＯＲオペレーションの
前に、先頭０または終了０をツイストＥＣＣの各ローのエントリに追加すること
が可能である）。
【００３１】 図６Ａと６Ｂに関する上記の議論では、グローバル・エラー訂正コードは、ま
ず、各ローごとに個々のエラー訂正コードを生成し、所定の方式でそれらを組み
合わせることによって計算されることに留意されたい。他の実施形態では、グロ
ーバル・エラー訂正コードは、それが、各ローごとに個々のエラー訂正コードを
生成し、所定の方式でそれらを組み合わせる結果と同じとなるように、データ・
ビットから直接生成することが可能である。例えば、図６Ｂに示したグローバル
・エラー訂正コードは、各ローごとに個々のエラー訂正コードを生成せずに、所
定の機能を使用して、データ・ビットから直接生成することができる。
【００３２】 グローバル・エラー訂正コードを生成する際に、２０ビットのデータを含むデ
ータ・ブロック、パリティ・ビット（ＰＰＲ）、およびグローバル・エラー訂正
コード（ＧＥＣＣ）が記憶装置１１０に伝達される。データ・ブロックにおける
データの各カラム（Ｄ４、Ｄ３、Ｄ２、Ｄ１）を形成するビットは、共通のメモ
リ・チップに記憶され、特定のローのビット位置が異なる２つのデータ・ビット
が、同じメモリ・チップに記憶されることはないことに留意されたい。さらに、
パリティ・ビットとグローバル・エラー訂正コード（ＧＥＣＣ）は、追加のメモ
リ・チップに記憶することが可能であることに留意されたい。パリティ・ビット
とグローバル・エラー訂正コードを形成するビットとを様々なメモリ・チップ内
の記憶装置に分配することが可能である方式の他の例については、図２０から３
５に関連して、以下でさらに提供する。
【００３３】 さらに、図６Ａと６Ｂの例では、合計で１２のチェック・ビット（パリティ・
ビット（ＰＰＲ）とグローバルＥＣＣのビット）が、２０のデータ・ビットと共
に記憶装置に対して生成されることに留意されたい。チェック・ビットのこの全
体の数は、従来の方法（例えば、ロー・エラー訂正コードに対応して、全体で１
５のチェック・ビットが必要である）を使用するのに必要なチェック・ビットの
数より少ないということが有利である。一般的に、図６Ｂの例により生成された
線形シフト・グローバル・エラー訂正コードを使用する実施形態では、合計で（
２Ｘ＋Ｌ−１）のチェック・ビットのみが必要である。この場合、Ｄビットのデ
ータは、Ｍ個のメモリ・チップを使用して、Ｃのチェック・ビットで保護されて
おり（Ｍは（Ｄ＋Ｃ）を割切る）、Ｘ＝（Ｄ＋Ｃ）／ＭおよびＣ＝Ｘ×Ｌで、Ｌ
は２＾Ｌ＞Ｍであるような最も小さい整数である。
【００３４】 次に、図７Ａ〜８Ｂを参照して、記憶に続くデータ・ブロックの復号プロセス
について説明する。図７Ａに示したように、エラー訂正ユニット１３０は、チェ
ック・ビット生成ユニット１２０によって形成されたのと同じ論理グループによ
りデータを処理する。エラー訂正ユニット１３０は、受信したデータを使用して
、ローごとに生成されたパリティ・ビット（ＰＰＲ）を生成するように構成する
ことが可能である。符号化中と復号中の両方において、同じパリティのタイプ（
偶数または奇数）が使用される。図７Ａの例では、受信したデータ・セットに２
つのエラーが導入され、下線で示したように、両方ともカラムＤ２において生じ
たとする。より具体的には、カラムＤ２のローＲ１とＲ３のビットは、エラーを
例示するように変更されている。そのようなエラーは、例えば、データ・セット
のカラムＤ２のビットを記憶する故障したメモリ・チップの結果であるかもしれ
ない。したがって、この例では、ローＲ１とＲ３に対し再生成されたパリティ・
ビットは状態を変化させる。パリティ・エラーが存在することを示す各ローのビ
ットは、再生成されたパリティ・ビットで元のパリティ・ビットをＸＯＲするこ
とによって生成することが可能である。これらのロー・パリティ・エラー・ビッ
ト（ＲＰＥ）の生成は、代わりに、（再生成されたパリティ・ビット（ＰＰＲ）
を別々に生成せずに）元のパリティ・ビットで、受信したデータ・ビットの対応
するビットをＸＯＲすることによって直接生成することが可能であることに留意
されたい。
【００３５】 ロー・パリティ・ビット（ＲＰＥ）によって示したように、任意のローが単一
ビット・エラーを有する場合、エラー訂正ユニット１３０は、再生成されたエラ
ー訂正コードを使用して、元のグローバル・エラー訂正コードが生成されたのと
同じ方式で、再生成されたグローバル・エラー訂正コードを生成する。したがっ
て、一実施形態では、再生成されたグローバル・エラー訂正コードは、図７Ｂに
示したように、ｉ＝０〜Ｘ−１として、所与のｉ番目のグループに対してｉのビ
ット位置だけエラー訂正コードをシフトし、結果を位置合わせしたカラムのビッ
トをＸＯＲすることによって、導出することが可能である。以前の議論と同様に
、他の実施形態では、各ローに対し、個々のエラー訂正コードを生成せずに、受
信したデータ・ビットの所定の機能から、再生成されたグローバル・エラー訂正
コードを直接導出することが可能である。そのような実施形態では、グローバル
・エラー訂正コードは、各々が個々に対応するローと関連付けられている、エラ
ー訂正コードのセットの所定の組合せと同じである。
【００３６】 図８Ａに示したように、再生成されたグローバル・エラー訂正コードの生成時
に、再生成されたグローバル・エラー訂正コードで、元のグローバル・エラー訂
正コードをＸＯＲすることによって、グローバル・シンドローム・コードを生成
することが可能である。このグローバル・シンドローム・コードは、元のグロー
バル・エラー訂正コードと再生成されたグローバル・エラー訂正コードの違いを
示す。様々な論理グループに対するエラー訂正コードが、ツイストされた方式で
効果的にシフトされ、ＸＯＲされている実施形態では、グローバル・シンドロー
ム・コードは、再生成されたシフトされたエラー訂正コードの各位置合わせされ
たカラムに対応するビットを含み、カラムは、そのカラムに対するパリティ・エ
ラーが存在するか否かを示す。例えば、図８の例では、位置２、３、４、および
５に対するグローバル・シンドローム・コードのビットが設定されている。これ
は、図７Ｂのシフトされた再生成エラー訂正コードのカラム２、３、４、および
５の各々におけるパリティが、図６Ｂに示したように、元のシフト・エラー訂正
コードの対応するカラムの各々のパリティと異なるということの結果である。し
たがって、この実施形態では、グローバル・シンドローム・コードは、再生成さ
れたシフト・エラー訂正コードの各位置合わせされたカラムに対応するビットを
含み、カラムは、そのカラムに対するパリティ・エラーが存在するか否かを示す
。エラーを有する論理グループに対する再生成されたエラー訂正コードは、ツイ
ストされた方式で様々なエラー訂正コードをシフトし、結果のビットを位置合わ
せしたカラムをＸＯＲすることによって、正確に同じビット位置で変更されるの
で、エラーを有する論理グループに対し、エラー訂正コードにおける変更に関し
て存在する相関を利用して、それにより、エラーの特定の位置を示す情報を抽出
することが可能である。
【００３７】 例えば、図８Ｂは、各々が所与のローにおけるエラーの位置を示す、ロー・シ
ンドローム・コードのセットを、グローバル・シンドローム・コードとロー・パ
リティ・エラー情報を使用して生成することが可能である方式を示す。図８Ｂに
示したように、各ロー・シンドローム・コードのエントリ（当初は満たされてい
る）は、エラー訂正コードをシフトして、グローバル・エラー訂正コードを生成
したのと同じ方式で、エントリをシフトすることによって提供される。まず、エ
ラーのない任意のローに対するロー・シンドローム・コードをすべて「０」の値
で満たすことができる（グローバル・シンドローム・コードによって識別される
ように、エラーのないローは、あらゆる所与のカラムにおいて、パリティ・エラ
ーに寄与することができないからである）。したがって、ローＲ０、Ｒ２、およ
びＲ４に対するロー・シンドローム・コード・エントリをすべて「０」の値で満
たすことができる。図８Ｂに示したように、エラーを有する最初のローははロー
Ｒ１である。ローＲ１に対するロー・シンドローム・コードの第１ビットはカラ
ム位置１にあり、また、そのビット位置に対するグローバル・シンドロームの値
は０であり、グローバル・シンドローム・コードのそのビット位置に対する唯一
の他の寄与する値は、ローＲ０（すでに「０」であることが既知である）に対す
るロー・シンドローム・コードから導出されるので、ローＲ１に対するロー・シ
ンドローム・コードの第１ビットの値を「０」として満たすことができる。さら
に、エラーを有する各ローに対するロー・シンドローム・コードは、同一である
ことが知られているので、ローＲ３に対するロー・シンドローム・コードの第１
ビットも、「０」として満たすことができる。続いて、ローＲ１に対するシンド
ローム・コードの第２ビットを、グローバル・シンドロームのビット位置２にお
ける値と、ロー０および２の位置２におけるビットの値（すなわち、ローＲ０に
対するロー・シンドローム・コードの最後のビットと、ローＲ２に対するロー・
シンドローム・コードの第１ビット）を考慮することによって、同様に決定する
ことが可能である。この状況では、ローＲ１に対するロー・シンドローム・コー
ドの第２ビットの値は、「１」として満たすことが可能である。再び、この値も
、ローＲ３に対するロー・シンドローム・コードの第２ビットにおいて反映され
る。ロー・シンドローム・コードの最後のビットを同様に決定することが可能で
ある。
【００３８】 したがって、ロー・シンドローム・コード（図８Ｂに示した値について逆の順
序を取る）の２進値は、エラーを有する論理グループに対する位置を示す。した
がって、この例では、値「１１０」は２進数で６であり、図３に示したように、
ビット位置Ｄ２に関連する。この位置は、図７Ａに示した例に導入されたエラー
の位置に対応する。
【００３９】 受信したデータ・セットのエラー・ビットを決定する際に、エラー訂正ユニッ
ト２３０は、必要時にデータを訂正するように構成されている。例えば、図６〜
８の例では、ローＲ１とＲ３のカラムＤ２におけるビットは、エラーであると識
別される。したがって、エラー訂正ユニット２３０は、これらのビットを逆転し
て、データ出力１５５を介して、訂正されたデータを出力する。
【００４０】 次に図９〜１７を参照して、ロー・パリティ情報とグローバル・シンドローム
情報を復号して、ロー・シンドローム・コードを生成することが可能である方式
について考察する。より具体的には、図９に示したように、エラー訂正ユニット
１３０は、上述したように線形シフト方法を使用して符号化された受信データ・
ブロックを復号するために、ＲＰＥ／グローバル・シンドローム・コード生成ユ
ニット１３１と線形シフト・ユニット１３２を使用することが可能である。線形
シフト・ユニット１３２の機能面を示す機能ブロック図を図１０に示す。図示し
たように、線形シフト・ユニット１３２は、シフト・レジスタ１３３と１３４の
対に結合されている制御ユニット１３５を含む。図９と１０に示した様々な機能
は、ハードウェア、ソフトウェアにおいて、またはその組合せを使用して実施す
ることが可能である。
【００４１】 ＲＰＥ／グローバル・シンドローム・コード生成ユニット１３１は、受信した
データ・ブロックを使用して、上述した内容により、ロー・パリティ・エラー・
ビット（ＲＰＥ）とグローバル・シンドローム・コードを生成する。次いで、ロ
ー・パリティ・エラー・ビット（ＲＰＥ）とグローバル・シンドローム・コード
を線形シフト・ユニット１３２に提供する。
【００４２】 線形シフト・ユニット１３２の動作について、図１１〜１７、ならびに図１８
〜１９の流れ図を参照して説明する。図１１に示したように、シフト・レジスタ
１３３は、それぞれロー０〜４に対するロー・パリティ・エラー・ビット（ＲＰ
Ｅ）を記憶する複数のセルＲＰＥ［０：４］を含む。同様に、シフト・レジスタ
１３４は、グローバル・シンドローム・コードを記憶する複数のセルＧＳＣ［０
：６］を含む。一括して図１１と１８を参照すると、当初、ロー・パリティ・エ
ラー・ビットＲＰＥはシフト・レジスタ１３３にロードされ、制御ユニット１３
５は、シフト・レジスタがすべて「０」を含むか否かについて判定する（ステッ
プ３１０および３３０）。シフト・レジスタ１３３がすべて０を含み、したがっ
て、単一ビット・ロー・エラーが存在しないことを示すと、データ・エラーの報
告はされず、データは、エラー制御ユニットから出力される（ステップ３４０）
。一方、１つまたは複数のロー・パリティ・エラー・ビットが設定されると、グ
ローバル・シンドローム・コードがシフト・レジスタ１３４にロードされる（ス
テップ３５０）。図１２は、図８Ｂに関連付けられている例に対して生成された
例示的なＲＰＥとグローバル・シンドローム・コードに対する、この位置でのシ
フト・レジスタ１３３と１３４のコンテンツを示す。
【００４３】 次いで、ステップ３６０中に、シフト・レジスタ１３３（セルＲＰＥ［０］）
の最右セルのコンテンツを決定する。シフト・レジスタ１３３の最右セルＲＰＥ
［０］における値が「０」である場合、シフト・レジスタ１３３とシフト・レジ
スタ１３４の両方のコンテンツは、右へ１つのビット位置シフトされる（ステッ
プ３７０）。これらのレジスタの各々における最左パリティは、「０」でパッド
されており、最右位置からシフトされた値は破棄される。このプロセスは、レジ
スタ１３３の最右セルＲＰＥ［０］の値が「１」になるまで、反復される。図１
３は、例示的なコードに対し、このオペレーションに続く、シフト・レジスタ１
３３と１３４における結果的な値を示す。
【００４４】 この時点で、レジスタ１３４の最右セルにおけるビット値は、図１３にも示す
ように、ロー・シンドローム・コード・ビットＲＳＣ［０］として記録される（
ステップ３８０）。すべてのロー・シンドローム・コード・ビットがまだ決定さ
れていない場合（ステップ３９０）、最後に記録されたロー・シンドローム・コ
ード・ビットが１であったか否かに関して、判定が行われる。そうでない場合、
シフト・レジスタ１３４のコンテンツは、再び右に１つだけ位置をシフトされ（
ステップ４４）、プロセスが反復される。一方、記録された最後のロー・シンド
ローム・コード・ビットが１であった場合、第１および第２シフト・レジスタの
位置合わせされたビットの位置はＸＯＲされ、その結果が第２シフト・レジスタ
１３４に記録される（ステップ４２０および４３０）。図示した例では、最も新
しく記録されたロー・シンドローム・コード・ビットは「０」であり、したがっ
て、第２シフト・レジスタ１３４のコンテンツは、右に１つの位置だけシフトさ
れ（ステップ４４０）、図１４に示したように、次のＲＳＣビットとして、レジ
スタ１３４の最右位置における値を記録することによって、プロセスが反復され
る。
【００４５】 次の反復中、最後に記録されたＲＳＣビットは「１」であったので、シフト・
レジスタ１３３の値は、シフト・レジスタ１３４の値でＸＯＲされ（ステップ４
２０）、その結果は、図１５に示すように、シフト・レジスタ１３４に記憶され
る。レジスタ１３４のコンテンツは、図１６に示すように、再び、右に１つの位
置だけシフトされ（ステップ４４０）、シフト・レジスタ１３４の最右位置にお
ける結果的なビットは、図１７に示すように、次のＲＳＣビットとして記録され
る（ステップ３８０）。ロー・シンドローム・コードのすべてのビットが決定さ
れたとき、プロセスは終了する（ステップ４００）。
【００４６】 ロー・シンドローム・コードは、単一ビット・エラーを有する任意のローに対
するエラーの位置を示す。図示した例では、ロー・シンドローム・コードの２進
値は６である。図３を参照すると、ビット位置６は、カラムＤ２に対応し、これ
は、図７Ａの例において導入されたエラーの位置である。
【００４７】 図９〜１９に関して記述した線形シフト復号方法の代替実施形態が可能である
ことに留意されたい。例えば、シフト・レジスタ１３３と１３４の値を右にシフ
トするのではなく、同じ方式で値を左にシフトして、ロー・シンドローム・コー
ドを得ることが可能である。
【００４８】 また、受け取ったチェック・ビットを、他の機構を使用してデコードできるこ
とに留意されたい。たとえば、ガウス消去法を使用する機構を使用して、ロー・
パリティ・エラー・ビットおよびグローバル・シンドローム・コードをデコード
して、ロー・シンドローム・コードを導出することができる。
【００４９】 図２０〜３５は、上述したように、グローバル・シンドローム・コードに対し
、線形シフト技術を使用するシステムの他の実施形態を示す表である。図２０〜
３５によって示した実施形態では、２６７ビットのデータが、２１のチェック・
ビットで保護されている。コードは、２８８ビットのブロックについて定義され
ている。ブロック内のデータ・ビットは、Ｄ［２６６：０］と表記される。ブロ
ック内の２１のチェック・ビットは、８のパリティ・ビットＰ［７：０］と、１
３のツイスト・チェック・ビットＴ［１２：０］からなるグローバル・シンドロ
ーム・コードとからなる。
【００５０】 ２８８ビットのブロックは、Ｇ［０］からＧ［７］と表記される８つのグルー
プに分割され、各々は、３６のビットを含む。このコードは、すべてのエラーが
各グループ内の同じ位置で起こっている場合、グループＧ［０］からＧ［７］ご
とに１つのエラーを訂正することができる。
【００５１】 パリティ・ビットＰ［７：０］とツイスト・チェック・ビットＴ［１２：０］
は、図２０〜２７の表により計算される。各表は、グループ内の３６のビットの
位置と各ビット位置のコンテンツをリストする。例えば、Ｇ［０］［０］はＰ［
０］を含み、Ｇ［０］［２９］はＤ［２３］を含み、Ｇ［１］［３２］はＴ［６
］を含む、などである。各表の残りのローは、チェック・ビットを計算するため
の規則を与える。各チェック・ビットは、ある値の排他的論理和である。より具
体的には、特定のチェック・ビットに寄与する値は、表の適切な位置において「
１」を使用して示される。例えば、パリティ・ビットＰ［０］は、Ｇ［０］［３
５：１］の排他的論理和である。パリティ・ビットＰ［７：０］は、ツイスト・
チェック・ビットの［１２：０］のあるものに依存するので、ツイスト・チェッ
ク・ビットＴ［１２：０］をまず計算し、続いてパリティ・ビットＰ［７：０］
を計算することができる。
【００５２】 この例では、各グループに合計で３６のエントリが存在することに留意された
い。したがって、合計で３６のメモリ・チップを使用し、各々が、各グループの
対応する位置からのビットを記憶するように、システムを構築することが可能で
ある。
【００５３】 データを受信したとき、パリティ・エラー・ビットＱ［７：０］と再生成され
たツイスト・チェック・ビットＶ［１２：０］（再生成されたグローバルＥＣＣ
）は、図２８〜３５の割当て表により、受信した値の排他的論理和をとることに
よって計算される。さらに、グローバル・パリティ・エラー・ビットＱは、Ｑ［
７：０］の排他的論理和をとって計算することが可能である。
【００５４】 ある場合には、非ツイスト・シンドロームＵ［５：０］を生成することが必要
である（すなわち、ローまたはグループ・シンドローム・コード）。この非ツイ
スト・シンドロームは、Ｖ［１２：０］とＱ［６：０］の関数である。図３６に
示したように、また以前の例と同様に、非ツイスト・シンドロームＵ［５：０］
は、図１０に示したレジスタ１３３と１３４と同様である、平行なシフト・レジ
スタ３３３と３３４を使用して計算することが可能である。
【００５５】 シフト・レジスタ３３３は７つのセルＡ［６：０］を含み、シフト・レジスタ
３３４は１３のセルＢ［１２：０］を含む。各セルは単一ビットを保有する。シ
フト・レジスタ３３３と３３４は、別々に制御される。シフト・レジスタがシフ
トするように動作されるとき、各セルのコンテンツを右に１つの位置移動し、最
右セルにあった値を出力して、「０」を最左セルにロードする。以前の記述と同
様に、シフト・レジスタ３３３と３３４のＸＯＲを計算して、コンテンツをシフ
ト・レジスタ３３４に記憶することが可能である（シフト・レジスタ３３３は、
ＸＯＲが計算されたとき、論理的には位置１２：７において０でパッドされてい
る）。
【００５６】 非ツイスト・シンドロームＵ［５：０］は、以下のように計算される。 １．Ｑ［ｉ］をセルＡ［ｉ］、０≦ｉ≦６にロードし、Ｖ［ｉ］をセルＢ［ｉ
］、０≦ｉ≦１２にロードする。 ２．Ａ［０］が０を含む間： ａ．シフト・レジスタ３３３とシフト・レジスタ３３４の両方を右に１つ位置
をシフトし、シフト・アウトされた値を破棄する。 ３．ｉ＝０から５に対し、 ａ．Ｕ［ｉ］＝Ｂ［０］に設定する。 ｂ．Ｂ［０］＝１である場合、シフト・レジスタ３３３とシフト・レジスタ３
３４のＸＯＲを計算し、結果をシフト・レジスタ３３４に配置する（すなわち、
Ｂ［ｊ］＝Ａ［ｊ］ＸＯＲ Ｂ［ｊ］、０≦ｊ≦６）。 ｃ．シフト・レジスタ３３４を右に１つ位置をシフトし、シフト・アウトされ
た値を破棄する。
【００５７】 Ｑ、Ｑ［７：０］、およびＵ［５：０］が与えられると、以下のようにエラー
が訂正される。生じたエラーのタイプの記述は、エラーが考慮したタイプ内にあ
ることを仮定している（すなわち０から８のエラーで、すべてグループ内の同じ
位置にある）。 １．Ｑ＝０の場合、 ａ．Ｑ［７：０］＝００００００００の場合、エラーは生じていない。 ｂ．Ｑ［７：０］≠００００００００の場合、訂正可能なエラーが生じている
。フォームＧ［ｉ］［ｊ］、０≦ｉ≦７、０≦ｊ≦３５で、Ｑ［ｉ］＝１および
ｊ＝［５：０］（２進数として見て）のすべての位置において、ビットの補数を
とる（Ｕ［５：０］＞３５の場合、考慮したエラーのクラスに存在しない訂正不
可能なエラーが生じている）。 ２．Ｑ＝１の場合：訂正可能なエラーが生じている。フォームＧ［ｉ］［ｊ］
、０≦ｉ≦７、０≦ｊ≦３５で、Ｑ［ｉ］＝１およびｊ＝［５：０］（２進数と
して見て）のすべての位置において、ビットの補数をとる（Ｕ［５：０］＞３５
の場合、考慮したエラーのクラスに存在しない訂正不可能なエラーが生じている
）。
【００５８】 Ｑ［７：０］＝００００００００の場合、エラーが生じていないことに留意さ
れたい。また、Ｕ［５：０］は、１．ｂと２の場合のみ計算する必要があること
に留意されたい（訂正可能なエラーが生じたことを示す）。
【００５９】 図２０〜３５によって示した実施形態では、ツイスト・チェック・ビットＴ［
１２：０］によって形成されたグローバル・エラー訂正コードは、データ・ビッ
トの所定の組合せから直接生成される。各ツイスト・チェック・ビットＴ［１２
：０］は、各グループ内の位置において、これがその位置をカバーする唯一のチ
ェック・ビットであるように記憶される。例えば、図２８に示したように、ツイ
スト・チェック・ビットＴ０はＧ［０］［０１］に記憶され、再生成されたツイ
スト・チェック・ビットＶ［０］に寄与する唯一のチェック・ビットである、な
どである。さらに、各データ・グループに対するパリティ・ビットＰ［７：０］
は、そのグループ内に記憶されているあるツイスト・チェック・ビットを含む。
パリティ・ビットは、様々なグループの位置「００」内に記憶されているので、
さらなる効率を達成することが可能である。
【００６０】 代替実施形態も可能である。たとえば、意図されるもう１つの実施形態では、
論理グループに対して生成されるエラー訂正コードが、「循環式に」シフトされ
（直線的にシフトされるのではなく）、一緒にＸＯＲをとられて、グローバル・
エラー訂正コードならびに再生成されるエラー訂正コードが導出される。Ｐ個の
グローバル・エラー訂正ビットを作る実施形態が可能であり、ここで、Ｐは、Ｐ
＞Ｘかつ２＾（Ｐ−１）≧Ｍである最小の素数である。そのような実施形態では
、合計Ｃ＝Ｘ＋Ｐ個のチェック・ビットが必要である。そのような技法では、前
に説明した直線的にシフトされる技法を使用する実施形態より少数の全体的チェ
ック・ビットを使用することができる。
【００６１】 また、さらに追加の実施形態が可能であり、この場合、他の方法を使用して、
グローバル・シンドローム・コードが生成される。そのような実施形態では、記
憶または送信されたグローバル・エラー訂正コードは、元のデータの論理グルー
プに関連付けられているエラー訂正コードのセットの論理的な組合せに依存する
か、またはそれに等化であるが、再生成されたグローバル・エラー訂正コードは
、受信または検索されたデータ・ビットの論理的なグループに関連付けられてい
るエラー訂正コードのセットの論理的な組合せに依存するか、またはそれに等し
い。グローバル・シンドローム・コードは、単一ビット・エラーを有する特有の
論理グループに関する知識で、そのようなグループにおけるエラーの位置を示す
値をシンドローム・コードから直接導出することが可能であるように生成される
。各論理グループに対し、グローバル・シンドローム・コードとパリティ・ビッ
トを形成するビットの全体の数は、個々に論理グループに関連付けられているエ
ラー訂正コードに必要なビットの全体の数より小さい。
【００６２】 最後に、図３７は、以上の技術により保護されているデータ・ブロックが、複
数の通信チャネル４１０Ａ、．．．、４１０Ｍを介して伝達される実施形態を示
す。各通信チャネル４１０Ａ〜４１０Ｍは、例えば、ワイヤまたは他の送信媒体
を示す。以前の実施形態と同様に、各論理グループの異なるビットは、異なる通
信チャネルを介して伝達される。
【００６３】 特定の実施形態を参照して、本発明について記述してきたが、実施形態は例示
的であり、本発明の範囲は、そのように制限されないことを理解されたい。記述
した実施形態に対し、変更、修正、追加、および改良を行うことが可能である。
これらの変更、修正、追加、および改良は、添付の請求項において詳述した本発
明の範囲内にあることが可能である。
【図面の簡単な説明】
【図１】 単一エラー訂正ハミング・コードを使用して、データ・ビットを符号化するパ
リティ生成装置を示すブロック図である（従来の技術）。
【図２】 チェック・ビットのセットを計算するための割当て表である（従来の技術）。
【図３】 図１のパリティ生成装置によって符号化されたデータ・ブロックに対するビッ
ト位置とそのコンテンツを示す図である（従来の技術）。
【図４】 シンドローム・コードを生成するための割当て表である（従来の技術）。
【図５】 本発明の一実施形態による、エラー制御ユニットを含むシステムのブロック図
である。
【図６Ａ】 ロー・パリティ・ビットおよびロー・エラー訂正コードの生成を含む符号化プ
ロセスの図である。
【図６Ｂ】 グローバル・エラー訂正コードを生成することが可能である方式を示す図であ
る。
【図７Ａ】 ロー・パリティ・エラー・ビットのセットと再生成されたエラー訂正コードを
生成することが可能である方式を示す図である。
【図７Ｂ】 再生成されたグローバル・エラー訂正コードを生成することが可能である方式
を示す図である。
【図８Ａ】 グローバル・シンドローム・コードを生成することが可能である方式を示す図
である。
【図８Ｂ】 ロー・シンドローム・コードのセットを生成することが可能である方式を示す
図である。
【図９】 データ・ブロックを復号するための線形シフト・ユニットを含むシステムのブ
ロック図である。
【図１０】 線形シフト・ユニットの機能ブロック図である。
【図１１】〜
【図１７】 ロー・シンドローム・コードの例示的な生成を示す図である。
【図１８】、
【図１９】 線形復号プロセスの一実施形態を示す流れ図である。
【図２０】〜
【図２７】 本発明の他の実施形態による、チェック・ビットのセットのオペレーションを
示す割当て表である。
【図２８】〜
【図３５】 図２０〜２７の実施形態に対する、ロー・パリティ・エラー・ビットと再生成
されたツイスト・チェック・ビットの生成を示す割当て表である。
【図３６】 線形復号プロセスを示す図である。
【図３７】 本発明の他の実施形態によるシステムのブロック図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年４月２７日（２００１．４．２７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｂ 20/18 ５３２ Ｇ１１Ｂ 20/18 ５３２Ｂ ５４２ ５４２Ａ Ｈ０３Ｍ 13/11 Ｈ０３Ｍ 13/11 13/15 13/15 Ｈ０４Ｌ 1/00 Ｈ０４Ｌ 1/00 Ａ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，Ｃ Ｈ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ， ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ， ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，Ｓ Ｄ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ， ＺＷ Ｆターム(参考） 5B001 AA00 AA02 AA03 AA05 AB03 AC03 AD03 5B018 GA02 HA14 QA14 5J065 AA01 AB01 AC04 AD01 AE06 AF02 AH01 AH05 AH06 5K014 AA01 BA02 BA09 【要約の続き】 シンドローム・コードから導出できるように、グローバ ル・シンドローム・コードを生成する。

Claims (40)

    【特許請求の範囲】
  1. 【請求項１】 データ・エラーを訂正するシステムであって、 複数のデータ・ビットを受け取るチェック・ビット生成ユニットであって、前
    記チェック・ビット生成ユニットが、前記データ・ビットの複数のグループ化の
    それぞれに対応するパリティ・ビットを生成するように構成され、前記チェック
    ・ビット生成ユニットが、前記複数のグループ化の対応する１つにそれぞれが個
    別に関連するエラー訂正コードの組の所定の組み合わせを表すグローバル・エラ
    ー訂正コードを生成するように構成されるチェック・ビット生成ユニットと、 前記複数のデータ・ビット、前記複数のグループ化のそれぞれの前記パリティ
    ・ビット、および前記グローバル・エラー訂正コードを受け取るように結合され
    たエラー訂正ユニットであって、そのエラー訂正ユニットが、受け取った前記デ
    ータ・ビットの前記複数のグループ化のそれぞれのパリティ・エラー・ビットを
    生成するように構成され、前記エラー訂正ユニットが、前記複数のグループ化の
    いずれかでのエラーの位置を示すシンドローム・コードを生成するように構成さ
    れ、前記シンドローム・コードが、前記グローバル・エラー訂正コードと再生成
    されたグローバル・エラー訂正コードとの間の差に依存するエラー訂正ユニット
    と を含むシステム。
  2. 【請求項２】 前記グローバル・エラー訂正コードが、エラー訂正コードの
    前記組の所定の関数と同じである請求項１に記載のシステム。
  3. 【請求項３】 前記グローバル・エラー訂正コードの各ビットが、エラー訂
    正コードの前記組のビットの所定の組の排他的論理和と同じである請求項２に記
    載のシステム。
  4. 【請求項４】 前記グローバル・エラー訂正コードが、エラー訂正コードの
    前記組の関数であって、前記グローバル・エラー訂正コード、前記再生成された
    グローバル・エラー訂正コード、および前記パリティ・エラー・ビットの組合せ
    が前記シンドローム・コードを一意に決定する請求項１に記載のシステム。
  5. 【請求項５】 前記チェック・ビット生成ユニットが、前記データ・ビット
    の前記複数のグループ化のそれぞれのエラー訂正コードを生成するように構成さ
    れる請求項１に記載のシステム。
  6. 【請求項６】 前記グローバル・エラー訂正コードが、前記エラー訂正コー
    ドの少なくともいくつかをビット単位でシフトすることと、複数の結果のシフト
    されたエラー訂正コードの位置合せされたビットのＸＯＲをとることとによって
    導出される請求項１に記載のシステム。
  7. 【請求項７】 前記複数のデータ・ビットが、合計Ｘ個のグループ化を含み
    、前記グローバル・エラー訂正コードが、ｉ＝０〜Ｘ−１であるものとして、所
    与の第ｉグループの前記エラー訂正コードをｉビット位置だけシフトすることと
    、複数の結果のシフトされたエラー訂正コードを一緒にＸＯＲをとることとによ
    って導出される請求項６に記載のシステム。
  8. 【請求項８】 前記グローバル・エラー訂正コードが、前記所与の第ｉグル
    ープの前記エラー訂正コードをｉビット位置だけ直線的にシフトすることによっ
    て導出される請求項７に記載のシステム。
  9. 【請求項９】 前記グローバル・エラー訂正コードが、前記所与の第ｉグル
    ープの前記エラー訂正コードをｉビット位置だけ循環式にシフトすることによっ
    て導出される請求項７に記載のシステム。
  10. 【請求項１０】 前記エラー訂正ユニットが、前記グローバル・エラー訂正
    コードと前記再生成されたグローバル・エラー訂正コードとのＸＯＲをとること
    によってグローバル・シンドローム・コードを生成するように構成される請求項
    ６に記載のシステム。
  11. 【請求項１１】 前記複数のデータ・ビットが、合計Ｘ個のグループ化を含
    み、前記グローバル・エラー訂正コードが、ｉ＝０〜Ｘ−１であるものとして、
    所与の第ｉグループの前記エラー訂正コードをｉビット位置だけシフトすること
    と、複数の結果のシフトされたエラー訂正コードを一緒にＸＯＲをとることとに
    よって導出される請求項１０に記載のシステム。
  12. 【請求項１２】 前記複数の結果のシフトされたエラー訂正コードのビット
    の位置合せされたローに関連するパリティが、複数のシフトされたエラー訂正コ
    ードの対応する位置合せされたビットに関連するパリティと同一であるかどうか
    を、前記複数のグループ化の前記再生成されたエラー訂正コードに基づいて、前
    記グローバル・シンドローム・コードの各ビットが示す請求項１１に記載のシス
    テム。
  13. 【請求項１３】 前記複数のグループのそれぞれの前記パリティ・エラー・
    ビットおよび前記グローバル・シンドローム・コードが、前記複数のグループ化
    のいずれかでの前記エラーの位置を示す前記シンドローム・コードを生成するの
    に使用される請求項１１に記載のシステム。
  14. 【請求項１４】 前記エラー訂正ユニットが、さらに、前記複数のグループ
    化のいずれかでの前記エラーを訂正するように構成される請求項１３に記載のシ
    ステム。
  15. 【請求項１５】 さらに、前記複数のデータ・ビット、前記複数のグループ
    化のそれぞれの前記パリティ・ビット、および前記グローバル・エラー訂正コー
    ドが、前記エラー訂正ユニットに供給される前に運ばれるコンポーネントを含む
    請求項１に記載のシステム。
  16. 【請求項１６】 前記コンポーネントが、複数のメモリ・チップを含む請求
    項１５に記載のシステム。
  17. 【請求項１７】 前記コンポーネントが、複数の通信パスを含む請求項１５
    に記載のシステム。
  18. 【請求項１８】 データ・ビットの特定のグループ化内の各ビットが、別々
    のメモリ・チップに格納され、これによって、あらゆる所与のグループ化の２つ
    のビットが、同一のメモリ・チップ内に格納されない請求項１６に記載のシステ
    ム。
  19. 【請求項１９】 前記複数のグループ化内の対応する位置のビットが、同一
    のメモリ・チップに格納される請求項１８に記載のシステム。
  20. 【請求項２０】 前記複数のグループ化のそれぞれの前記エラー訂正コード
    が、単一エラー訂正ハミング・コードである請求項１に記載のシステム。
  21. 【請求項２１】 データ・エラーを訂正する方法であって、 複数のデータ・ビットを受け取ることと、 前記データ・ビットの複数のグループ化のそれぞれに対応するパリティ・ビッ
    トを生成することと、 前記複数のグループ化の対応する１つにそれぞれが個別に関連するエラー訂正
    コードの組の所定の組み合わせを表すグローバル・エラー訂正コードを生成する
    ことと、 前記複数のデータ・ビット、前記複数のグループ化のそれぞれの前記パリティ
    ・ビット、および前記グローバル・エラー訂正コードを受け取ることと、 受け取った前記データ・ビットの前記複数のグループ化のそれぞれのパリティ
    ・エラー・ビットを生成することと、 前記複数のグループ化のいずれかでのエラーの位置を示すシンドローム・コー
    ドを生成することであって、前記シンドローム・コードが、前記グローバル・エ
    ラー訂正コードと再生成されたグローバル・エラー訂正コードとの間の差に依存
    する、生成することと を含む方法。
  22. 【請求項２２】 前記グローバル・エラー訂正コードが、エラー訂正コード
    の前記組の所定の関数と同じである請求項２１に記載の方法。
  23. 【請求項２３】 前記グローバル・エラー訂正コードの各ビットが、エラー
    訂正コードの前記組のビットの所定の組の排他的論理和と同じである請求項２２
    に記載の方法。
  24. 【請求項２４】 前記グローバル・エラー訂正コードが、エラー訂正コード
    の前記組の関数であって、前記グローバル・エラー訂正コード、前記再生成され
    たグローバル・エラー訂正コード、および前記パリティ・エラー・ビットの組合
    せが前記シンドローム・コードを一意に決定する請求項２１に記載の方法。
  25. 【請求項２５】 前記チェック・ビット生成ユニットが、前記データ・ビッ
    トの前記複数のグループ化のそれぞれのエラー訂正コードを生成するように構成
    される請求項２１に記載の方法。
  26. 【請求項２６】 前記グローバル・エラー訂正コードが、前記エラー訂正コ
    ードの少なくともいくつかをビット単位でシフトすることと、複数の結果のシフ
    トされたエラー訂正コードの位置合せされたビットのＸＯＲをとることとによっ
    て導出される請求項２１に記載の方法。
  27. 【請求項２７】 前記複数のデータ・ビットが、合計Ｘ個のグループ化を含
    み、前記グローバル・エラー訂正コードが、ｉ＝０〜Ｘ−１であるものとして、
    所与の第ｉグループの前記エラー訂正コードをｉビット位置だけシフトすること
    と、複数の結果のシフトされたエラー訂正コードを一緒にＸＯＲをとることとに
    よって導出される請求項２６に記載の方法。
  28. 【請求項２８】 前記グローバル・エラー訂正コードが、前記所与の第ｉグ
    ループの前記エラー訂正コードをｉビット位置だけ直線的にシフトすることによ
    って導出される請求項２７に記載の方法。
  29. 【請求項２９】 前記グローバル・エラー訂正コードが、前記所与の第ｉグ
    ループの前記エラー訂正コードをｉビット位置だけ循環式にシフトすることによ
    って導出される請求項２７に記載の方法。
  30. 【請求項３０】 さらに、前記グローバル・エラー訂正コードと前記再生成
    されたグローバル・エラー訂正コードとのＸＯＲをとることによってグローバル
    ・シンドローム・コードを生成することを含む請求項２６に記載の方法。
  31. 【請求項３１】 前記複数のデータ・ビットが、合計Ｘ個のグループ化を含
    み、前記グローバル・エラー訂正コードが、ｉ＝０〜Ｘ−１であるものとして、
    所与の第ｉグループの前記エラー訂正コードをｉビット位置だけシフトすること
    と、複数の結果のシフトされたエラー訂正コードを一緒にＸＯＲをとることとに
    よって導出される請求項３０に記載の方法。
  32. 【請求項３２】 前記複数の結果のシフトされたエラー訂正コードのビット
    の位置合せされたローに関連するパリティが、複数のシフトされたエラー訂正コ
    ードの対応する位置合せされたビットに関連するパリティと同一であるかどうか
    を、前記複数のグループ化の前記再生成されたエラー訂正コードに基づいて、前
    記グローバル・シンドローム・コードの各ビットが示す請求項３１に記載の方法
    。
  33. 【請求項３３】 前記複数のグループのそれぞれの前記パリティ・エラー・
    ビットおよび前記グローバル・シンドローム・コードが、前記複数のグループ化
    のいずれかでの前記エラーの位置を示す前記シンドローム・コードを生成するの
    に使用される請求項３２に記載の方法。
  34. 【請求項３４】 さらに、前記複数のグループ化のいずれかでの前記エラー
    を訂正することを含む請求項３３に記載の方法。
  35. 【請求項３５】 さらに、前記複数のデータ・ビット、前記複数のグループ
    化のそれぞれの前記パリティ・ビット、および前記グローバル・エラー訂正コー
    ドをコンポーネントに運ぶことを含む請求項２１に記載の方法。
  36. 【請求項３６】 前記コンポーネントが複数のメモリ・チップを含む請求項
    ３５に記載の方法。
  37. 【請求項３７】 前記コンポーネントが複数の通信パスを含む請求項３５に
    記載の方法。
  38. 【請求項３８】 データ・ビットの特定のグループ化内の各ビットが、別々
    のメモリ・チップに格納され、これによって、あらゆる所与のグループ化の２つ
    のビットが、同一のメモリ・チップ内に格納されない請求項３６に記載の方法。
  39. 【請求項３９】 前記複数のグループ化内の対応する位置のビットが同一の
    メモリ・チップに格納される請求項３８に記載の方法。
  40. 【請求項４０】 前記複数のグループ化のそれぞれの前記エラー訂正コード
    が、単一エラー訂正ハミング・コードである請求項２１に記載の方法。
JP2001500959A 1999-06-01 2000-05-30 データを保護し、要素の欠陥によるビット・エラーを訂正するシステムと方法 Pending JP2003501722A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/323,795 US6473880B1 (en) 1999-06-01 1999-06-01 System and method for protecting data and correcting bit errors due to component failures
US09/323,795 1999-06-01
PCT/US2000/014944 WO2000073907A1 (en) 1999-06-01 2000-05-30 System and method for protecting data and correcting bit errors due to component failures

Publications (1)

Publication Number Publication Date
JP2003501722A true JP2003501722A (ja) 2003-01-14

Family

ID=23260753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001500959A Pending JP2003501722A (ja) 1999-06-01 2000-05-30 データを保護し、要素の欠陥によるビット・エラーを訂正するシステムと方法

Country Status (7)

Country Link
US (1) US6473880B1 (ja)
EP (1) EP1183605B1 (ja)
JP (1) JP2003501722A (ja)
AT (1) ATE282227T1 (ja)
AU (1) AU5174800A (ja)
DE (1) DE60015753T2 (ja)
WO (1) WO2000073907A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011090670A (ja) * 2009-09-24 2011-05-06 Terrara Code Research Institute Inc Ｒｆｉｄタグ、タグリーダ／ライタ、データ管理システム及びデータ管理方法
JP2012068927A (ja) * 2010-09-24 2012-04-05 Terrara Code Research Institute Inc データ管理システム、データ管理方法、ｒｆｉｄタグ及びタグリーダ／ライタ

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7181674B2 (en) * 2002-06-28 2007-02-20 Sun Microsystems, Inc. Computer system including a network employing redundant information and slicing
US6973613B2 (en) * 2002-06-28 2005-12-06 Sun Microsystems, Inc. Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure
US6996766B2 (en) * 2002-06-28 2006-02-07 Sun Microsystems, Inc. Error detection/correction code which detects and corrects a first failing component and optionally a second failing component
US6976194B2 (en) * 2002-06-28 2005-12-13 Sun Microsystems, Inc. Memory/Transmission medium failure handling controller and method
US7093190B1 (en) * 2002-07-12 2006-08-15 Unisys Corporation System and method for handling parity errors in a data processing system
US7475326B2 (en) * 2003-06-27 2009-01-06 Maxwell Technologies, Inc. Error detection and correction method and system for memory devices
US7051265B2 (en) * 2003-07-29 2006-05-23 Hewlett-Packard Development Company, L.P. Systems and methods of routing data to facilitate error correction
US7065697B2 (en) * 2003-07-29 2006-06-20 Hewlett-Packard Development Company, L.P. Systems and methods of partitioning data to facilitate error correction
US7530008B2 (en) 2003-08-08 2009-05-05 Sun Microsystems, Inc. Scalable-chip-correct ECC scheme
US7188296B1 (en) 2003-10-30 2007-03-06 Sun Microsystems, Inc. ECC for component failures using Galois fields
US7116600B2 (en) * 2004-02-19 2006-10-03 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data
US7350131B2 (en) * 2005-01-22 2008-03-25 Cisco Technology, Inc. Error protecting groups of data words
JP2006242569A (ja) * 2005-02-28 2006-09-14 Advantest Corp 試験装置、及び試験方法
US7412642B2 (en) * 2005-03-09 2008-08-12 Sun Microsystems, Inc. System and method for tolerating communication lane failures
US7227797B2 (en) * 2005-08-30 2007-06-05 Hewlett-Packard Development Company, L.P. Hierarchical memory correction system and method
US8024639B2 (en) 2006-06-23 2011-09-20 Schweitzer Engineering Laboratories, Inc. Software and methods to detect and correct data structure
EP1887446A1 (de) * 2006-08-02 2008-02-13 Siemens Aktiengesellschaft Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes
US20080080114A1 (en) * 2006-09-29 2008-04-03 Schweitzer Engineering Laboratories, Inc. Apparatus, systems and methods for reliably detecting faults within a power distribution system
US20080155293A1 (en) * 2006-09-29 2008-06-26 Schweitzer Engineering Laboratories, Inc. Apparatus, systems and methods for reliably detecting faults within a power distribution system
US8055975B2 (en) * 2007-06-05 2011-11-08 Apple Inc. Combined single error correction/device kill detection code
US8250452B2 (en) 2007-08-20 2012-08-21 Infineon Technologies Ag Method and apparatus for embedded memory security
US8301964B2 (en) * 2007-11-19 2012-10-30 Research In Motion Limited Incremental redundancy with resegmentation
US8468432B2 (en) * 2009-07-01 2013-06-18 Silicon Motion, Inc. Coder-decoder and method for encoding and decoding an error correction code
US8392807B2 (en) * 2010-07-23 2013-03-05 Sandisk Technologies Inc. System and method of distributive ECC processing
US8441768B2 (en) 2010-09-08 2013-05-14 Schweitzer Engineering Laboratories Inc Systems and methods for independent self-monitoring
US9054840B2 (en) * 2011-12-15 2015-06-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Error detection and correction of a data transmission
US9007731B2 (en) 2012-03-26 2015-04-14 Schweitzer Engineering Laboratories, Inc. Leveraging inherent redundancy in a multifunction IED
CN103577274B (zh) 2012-07-31 2016-07-06 国际商业机器公司 管理存储器阵列的方法和装置
US9189327B2 (en) * 2013-11-19 2015-11-17 International Business Machines Corporation Error-correcting code distribution for memory systems
CN109669805A (zh) * 2018-12-24 2019-04-23 深圳忆联信息系统有限公司 减少校验比特位数的方法、装置、计算机设备及存储介质
US11323362B2 (en) 2020-08-07 2022-05-03 Schweitzer Engineering Laboratories, Inc. Resilience to single event upsets in software defined networks
US11462292B1 (en) 2021-04-12 2022-10-04 Samsung Electronics Co., Ltd. Error correction circuit of semiconductor memory device and semiconductor memory device including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755779A (en) * 1971-12-14 1973-08-28 Ibm Error correction system for single-error correction, related-double-error correction and unrelated-double-error detection
US3859630A (en) * 1973-01-29 1975-01-07 Burroughs Corp Apparatus for detecting and correcting errors in digital information organized into a parallel format by use of cyclic polynomial error detecting and correcting codes
US4359772A (en) * 1980-11-14 1982-11-16 International Business Machines Corporation Dual function error correcting system
JP2605271B2 (ja) 1987-02-10 1997-04-30 ソニー株式会社 エラー訂正及びチエツク装置
US4958350A (en) 1988-03-02 1990-09-18 Stardent Computer, Inc. Error detecting/correction code and apparatus
US4995041A (en) 1989-02-03 1991-02-19 Digital Equipment Corporation Write back buffer with error correcting capabilities
GR920100163A (el) 1992-04-21 1993-12-30 Koloni Sofia & Sia E E Τεχνικές κατασκευές αυτοεπαλη?ευομένων μονάδων εκτέλεσης αρι?μητικών πράξεων & μονάδων επεξεργασίας δεδομένων βασιζόμενες σε κώδικες διπλής γραμμής & κώδικες άρτιας ή περιττής ισοτιμίας.
US5612965A (en) 1994-04-26 1997-03-18 Unisys Corporation Multiple memory bit/chip failure detection
US5642366A (en) 1994-07-05 1997-06-24 Adaptec, Inc. Global parity symbol for interleaved reed-solomon coded data
JP3234493B2 (ja) 1996-03-11 2001-12-04 三洋電機株式会社 符号誤り訂正方法及び符号誤り訂正装置
US6393597B1 (en) * 1999-06-01 2002-05-21 Sun Microsystems, Inc. Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011090670A (ja) * 2009-09-24 2011-05-06 Terrara Code Research Institute Inc Ｒｆｉｄタグ、タグリーダ／ライタ、データ管理システム及びデータ管理方法
JP2012068927A (ja) * 2010-09-24 2012-04-05 Terrara Code Research Institute Inc データ管理システム、データ管理方法、ｒｆｉｄタグ及びタグリーダ／ライタ

Also Published As

Publication number Publication date
ATE282227T1 (de) 2004-11-15
DE60015753D1 (de) 2004-12-16
AU5174800A (en) 2000-12-18
EP1183605B1 (en) 2004-11-10
WO2000073907A1 (en) 2000-12-07
US6473880B1 (en) 2002-10-29
DE60015753T2 (de) 2006-02-09
EP1183605A1 (en) 2002-03-06

Similar Documents

Publication Publication Date Title
JP2003501722A (ja) データを保護し、要素の欠陥によるビット・エラーを訂正するシステムと方法
EP1204921B1 (en) System and method for detecting double-bit errors and for correcting errors due to component failures
US6973613B2 (en) Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure
US6976194B2 (en) Memory/Transmission medium failure handling controller and method
US6996766B2 (en) Error detection/correction code which detects and corrects a first failing component and optionally a second failing component
US8099651B2 (en) Subsystem and method for encoding 64-bit data nibble error correct and cyclic-redundancy code (CRC) address error detect for use in a 76-bit memory module
EP0540450B1 (en) ECC function with self-contained high performance partial write or read/modify/write and parity look-ahead interface scheme
US5768294A (en) Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address
JP4071940B2 (ja) メモリ設計のための共有式誤り訂正
US6018817A (en) Error correcting code retrofit method and apparatus for multiple memory configurations
EP0989491B1 (en) Technique for partioning data to correct memory part failures
JP2003501916A (ja) 構成要素の故障によるビット・エラーの訂正を容易にするために線形シフト・コードを復号する機構
US7080309B2 (en) Multiple ECC schemes to improve bandwidth
US20030140300A1 (en) (146,130) error correction code utilizing address information
US7188296B1 (en) ECC for component failures using Galois fields
US5751745A (en) Memory implemented error detection and correction code with address parity bits
US5761221A (en) Memory implemented error detection and correction code using memory modules
JP2002509331A (ja) エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置
US4476458A (en) Dual threshold decoder for convolutional self-orthogonal codes
US6460157B1 (en) Method system and program products for error correction code conversion
JP2732862B2 (ja) データ伝送試験装置
JPS6085627A (ja) 巡回完全２進符号のデコ−ダ
US5488617A (en) Data processor system based on an (n, k) symbol code having symbol error correctibility and plural error mendability
JP2000517080A (ja) 記憶装置