JP2022173081A - 符号器および復号器 - Google Patents

符号器および復号器 Download PDF

Info

Publication number
JP2022173081A
JP2022173081A JP2022064575A JP2022064575A JP2022173081A JP 2022173081 A JP2022173081 A JP 2022173081A JP 2022064575 A JP2022064575 A JP 2022064575A JP 2022064575 A JP2022064575 A JP 2022064575A JP 2022173081 A JP2022173081 A JP 2022173081A
Authority
JP
Japan
Prior art keywords
value
bit
encoder
original
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022064575A
Other languages
English (en)
Inventor
アバスファー アリアザム
Abbasfar Aliazam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2022173081A publication Critical patent/JP2022173081A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Probability & Statistics with Applications (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Optical Communication System (AREA)
  • Liquid Crystal (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

【課題】０連続及び１連続の数を制限することで通信品質を向上させる符号器及び復号器を提供する。【解決手段】符号器は、元データを受信し、元データを複数の元ｑ－ビットワードに分割し、複数の元ｑ－ビットワードからのＮ個の元ｑ－ビットワードを含むデータパケットを組み立て、Ｎ個の元ｑ－ビットワードの値中にない第１符号器値Ｄ１および第２符号器値Ｄ２を識別し、第１符号器値Ｄ１及び第２符号器値Ｄ２に基づいたｑ－ビット元値からｑ－ビット符号化値への一対一の写像に応じて、Ｎ個の元ｑ－ビットワードを符号化してＮ個の符号化ｑ－ビットペイロードワードを生成し、第１符号器値Ｄ１及び第２符号器値Ｄ２を示すキーを生成し、キー及びＮ個の符号化ｑ－ビットペイロードワードを伝送し、Ｎ個の符号化ｑ－ビットペイロードワードは、全部０のワードと全部１のワードを含まない。【選択図】図５

Description

本発明は、符号器および復号器に関する。
本出願は、２０２１年５月６日付で米国特許庁に出願した米国特許出願番号第６３／１８５，１９０号および２０２１年７月２９日付で米国特許庁に出願した米国特許出願番号第１７／３８９，１４６号を優先権主張し、ここに引用することによってこの出願の全体内容を本願に含む。
直列データリンク（ｓｅｒｉａｌ ｄａｔａ ｌｉｎｋ）のような電子情報通信（ｅｌｅｃｔｒｏｎｉｃ ｄａｔａ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）において、発信機と受信機との間の通信はクロック再生（ｃｌｏｃｋ ｒｅｃｏｖｅｒｙ）またはクロック－データ再生（ＣＤＲ：ｃｌｏｃｋ－ｄａｔａ ｒｅｃｏｖｅｒｙ）方法を用いて同期化することができる。例えば、受信機は、位相同期ループ（ＰＬＬ：ｐｈａｓｅ－ｌｏｃｋｅｄ ｌｏｏｐ）を用いて近似周波数基準（ａｐｐｒｏｘｉｍａｔｅ ｆｒｅｑｕｅｎｃｙ ｒｅｆｅｒｅｎｃｅ）からクロックを生成し、ＣＤＲを用いてデータストリーム（ｄａｔａ ｓｔｒｅａｍ）の生成した信号を［高い信号レベル（ｓｉｇｎａｌ ｌｅｖｅｌ）と低い信号レベルとの間の］遷移点（ｔｒａｎｓｉｔｉｏｎ）に位相整列する。しかし、遷移点の数が不十分で受信機が検知できないことによってデータランレングス（ｒｕｎ ｌｅｎｇｔｈ）［例：１または０の連続数列（ｓｅｑｕｅｎｃｅ）］が特定の長さを超えると、クロック信号の再生に失敗することがある。
本発明が解決しようとする課題は、発信機と受信機との間の通信品質を向上させることである。
本発明の一実施例による符号器は、処理回路を含む符号器であって、処理回路は、元データ（ｏｒｉｇｉｎａｌ ｄａｔａ）を受信し、元データを複数の元ｑ－ビットワード（ｗｏｒｄ）に分割し、複数の元ｑ－ビットワードからのＮ個の元ｑ－ビットワードを含むデータパケットを組み立て、Ｎ個の元ｑ－ビットワードの値中にない第１符号器値Ｄ１および第２符号器値Ｄ２を識別し、第１符号器値Ｄ１および第２符号器値Ｄ２に基づいたｑ－ビット元値からｑ－ビット符号化値への一対一の写像に応じて、Ｎ個の元ｑ－ビットワードを符号化してＮ個の符号化ｑ－ビットペイロード（ｐａｙｌｏａｄ）ワードを生成し、第１符号器値Ｄ１および第２符号器値Ｄ２を示すキーを生成し、キーおよびＮ個の符号化ｑ－ビットペイロードワードを伝送し、Ｎ個の符号化ｑ－ビットペイロードワードは、全部０（ａｌｌ－ｚｅｒｏｅｓ）のワードと全部１（ａｌｌ－ｏｎｅｓ）のワードを含まない。
本発明の一実施例による復号器は、処理回路を含む復号器であって、処理回路は、キーおよびＮ個の符号化ｑ－ビットペイロードワードを受信し、キーから第１符号器値Ｄ１および第２符号器値Ｄ２を示すキーを復号化し、第１符号器値Ｄ１および第２符号器値Ｄ２に基づいたｑ－ビット符号化値からｑ－ビット元値への一対一の写像に応じて、Ｎ個の元ｑ－ビットワードを復号化してＮ個の復号化元ｑ－ビットワードを生成する。
こうすることにより、符号器と復号器との間のデジタルデータの通信品質を向上させることができる。
本発明の一実施例による発信機と受信機との間の直列リンクの概略ブロック図であって、本発明の一実施例による発信機１は、符号器（ｅｎｃｏｄｅｒ）を含み、本発明の一実施例による受信機２は、復号器（ｄｅｃｏｄｅｒ）を含む。 単極線コード（ｕｎｉｐｏｌａｒ ｌｉｎｅ ｃｏｄｅ）を用いてデータリンク上に伝送された二進データを示したものであって、論理１値は、論理高レベル（ｌｏｇｉｃ－ｌｅｖｅｌ ｈｉｇｈ）（Ｈ）信号に符号化し、論理０値は、論理低レベル（ｌｏｇｉｃ－ｌｅｖｅｌ ｌｏｗ）（Ｌ）信号に符号化する。 本発明の一実施例による１つのデータパケットの概略図である。 本発明の一実施例による最大ランレングスを示す概略図であって、この例では、データがデータパケットに符号化すると６－ビットワード（ｑ＝６）になる。 本発明の一実施例により元データを符号化してデータパケットを生成する方法を示すフローチャートである。 本発明の一実施例による、符号器値に基づいた元ワードの４ビット値から当該符号化データへの写像を示す。 本発明の一実施例による符号化データパケットの復号化方法を示すフローチャートである。 本発明の一実施例による、符号器値に基づいた符号化ワードの４－ビット値から当該復号化ワードまたは元ワードへの写像を示す。
以下の詳細な説明において、本発明の特定の実施例についてのみ例により図示および説明する。当業者であれば分かるように、本発明は種々の異なる形態で実現可能であり、ここで説明する正確な実施例に限定されない。明細書全体にわたって同一の図面符号は同一の構成要素を指す。
本発明の実施例は、通信システムにおいてデジタルデータのランレングスを縮小または最小化するシステムおよび方法に関する。より詳しくは、本発明の一実施例によるデジタルデータ符号化システムおよび方法は、ランレングスを限定するか、デジタルデータパケットのランレングスがランレングス制限コードの形態に特定した限界以下となるようにする。
本発明の一実施例による符号器は、処理回路を含む符号器であって、処理回路は、元データ（ｏｒｉｇｉｎａｌ ｄａｔａ）を受信し、元データを複数の元ｑ－ビットワード（ｗｏｒｄ）に分割し、複数の元ｑ－ビットワードからのＮ個の元ｑ－ビットワードを含むデータパケットを組み立て、Ｎ個の元ｑ－ビットワードの値中にない第１符号器値Ｄ１および第２符号器値Ｄ２を特定し、元ｑ－ビット符号化値から第１符号器値Ｄ１および第２符号器値Ｄ２に基づいたｑ－ビット元値への一対一の写像に応じて、Ｎ個の元ｑ－ビットワードを符号化してＮ個の符号化ｑ－ビットペイロード（ｐａｙｌｏａｄ）ワードを生成し、第１符号器値Ｄ１および第２符号器値Ｄ２を示すキーを生成し、キーおよび前記Ｎ個の符号化ｑ－ビットペイロードワードを伝送し、Ｎ個の符号化ｑ－ビットペイロードワードは、全部０（ａｌｌ－ｚｅｒｏｅｓ）のワードと全部１（ａｌｌ－ｏｎｅｓ）のワードを含まない。
処理回路は、ｑ－ビット元値ｘを第１符号器値Ｄ１および第２符号器値Ｄ２と比較した結果に基づいて、ｑ－ビット元値ｘをｑ－ビット符号化値ｘ’に符号化することができる。
本発明の一実施例によれば、第１符号器値Ｄ１および第２符号器値Ｄ２は、ｑ－１長さのプレフィックス（ｐｒｅｆｉｘ）が一致し、計算値（ｃｏｍｐｕｔｅｄ ｖａｌｕｅ）Ｅは、第１符号器値Ｄ１のｑ－１ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応し、キーは、第１符号器値Ｄ１および第２符号器値Ｄ２を示す計算値Ｅを含むことができる。
処理回路は、ｑ－ビット元値ｘと計算値Ｅとを排他的論理和演算（ｅｘｃｌｕｓｉｖｅ ｏｒ ｏｐｅｒａｔｉｏｎ）で計算することによって、ｑ－ビット元値ｘをｑ－ビット符号化値ｘ’に符号化することができる。
本発明の一実施例によれば、ｑ－ビット元値が有し得る２ｑ個の値のスペース（ｓｐａｃｅ）は、複数の群に分けられ、各群は、複数の互いに異なり連続するｑ－ビット元値を含み、処理回路は、第１符号器値Ｄ１と第２符号器値Ｄ２を識別するように構成されている。具体的には、処理回路は、Ｎ個の元ｑ－ビットワードの値中にない２個のｑ－ビット元値を有する複数の群から１つを識別し、識別された群にある２個のｑ－ビット元値のうちの１つを第１符号器値Ｄ１として識別し、識別された群の中にある２個のｑ－ビット元値のうちの他の１つを第２符号器値Ｄ２として識別することによって、第１符号器値Ｄ１および第２符号器値Ｄ２を識別することができる。
ｑ－ビット元値が有し得る２ｑ個の値のスペースは、Ｇ個の群に分けられ、Ｎは、２ｑ－Ｇ－１以下であってもよい。
本発明の一実施例によれば、各群は、連続する値を３個まで含み、処理回路は、１つの群内にある３個の値の中で、中間値を第１符号器値Ｄ１および第２符号器値Ｄ２を示す計算符号器値（ｃｏｍｐｕｔｅｄ ｅｎｃｏｄｅｒ ｖａｌｕｅ）Ｅとして選択することができる。
処理回路は、ｑ－ビット元値ｘと計算符号器値Ｅとを比較した結果に応じて、ｑ－ビット元値ｘをｑ－ビット符号化値ｘ’に符号化することができる。
本発明の一実施例によれば、各群は、２ｒ個の値を含み、第１符号器値Ｄ１および第２符号器値Ｄ２は、ｑ－ｒ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）を共有し、処理回路は、第１符号器値Ｄ１のｒ ＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）および第２符号器値Ｄ２のｒ ＬＳＢを２ｒ－１ビットを用いて符号化してＬＳＢコードを生成し、ｑ－ｒ ＭＳＢをＬＳＢコードと連鎖させることによって、第１符号器値Ｄ１および第２符号器値Ｄ２を示すキーを生成し、ＬＳＢコードは、少なくとも１つの遷移点（ｔｒａｎｓｉｔｉｏｎ）を有することができる。
処理回路は、ｑ－ｒ ＭＳＢを第１部分と第２部分とに分け、ＬＳＢコードを前記ｑ－ｒ ＭＳＢの第１部分と第２部分との間に連鎖させることによって、第１符号器値Ｄ１および第２符号器値Ｄ２を示すキーを生成することができる。
キーは、ヘッダとして伝送される。
処理回路は、Ｎ個の符号化q－ビットペイロードワードと、キーを含むヘッダとを含むデータパケットを送信するように構成されてもよい。
本発明の一実施例による復号器は、処理回路を含む復号器であって、処理回路は、キーおよびＮ個の符号化ｑ－ビットペイロードワードを受信し、キーから第１符号器値Ｄ１および第２符号器値Ｄ２を示すキーを復号化し、第１符号器値Ｄ１および第２符号器値Ｄ２に基づいたｑ－ビット符号化値からｑ－ビット元値への一対一の写像に応じて、Ｎ個の符号化ｑ－ビットワードを復号化して、Ｎ個の復号化元ｑ－ビットワードを生成する。
本発明の一実施例によれば、処理回路は、ｑ－ビット符号化値ｘ’を第１符号器値Ｄ１および第２符号器値Ｄ２と比較した結果に基づいて、前記ｑ－ビット符号化値ｘ’をｑ－ビット復号化値ｘに復号化することができる。
キーは、ｑ－１ビット値Ｅを含み、処理回路は、第１符号器値Ｄ１のｑ－１ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）をｑ－１ビット値Ｅに設定し、第１符号器値Ｄ１のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）を０に設定することによって第１符号器値Ｄ１を復号化し、処理回路は、第２符号器値Ｄ２のｑ－１ ＭＳＢをｑ－１ビット値Ｅに設定し、第２符号器値Ｄ２のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）を１に設定することによって第２符号器値Ｄ２を復号化することができる。
キーは、ｑ－１ビット値Ｅを含み、処理回路は、ｑ－ビット符号化値ｘ’とｑ－１ビット値Ｅとの排他的論理和演算（ｅｘｃｌｕｓｉｖｅ ｏｒ ｏｐｅｒａｔｉｏｎ）の結果に応じて、ｑ－ビット符号化値ｘ’をｑ－ビット元値ｘに復号化することができる。
本発明の一実施例によれば、ｑ－ビット元値が有し得る２ｑ個の値のスペースは、複数の群に分けられ、各群は、複数の互いに異なり連続するｑ－ビット元値を含み、各群は、連続する値を３個まで含み、処理回路は、ｑ－１ビット値Ｅに対する残りの演算（ｍｏｄｕｌｏ ｏｐｅｒａｔｉｏｎ）の結果に応じて、第１符号器値Ｄ１および第２符号器値Ｄ２を復号化することができる。
処理回路は、ｑ－ビット符号化値ｘ’とｑ－１ビット値Ｅとを比較した結果に応じて、ｑ－ビット符号化値ｘ’をｑ－ビット元値ｘに復号化することができる。
本発明の一実施例によれば、ｑ－ビット元値が有し得る２ｑ個の値のスペースは、複数の群に分けられ、各群は、２ｒ個の互いに異なり連続するｑ－ビット元値を含み、第１符号器値Ｄ１と第２符号器値Ｄ２は、ｑ－ｒ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）を共有し、処理回路は、キーから２ｒ－１ビットＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）コードを読み、ＬＳＢコードを第１ＬＳＢと第２ＬＳＢに復号化し、キーからｑ－ｒ ＭＳＢを読み、ｑ－ｒ ＭＳＢを第１ＬＳＢと連鎖させて第１符号器値Ｄ１を復号化し、ｑ－ｒ ＭＳＢを第２ＬＳＢと連鎖させて第２符号器値Ｄ２を復号化することによって、キーから第１符号器値Ｄ１および第２符号器値Ｄ２を復号化することができる。
キーは、ヘッダとして受信される。
デコーダは、Ｎ個の符号化されたｑ－ビットペイロードワードと、鍵を含むヘッダとを含むデータパケットを受信するように構成されることができる。
図１は、本発明の一実施例による発信機と受信機との間の直列リンクの概略ブロック図である。本発明の一実施例による発信機１は、符号器（ｅｎｃｏｄｅｒ）１００を含み、本発明の一実施例による受信機２は、復号器（ｄｅｃｏｄｅｒ）２００を含む。図１に示した配置において、元データ（ｏｒｉｇｉｎａｌ ｄａｔａ）１０が発信機１から受信機２に伝送され、元データ１０は、復号器２００によって復号化データ（ｄｅｃｏｄｅｄ ｄａｔａ）１８に再構築される（ｒｅｃｏｎｓｔｒｕｃｔｅｄ）。復号化データ１８は、データコンシューマ（ｄａｔａ ｃｏｎｓｕｍｅｒ）２０によって消費される。より詳しく説明すれば、符号器１００は、元データ１０を符号化データ（ｅｎｃｏｄｅｄ ｄａｔａ）３０に符号化し、符号化データ３０は、データリンク（ｄａｔａ ｌｉｎｋ）５０を介して復号器２００に伝送される。復号器２００は、続いて符号化データ３０を復号化して復号化データ１８に再構築する。
本発明の一実施例によれば、符号器１００および復号器２００は、それぞれ符号化回路または符号化処理回路（ｅｎｃｏｄｅｒ ｐｒｏｃｅｓｓｉｎｇ ｃｉｒｃｕｉｔ）および復号化回路または復号化処理回路としてもよいし、コンピュータシステムのＣＰＵ（ａ ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ＡＰ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）またはＡＰＵ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、ＤＤＩＣ（ｄｉｓｐｌａｙ ｄｒｉｖｅｒ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）のようなＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）および／またはＧＰＵ（ｇｒａｐｈｉｃｓ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）などの様々な処理回路を用いて実現することができる。例えば、符号器１００および復号器２００は、［例えば、スマートフォン（ｓｍａｒｔｐｈｏｎｅ）、タブレットコンピュータ（ｔａｂｌｅｔ ｃｏｍｐｕｔｅｒ）またはラップトップコンピュータ（ｌａｐｔｏｐ ｃｏｍｐｕｔｅｒ）のケース（ｃａｓｅ）などの１つの外筐体（ｅｎｃｌｏｓｕｒｅ）内に統合／集積された］同一のコンピュータシステムの部分であってもよく、あるコンピュータシステムの別個の部分（例：外部モニタと通信するデスクトップコンピュータ）であってもよく、別個のコンピュータシステム［例：データリンク５０を介して通信する２つの独立したコンピュータシステム］であってもよく、それともこれらを変形したものであってもよい［例えば、データリンク５０を介して通信するマイクロコントローラ（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ）などの専用処理回路（ｓｐｅｃｉａｌ ｐｕｒｐｏｓｅ ｐｒｏｃｅｓｓｉｎｇ ｃｉｒｃｕｉｔ）内に備えられたりもするが、マイクロコントローラは、コンピュータシステム内にある周辺装置である］。当業者であれば分かるように、符号化回路は、復号化回路と異なる種類の処理回路を用いて実現することができる。また、当業者であれば分かるように、多様な処理回路は、同一の集積回路の部品（例：１つのチップまたはＳｏＣ上の同一システムの部品）であってもよく、印刷回路基板上のピンまたは導線を介して接続可能な互いに異なる集積回路の部品であってもよい。
具体例として、表示装置を制御するデータリンク５０の場合に、発信機１は、コンピュータシステム（例：ラップトップコンピュータ、スマートフォン、タブレットコンピュータなど）のＧＰＵまたはＡＰＵなどの映像データを元映像として生成するグラフィック制御器（ｇｒａｐｈｉｃｓ ｃｏｎｔｒｏｌｌｅｒ）を含むことができる。この映像データまたは元データ１０は、続いてデータリンク５０を介して表示パネル［例：液晶表示パネル（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ ｐａｎｅｌ）または有機発光ダイオード表示パネル（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ ｐａｎｅｌ）］に伝送されるが、表示パネルは、符号化データ３０を復号化映像データ１８に復号化する復号器２００を含む。続いて、復号化映像データ１８は、受信した復号化映像データ１８を信号に変換する処理回路などのデータコンシューマ２０に供給されるが、この時、変換した信号は、表示パネル［例：グラフィックユーザインターフェース（ｇｒａｐｈｉｃａｌ ｕｓｅｒ ｉｎｔｅｒｆａｃｅ）、ビデオ（ｖｉｄｅｏ）および他の表示素子］を制御して復号化映像データ１８が示す映像を表示するようにする。
デジタル通信において、発信機１と受信機２は、クロック再生またはクロック－データ再生過程を用いて同期化することができる。ＣＤＲ過程を用いる受信機は、一般にデータリンクの物理層上のシンボル（ｓｙｍｂｏｌ）（例：リンク上の信号の電圧レベル）間の遷移時間を検知し、検知した遷移に基づいて受信機のクロックを位相あわせすることによって動作する。
図２は、単極線コード（ｕｎｉｐｏｌａｒ ｌｉｎｅ ｃｏｄｅ）を用いてデータリンク５０上に伝送された二進データを示したものである。ここで、論理１値は、論理高レベル（ｌｏｇｉｃ－ｌｅｖｅｌ ｈｉｇｈ）（Ｈ）信号に符号化し、論理０値は、論理低レベル（ｌｏｇｉｃ－ｌｅｖｅｌ ｌｏｗ）（Ｌ）信号に符号化する。論理高レベルおよび論理低レベル信号は、それぞれ高電圧（例：５Ｖまたは３．３Ｖ）および低電圧（例：０Ｖ）でデータリンク５０上に符号化される。図２に示した例では、データビット数列１０１００１１１００１０をデータリンク５０を介して伝送している。論理低レベル（Ｌ）電圧と論理高レベル（Ｈ）電圧との間の遷移点を矢印５１で表した。信号が変化しない間に繰り返されたビットの区間（ｓｔｒｅｔｃｈ）をラン（ｒｕｎ）という。図２は、５２、５３、５４、５５、５６、５７、５８で表した７つの互いに異なるランを当該ランレングスとともに特に強調する。データビット数列１０１００１１１００１０に基づいて、ラン５２、５３、５４、５５、５６、５７、５８のランレングスは、それぞれ１、１、１、２、３、２、１である。
受信した信号が過度に長いランレングスを含むならば（例：同一の電圧レベルを有するデータシンボルの長い数列）、受信した信号にある遷移点の数が不十分なのでＣＤＲ過程が失敗することがあり、これによってクロック再生に問題が生じうる。例えば、単極（ｕｎｉｐｏｌａｒ）ＮＲＺ（ｎｏｎ－ｒｅｔｕｒｎ－ｔｏ－ｚｅｒｏ）符号化において、論理高レベル値（例：高電圧）を用いて１を符号化することができ、論理低レベル値（例：低電圧）を用いて０を符号化することができる。ある特定の入力データの値を直接符号化すれば、ランレングスが任意の長さになる。例えば、全部０の長い数列と全部１の長い数列は、それぞれＣＤＲに用いる遷移点なしに連続で論理低レベル値と論理高レベル値を有する信号をもたらすことができる。上記では長さの長いランから生じる問題点について単極ＮＲＺ符号化の観点で説明したが、３以上の信号振幅レベルを有する他の種類の変調［例：３以上のレベルを有するパルス振幅変調（ＰＡＭ：ｐｕｌｓｅ ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ）、例えば、４つの振幅レベルを有するＰＡＭ４］にも類似の問題が生じうる。
このように、本発明の実施例は、入力データを符号化して符号化データビットを生成するシステムおよび方法に関し、符号化データビットが制限されたランレングス（例：特に限定されたビット数より長くないランレングス）を持たせるものである。このような方式で符号化したデータのランレングスを制限すれば、復号器がＣＤＲを行う能力が向上し、これによって発信機と受信機との間の通信リンク品質が向上する。本発明の実施例はまた、符号化データビットを復号化して元入力データを復旧するシステムおよび方法に関する。
より正式に言えば、本発明の実施例は、伝送路符号化アルゴリズム（ｌｉｎｅ ｃｏｄｉｎｇ ａｌｇｏｒｉｔｈｍ）を用いて遷移が規則的に発生するように生データ（ｒａｗ ｄａｔａ）または元データ（ｏｒｉｇｉｎａｌ ｄａｔａ）を符号化することによってＫビットごとに遷移が起こるようにする（例：ランレングスを制限する）ものである。
本発明の一実施例は、入力データが１つ以上のデータパケット（ｄａｔａ ｐａｃｋｅｔ）に符号化されるランレングス制限コード（ｒｕｎ－ｌｅｎｇｔｈ ｌｉｍｉｔｅｄ ｃｏｄｅ）に関し、データパケットそれぞれは、複数のワード（ｗｏｒｄ）を含む。次の説明では、各データパケットがＮ個のワード（または最大Ｎ個のワード）を含み、各ワードは、ｑビットである（言い換えれば、各データパケットは、最大Ｎ個のｑ－ビットワードを含むことができる）。図３は、１つのデータパケットの概略図である。各データパケット３１は、ｑＮビットペイロード（ｐａｙｌｏａｄ）３２を含むものとして示すことができ、ｂ［０：ｑＮ－１］のように０からｑＮ－１まで番号を付けたり索引を付けることができる。ｑ－ビットワードｘそれぞれは、０から２ｑ－１までのいかなる値も取ることができ、例えば、ｂ［０：ｑ－１］のようにｑビットの配列で示すことができる。ペイロード３２は、ｑＮビットの配列でともに連鎖されているＮ個のワードとして示すことができる。
Figure 2022173081000002
Figure 2022173081000003
次の例では、説明の目的で、ｑを６に設定して各ワードの長さが６ビットであり、その値は０から６３の範囲にあるようにする。しかし、本発明の実施例はこれに限定されず、符号化および復号化システムの要件（ｒｅｑｕｉｒｅｍｅｎｔｓ）および設計パラメータ（ｄｅｓｉｇｎ ｐａｒａｍｅｔｅｒ）に応じて、そして応用／適用（ａｐｐｌｉｃａｔｉｏｎ）に基づいて、ｑを８、１０、１６などの他の値に設定することもできる。
図３に示したように、データパケット３１は、（長さがｈビットである）ヘッダ（ｈｅａｄｅｒ）３４をさらに含み、ヘッダ３４は、符号化データパケット（ｅｎｃｏｄｅｄ ｄａｔａ ｐａｃｋｅｔ）３１の一部として伝送され、復号器２００が符号化データパケットを復号化するのに用いる付加オーバーヘッド情報（ａｄｄｉｔｉｏｎａｌ ｏｖｅｒｈｅａｄ ｉｎｆｏｒｍａｔｉｏｎ）を示す。ヘッダ３４は、符号化データパケット３１の復号化のための情報が入っているキー（ｋｅｙ）を含むことができる。
符号化方式の効率を示す尺度の１つは、ペイロードビット数（例：ワードあたりｑビットであるＮ個のワードの場合、ペイロードビット数はｑＮ）をデータパケット３１の総ビット数（例：ペイロードビット数ｑＮとヘッダビット数ｈとを加えた値）で割ったものである。例えば、次の数式１の通りである。
Figure 2022173081000004
問題を簡単にするために、ここでは、キーがヘッダ３４のｈビット全部を用いると仮定する［例：また、ヘッダ３４は、エラー／誤差（ｅｒｒｏｒ）検知またはエラー／誤差修正のためのパリティビット（ｐａｒｉｔｙ ｂｉｔ）などの追加情報を含まないと仮定する］。しかし、本発明の実施例はこれに限定されず、ヘッダ３４が追加情報を含む場合も含むことができる。
また、ここで説明する本発明の実施例では、特定のキーに関連のあるＮ個のデータワード（ｑＮペイロードビット）を含むデータパケット３１のヘッダ３４内にそのキーを含めて伝送するが、本発明の実施例はこれに限定されない。本発明の一実施例によれば、ペイロードビットを含むデータパケット３１とは別個のパケット内にそのキーを含めて伝送する。
本発明の一実施例は、符号化データのワードごとに少なくとも１つの遷移点を存在させることと関連があり、これは符号化データ３０のいかなるワードも全部０（ａｌｌ－ｚｅｒｏｅｓ）（例：０がｑ回連続）または全部１（ａｌｌ－ｏｎｅｓ）（例：１がｑ回連続）にならないようにすることで可能である。例えば、ｑ＝６の時、６’ｂ００００００と６’ｂ１１１１１は全部０、全部１の例である。言い換えれば、本発明の一実施例は、符号化データ３０から全部０のワードと全部１のワードを除去すること、または符号化データ３０が全部０のワードを含まず、全部１のワードも含まないようにすることと関連がある。符号化データから全部０のワードと全部１のワードを除去することによって、ランレングスは最悪の場合に２（ｑ－１）ビットになる。
図４は、本発明の一実施例による最大ランレングスを示す概略図であって、この例では、データがデータパケットに符号化すると６－ビットワード（ｑ＝６）になる。図４に示したように、６－ビットワード６’ｂ１０００００（ワードｘｉとして識別）の後に６－ビットワード６’ｂ０００００１（ワードｘｉ＋１として識別）が付いてくると、１０個の０［２×（６－１）］があるランが１つあるのである。これと同様に、６－ビットワード６’ｂ０１１１１１を６－ビットワード６’ｂ１１１１１０が後にくると、１０個の１があるランが１つあるのである。全部０のワードと全部１のワードを除去したため、連続する一対のワードで生じるランレングスは、２（ｑ－１）ビットの限定された最大ランレングスより短いはずである。
次に、本発明の一実施例による、元データ１０を符号化して全部０のワードと全部１のワードがない（例：ｑ個の０を有するワードも、ｑ個の１を有するワードもない）符号化データ３０を生成するシステムおよび方法について、以下により詳しく説明する。また、本発明の他の実施例は、符号化データ３０を復号化して、元データ１０と符合し全部１のワードおよび／または全部０のワードを含むことができる復号化データ１８を生成するシステムおよび方法に関する。
図５は、本発明の一実施例により元データを符号化してデータパケットを生成する方法５００を示すフローチャートである。本発明の一実施例によれば、図５の動作は、ここで説明する動作を行う符号器１００内に命令（ｉｎｓｔｒｕｃｔｉｏｎｓ）などの形態で実現することができる。命令はメモリに記憶され、処理機（ｐｒｏｃｅｓｓｏｒ）または処理回路は、この命令を実行して符号器１００を実現する。処理機およびメモリは、マイクロコントローラ（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ）、ＡＰ（ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ）、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、ＤＳＰ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）などの部分であってもよい。
図５を参照すれば、元データ（ｏｒｉｇｉｎａｌ ｄａｔａ）１０がデータソース（ｄａｔａ ｓｏｕｒｃｅ）（例：グラフィック処理装置が生成した映像データ）から符号器１００に供給される。段階５１０で、符号器１００は、元データ１０を複数のｑ－ビットワードに分割する。各ワードｘのビット数ｑは、様々な設計考慮事項により設定可能であり、これについては後により詳しく説明する。説明の便宜のために、変数Ｎをワードの数を示すのに用いると、段階５１０は、元データ１０をＮ個のワードに分割し、各ワードはｑビット長であるので、全体はｑＮビットになる。元データ１０がｑＮビットより少なく含む場合には、元データ１０に追加パディングビット（ａｄｄｉｔｉｏｎａｌ ｐａｄｄｉｎｇ ｂｉｔ）を加えて全てｑＮビットになるようにしたり、特定のデータパケットにある符号化されたワード数をＮより小さくすることができる。元データ１０にｑＮビットより多くあれば、元データ１０の最初のｑＮビットを１番目のデータパケットに符号化し、元データ１０の次のビットはその次のデータパケットに符号化することができる［例えば、元データ１０の次のｑＮビットは２番目のデータパケットに符号化する方式である］。
段階５３０で、符号器１００は、段階５１０で元データ１０から分割したＮ個のｑ－ビットワードが持っていない値を有する２個のｑ－ビットワードを識別する。１つのｑ－ビットワードは、０から２ｑ－１までの範囲にある２ｑ個の互いに異なる値のうちの１つを取ることができる。例えば、１つの６－ビットワードは、０から６３までの範囲にある６４個の互いに異なる値のうちの１つを取ることができる。１つのデータパケットにあるワードの数をＮに限定したので、Ｎ個のｑ－ビットワード中に現れていないｑ－ビットワードが少なくとも２個存在する。例えば、Ｎを２ｑ－２以下に設定すればこれを保障することができる（例：６－ビットワードの場合、Ｎ＝２６－２＝６２に設定すれば、６－ビットワードが有し得る６４個の値の中で少なくとも２つは６２個のワードに現れない）。次に、選択した２個のｑ－ビットワードを符号器値（ｅｎｃｏｄｅｒ ｖａｌｕｅ）Ｄ１およびＤ２とし、Ｄ１＜Ｄ２であると定める。本発明の実施例により符号器値Ｄ１およびＤ２を選択する方法について以下により詳しく説明する。
段階５５０で、符号器１００は、Ｄ１およびＤ２に基づいて元データ１０を符号化してＮ個の符号化ペイロードワード（ｅｎｃｏｄｅｄ ｐａｙｌｏａｄ ｗｏｒｄ）を有する符号化ペイロードデータ（ｅｎｃｏｄｅｄ ｐａｙｌｏａｄ ｄａｔａ）を生成し、（Ｎ個の元ｑ－ビットワードが全部０のワードや全部１のワードを含むか否かに関係なく）符号化ペイロードデータは、全部０のワードと全部１のワードを含まない。上記の６－ビットワードの例を挙げ続けると、Ｎ個の符号化ペイロードワードの中でｂ００００００もなくｂ１１１１１１もない（Ｎ個の元ワードは、ｂ００００００および／またはｂ１１１１１１を含んでいても、そうでなくてもよい）。
本発明の一実施例によれば、符号器１００は、元値と符号化値との間の一対一の写像（ｍａｐｐｉｎｇ）関数に基づいて元データを符号化する。
図６は、本発明の一実施例により２個の符号器値Ｄ１およびＤ２に基づいて元データを符号化して符号化データを生成する方法を示す。本発明の一実施例によれば、符号器１００は、元ワードｘを符号化ワードｘ’に符号化する次の関数ｅｎｃ（ｘ）に応じて、元ワードの値を符号化ワードに写像することによってＮ個の元ワードを符号化する。
Figure 2022173081000005
言い換えれば、元ワードｘの値がＤ１より小さい時には１だけ増加し、その値がＤ１とＤ２との間であればそのまま維持し（恒等）、その値がＤ２より大きければ１だけ減少する。（符号化するＮ個の元ワードは、例示した通り、Ｄ１およびＤ２値を持たないので、ｘ＝Ｄ１またはｘ＝Ｄ２の場合は考慮する必要がない。）この写像は全部０の値が符号化データに現れないようにするが、これはＤ１より小さい全ての値が１ずつ増加するので、Ｎ個の元ワードで全部０の値は１として現れるからである（例：ｑ＝６の場合はｂ０００００１）。これと同様に、この写像は全部１の値が符号化データに現れないようにするが、これはＤ２より大きい全ての値が１ずつ減少するので、Ｎ個の元ワードで全部１の値は２番目に高い値として現れるからである（例：ｑ＝６の場合はｂ１１１１１０）。
図６に示した例において、ｑ＝４（例：各ワードが４ビット長）であり、値４（４ｂ０１００）、５（４ｂ０１０１）、１０（４ｂ１０１０）、１３（４ｂ１１０１）が元入力データにないが、元データは次のようなビット列であってもよい。
Figure 2022173081000006
図６は、４ビットワードが有し得る全ての値を二進法（ｂｉｎａｒｙ ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）６０１と十進法（ｄｅｃｉｍａｌ ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）６０２で示した表であって、白色背景にある値は元データにある値であり、元データにない値は黒色背景に示されている。説明の便宜のために、４個の候補値の中から値４ｂ０１０１をＤ１として選択し、値４ｂ１０１０をＤ２として選択する。符号化関数または符号化写像ｅｎｃ６１０は、矢印で表したように、元データ６０２の値を当該符号化値６３０に写像する。その結果、全部０の値（４ｂ００００）と全部１の値（４ｂ１１１１）はデータの符号化バージョン（ｅｎｃｏｄｅｄ ｖｅｒｓｉｏｎ）に使用されない。特に、上記で提示した例の元データの符号化バージョンは次の通りである。
Figure 2022173081000007
上記で分かるように、この元データの符号化バージョンは全部０の値も含まず、全部１の値も含まない。また、最大ランレングスは元データの１２から符号化データの６［例：２（ｑ－１）］に減少した。
本発明の一実施例によれば、符号器１００は、元ワードｘを符号化ワードｘ’に符号化する次の関数ｅｎｃ（ｘ）に応じて、元ワードの値を符号化ワードに写像することによってＮ個の元ワードを符号化する。
Figure 2022173081000008
言い換えれば、元ワードｘが全部０の値（例：０がｑ回連続）であればＤ１に写像し、元ワードｘが全部１の値（例：１がｑ回連続）であればＤ２に写像する。［その代わりに、本発明の他の実施例によれば、ｘが全部１の値であればＤ１に写像し、ｘが全部０の値であればＤ２に写像する。］そうでなければ、符号化ワードｘ’は、元ワードｘと同一の値を有する。したがって、上記の元ビット列、すなわち、
Figure 2022173081000009
は、値４ｂ０１０１をＤ１として選択し、値４ｂ１０１０をＤ２として選択した時、全ての４ｂ００００を４ｂ０１０１に置き換え、全ての４ｂ１１１１を４ｂ１０１０に置き換えることによって、次のように符号化される。
Figure 2022173081000010
段階５７０で、符号器１００は、符号器値（例：Ｄ１およびＤ２）を示すヘッダ３４を生成し、段階５９０で、符号器１００は、ヘッダ３４とＮ個の符号化ペイロードワード３２とを含むデータパケット３１を生成する。最終データパケット３１は、符号化データ３０としてデータリンク５０を介して復号器２００に伝送される。
図７は、本発明の一実施例による符号化データパケットの復号化方法を示すフローチャートである。データパケット３１は、ヘッダ３４と符号化ペイロードワード３２とを含むことができる。図７に示したように、段階７１０で、復号器２００は、受信したデータパケット［例：符号器１００が符号化したデータパケット］からヘッダを読み、ヘッダからエンコーダ値（例：Ｄ１およびＤ２）を復号化する。エンコーダ値Ｄ１およびＤ２を用いて符号化ペイロードワードの符号化値から元データの復号化値への写像を決定する。
本発明の一実施例によれば、復号器２００は、符号化ワードｘ’を元ワードｘに復号化する次の関数ｄｅｃ（ｘ’）に応じて、符号化ワードの値を元ワードに写像することによってＮ個の符号化ワードを復号化する。
Figure 2022173081000011
言い換えれば、符号化ワードｘ’の値がＤ１以下の時には１だけ減少し、その値が第１符号器値Ｄ１と第２符号器値Ｄ２との間であればそのまま維持し（恒等）、その値がＤ２以上であれば１だけ増加する。この写像は元データに現れる全部０の値と全部１の値を全て復元する。
図８は、本発明の一実施例による、符号器値に基づいた符号化ワードの４－ビット値から当該復号化ワードまたは元ワードへの写像を示す。図８に示したように、復号化関数または復号化写像ｄｅｃは、符号化値８３０から再構築または元値への写像を二進法８１８で計算し、十進法８１９でも示す。
これと類似して、符号化関数ｅｎｃが全部０のワード（例：４ｂ００００）をＤ１に置き換え、全部１のワード（例：４ｂ１１１１）をＤ２に置き換え、その他の全ての値はそのまま維持する写像を行った場合には、復号化関数または復号化写像ｄｅｃは下記のように表現することができる。
Figure 2022173081000012
このように、本発明の実施例は、元データに使用されない値を識別し、使用されない値を符号器値として選択し、この符号器値に基づいて元データを符号化することによって、符号化データのランレングスを制限する元データの符号化システムおよび方法に関する。本発明の実施例は、符号器値に基づいて符号化データを復号化することと関連がある。符号器値の選択、データパケット内のワード数Ｎの選択、ワードあたりのビット数ｑに対する追加的な細部事項について以下に詳しく説明する。
上記では、データパケットにあるワード数Ｎを２ｑ－２以下に制限して少なくとも２個の値がＮ個のワードに現れないようにし、２個の不在（ａｂｓｅｎｔ）または未使用（ｕｎｕｓｅｄ）値を符号化システムの符号器値Ｄ１、Ｄ２として用いる実施例について説明した。Ｄ１およびＤ２が２ｑ個の使用可能な値のスペース内にあるいかなる値にもなり得るので、Ｄ１およびＤ２は［段階５７０で生成したように］ヘッダの一部として圧縮なくそのまま伝送することができ、これによって２ｑビット（Ｄ１およびＤ２それぞれに対してｑビット）のオーバーヘッド（ｏｖｅｒｈｅａｄ）が生じる。先に言及したように、符号化方法の効率は次のように与えられる。
Figure 2022173081000013
 この場合、ｈ＝２ｑであり、これによって、以下のように与えられる。

Figure 2022173081000014
より具体的に説明すれば、ｑ＝６であり、Ｎ＝２ｑ－２である場合に、これは、すなわち、以下となる。
Figure 2022173081000015
本発明の実施例は、１つのデータパケットにあるワード数Ｎと１つのワード内にあるビット数ｑを効率を向上させる方向で選択することと関連があり、例えば、Ｎ個のワードからなるデータパケット３１においてワードに対する符号化値の復号化に必要な符号器値を示すのに用いるヘッダビット数（またはオーバーヘッドビット数）を減らすことによって可能である。
より詳しく説明すれば、本発明の実施例は、符号器値（例：Ｄ１およびＤ２）を伝送するのに用いるオーバーヘッドビット数を圧縮により２ｑビットより小さく減らすことと関連がある。例えば、共通のプレフィックス（ｐｒｅｆｉｘ）［またはＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）］を有するようにＤ１およびＤ２を選択すれば、より少ないビットで２個の値をヘッダで伝送することができる。より一般的には、本発明の一実施例は、共通プレフィックス（または共通ＭＳＢ）に基づいてｑ－ビットワードが有し得る２ｑ個の値を分類（ｇｒｏｕｐｉｎｇ）し、２個の未使用値（例：符号化する元データにない値）が同じ群に属するように１つのデータパケットにあるワードの数（Ｎ）を選択するものである。こうすれば、同じ群に属する２個の未使用値を符号器値Ｄ１およびＤ２として選択し、その群に関連する識別子（ｉｄｅｎｔｉｆｉｅｒ）（または群識別子）に基づいてこれら２個の符号器値Ｄ１およびＤ２を符号化することができるが、このような符号器値Ｄ１およびＤ２の符号化方法は２ｑオーバーヘッドビットより少ないビットを用いる。Ｎワードのデータパケットは、Ｎ≦２ｑ－Ｇ－１の時、同じ群に属する２個の未使用値を有するはずであり、ｑ－ビットワードの２ｑ個の値のスペースは、Ｇ個の群に分けられる。
以下により詳しく説明する本発明の一実施例は、Ｎ＝３０、ｑ＝６、５－ビットオーバーヘッド（９７．３％効率）；Ｎ＝４０、ｑ＝６、６－ビットオーバーヘッド（９７．６％効率）、Ｎ＝４７、ｑ＝６、７－ビットオーバーヘッド（９７．６％効率）、Ｎ＝５５、ｑ＝６、８－ビットオーバーヘッド（９７．６％効率）である符号化方法に関するが、本発明の実施例はこれに限定されない。例えば、本発明の実施例は、６ビットでない長さのワード、例えば、ｑ＝８で実現されてもよい。
本発明の一実施例によれば、ｑ－ビット元ワードｘが有し得る値のスペースを２個の連続値（値の対）の群に分ける。例えば、群０は、０と１の値を含むことができ、群１は、２と３の値を含むことができ、群３は、４と５の値を含むことができる（一般に、群ｋは、値２ｋと２ｋ＋１を含む）。各群がプレフィックスを共有する連続値を含むので、例えば、ｑ－１ ＭＳＢを含むので、各群にある２個の値はＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）のみ異なる。したがって、Ｄ１およびＤ２が同じ群に属すれば、第１符号器値Ｄ１と第２符号器値Ｄ２を両方ともｑ－１ビットを用いて符号化することができる。Ｎ≦２ｑＧ－１の場合、これが真実であることを保障することができる。したがって、本発明の一実施例によれば、段階５３０で、符号器１００は、同じ群に属する２個の符号器値Ｄ１およびＤ２を識別する。
次の表１はｑ＝６である場合の一例を示す。
Figure 2022173081000016
前記表１にて、その群を示す５－ビットオーバーヘッドまたはキーともが、００－０００または１１－１１１（「－」符号は可読性のために含む）で表現できる群０を除いて少なくとも１つの遷移点を含む。群０を示すキーを伝送する時、遷移点をおくために、本発明の一実施例による符号器は、遷移点を作るためにそのキーの直前に伝送されるビット値に基づいて００－０００または１１－１１１を用いて群０を示すか否かを判断する。例えば、そのキーの直前に伝送されるビットが１であれば、符号器は００－０００を群０を指すキーとして用いるが、そのキーの直前に伝送されるビットが０であれば、符号器は１１－１１１を群０を指すキーとして用いる。しかし、００－０００および１１－１１１を全て群０を示すのに用いるので、群３１を示すキーとして残っているものがない。しかし、Ｄ１＝６２およびＤ２＝６３は使用する必要がない。特に、Ｎ≦３０の場合に、（帰謬法で証明できる）代わりに選択する他のＤ１およびＤ２の対が常に存在する。したがって、群３１を示すキーを必要とせず、表１ではこれを「無効（ｉｎｖａｌｉｄ）」として示す。
ｑ＝６、Ｎ＝３０の場合に、各群は５ビットを用いて識別することができ、これによって、同じ群に属するＤ１およびＤ２を用いる場合、その効率は次のように計算することができる。
Figure 2022173081000017
本発明の一実施例によれば、符号器１００は、段階５５０で上述した方法（例：数式２または数式３に基づく）またはそれに準ずる方法を用いて元値から符号化値への符号化関数または写像関数を実現することができる。
また、Ｄ１とＤ２がＬＳＢのみ異なる本発明の一実施例（例：Ｄ１＝６ｂ０１００１０、Ｄ２＝６ｂ０１００１１）において、符号器１００は、段階５５０で元データを次のように符号化する。値ＥはＤ１に基づいて計算するが、ＥはＤ１を２で割ったもの［またはこれと同等に、右側に１だけ移動したもの（ｒｉｇｈｔ ｓｈｉｆｔ ｂｙ１）］である。
Figure 2022173081000018
ｑ＝６の場合については、以下のように符号化し、
Figure 2022173081000019
 続いて、計算した値Ｅを用いて、Ｅに基づいて元ワードｘを当該符号化ワードｘ’に符号化する。
Figure 2022173081000020
 ここで、｛（ｑ－１）｛ｘ［０］｝｝は、ｘ［０］でｑ－１回複製したビット値を指す。ｑ＝６の場合には、当該符号化ワードｘ’に符号化する。
Figure 2022173081000021
 ここで、｛５｛ｘ［０］｝｝は、ｘ［０］で５回複製したビット値を示す。
（ｑ－１）－ビット値Ｅは、段階５７０でヘッダ３４に生成され、（ｑ－１）－ビット値Ｅは、選択された符号器値Ｄ１およびＤ２を全て含む群を示す。符号器１００は、続いて段階５９０で［（ｑ－１）－ビット値Ｅが入っている］ヘッダ３４と符号化ペイロードデータ３２とを含むデータパケット３１を生成する。最終データパケット３１は、符号化データ３０として復号器２００を用いてデータパケット３１にある符号化ペイロードデータ３２を復号化する受信機２に伝送される。
特に、この実施例では、段階７１０で、復号器２００は、データパケット３１のヘッダ３４に入っている（ｑ－１）－ビット値Ｅに基づいて群を判断する。この群は２個の値だけを含むため、復号器２００は、これらの値を符号器値Ｄ１およびＤ２として選択し、これらを用いて段階７５０で復号器２００が（例：先に説明したように数式１０または数式１１により）符号化ペイロードワードを復号化するのに用いる写像を決定する。
上記数式１７に示したように、排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ｏｒ）符号化を用いる実施例では、復号器２００が段階７５０でヘッダ３４に伝送された群識別子Ｅに基づいて類似の排他的論理和演算を行う。
Figure 2022173081000022
 ｑ＝６である特定の場合には、以下のように示す。
Figure 2022173081000023
本発明の他の実施例によれば、ワードの値を３個の連続値で群にして配列する。例えば、群０は、値０、１、２を識別し、群１は、値３、４、５を識別する、といった方式である。したがって、符号器１００は、［例えば、段階５７０でヘッダ３４を生成する時］一群とその群内で符号器値Ｄ１およびＤ２に対応する２個の値を識別するのに用いるｑ－ビット値Ｅを次の数式２１により計算する。
Figure 2022173081000024
直観的に、これはＥがその群の中間値を示すと考えられる。特に、例示したものにより、Ｄ１≦Ｅ≦Ｄ２である。Ｄ２－Ｄ１＝２であれば（後にくる表２における各群の中間行の場合）、Ｅは中間値である（Ｅ＝Ｄ１＋１＝Ｄ２－１）。その上の行の場合、Ｄ１＝Ｅ、そしてＤ２＝Ｅ＋１である（これはＤ１が３の倍数の時である）。その下の行の場合には、Ｄ１＝Ｅ－１であり、Ｄ２＝Ｅである。
これらの実施例において、符号器１００は、段階５５０で、例えば、上記数式２または数式３を用いて元ワードｘから符号化ワードｘ’に写像または符号化する。これらの実施例において、数式２の符号化方法は、符号器値Ｅに基づいて次のように簡素化することができる。
Figure 2022173081000025
次の表２は、ｑ＝６の場合に、値における群への写像および当該オーバーヘッドの例を提示する。
Figure 2022173081000026
このような符号化配列を用いる本発明の実施例において、復号器２００は、段階７１０でｑ－ビット値Ｅが入っているヘッダ３４から符号器値を次のように復号化する。
Figure 2022173081000027
復号器２００は、数式１０および数式１１により上述したように符号化値を元値に復号化することができる。また、数式１０による復号化は、この場合、次のように簡素化することができる。
Figure 2022173081000028
６－ビットワード（ｑ＝６）の場合には、この方式はデータパケットあたり２６－２２－１＝４１個のワードを使用できるようにする。したがって、ｑ＝６、Ｎ＝４１の場合には、各群を６ビットを用いて識別することができ、これによって、同じ３値の群に属するＤ１およびＤ２を用いる場合、その効率は次のように計算することができる。
Figure 2022173081000029
本発明の一実施例によれば、ｑ－ビットワードが有し得る値のスペースを２ｒ個の値からなる群に分けて、各群にある値がｒ ＬＳＢの前までの共通プレフィックス（ｐｒｅｆｉｘ）を共有するようにする（例：その値がｑ－ｒ ＭＳＢを共有して各値内にあるｑ－ｒ ＭＳＢが同一であるようにできる）。例えば、ｒを２に設定すれば、ｑ－ビットワードが有し得る値のスペースは、４個の値を有する群に分けられ、各群にある値は、２ＬＳＢの前までの共通プレフィックスを共有する（例：最初のｑ－２ビットが同一である）。本発明の一実施例によれば、一群内から選択した２個の値を２ｒ－１の追加ビットを用いて符号化する。
次の表３は、ｑ＝６およびｒ＝２である場合の一例を提示する。
Figure 2022173081000030
このように、一群をｑ－２ビット（例：ｑ－２ ＭＳＢ）を用いてその群に固有識別することができる。Ｄ１およびＤ２に対応する群内の２個の値は、残りの２ビット（例：２ＬＳＢ）が異なり、本発明の一実施例によれば、これら一対の値を３の追加ビットを用いて識別するが、例えば、下記表４の通りである。
Figure 2022173081000031
上記の特別な符号化方式では、一群内の符号器値Ｄ１およびＤ２のＬＳＢを符号化するのに用いるコード（例：３ビットコード）は、それらそれぞれが少なくとも１つの遷移点を含むように設計する（例：コードの中で０が３個連続したり、１が３個連続することはない）。これは可能なＤ１およびＤ２の対の数がこの対を符号化するのに用いるビット数より小さいからである（例：３ビットを用いて６個の互いに異なる場合を符号化するが、３ビットでは２３個の可能な値を符号化することができる）。一方、群を識別するのに用いるｑ－２ビットは、ｑ－２個の連続０またはｑ－２個の連続１を含むことができる。この場合、一群を識別するのに用いるｑ－２ビットとその群内の符号器値Ｄ１およびＤ２を識別するのに用いる３ビットを単純連鎖させると、ｑ個の連続０またはｑ個の連続１からなるランが生じる。例えば、ｑ＝６の場合、群識別子が００００であり、ＬＳＢコードが００１であれば（表４によりＤ１およびＤ２をＬＳＢ００および０１の値として識別）、００００と００１を単純連鎖させると、ヘッダが００００００１になり、これは６個の連続０からなるランを１つ含む。群識別子が１１１１であり、ＬＳＢコードが１１０である時も、６個の連続１からなるランが１つ生じる類似の問題が発生しうる。したがって、本発明の一実施例によれば、群識別子を２部分に分けてＬＳＢコードを２部分の間に配置する。ｑ＝６の時の例を継続すれば、Ｄ１とＤ２に共通の高次ビット（ｈｉｇｈｅｒ ｏｒｄｅｒ ｂｉｔｓ）は、Ｄ１［５：２］（例：Ｄ１の５番目位置から２番目位置までのビット、またはこれと同等に、Ｄ２［５：２］のようにＤ２の５番目位置から２番目位置までのビット）として識別することができる。このような４高次ビットを第１部分（Ｄ１［５：４］）と第２部分（Ｄ１［３：２］）とに分けることができ、ＬＳＢコードは次のように２部分の間に配置することができる。
Figure 2022173081000032
上述したように、ＬＳＢコードは、それぞれが少なくとも１つの遷移点を含むように設計する。したがって、２部分の間にＬＳＢコードを配置することによって、ヘッダ３４の最大ランレングスが（ｑ－２）／２＋２になる。例えば、上記の群識別子００００およびＬＳＢコード００１の場合、ヘッダ３４は００００１００に符号化され、４個の連続０を含むランが１つ生じる。
復号器２００は、段階７１０で、ヘッダ３４からＭＳＢ（例：Ｄ１［３：２］と連鎖されるＤ１［５：４］）を読み、ヘッダ３４からＬＳＢコードを読んだ後、（例えば、上記テーブルに基づいて）ＬＳＢコードを復号化してＤ１のＬＳＢとＤ２のＬＳＢを判断することによって、第１符号器値Ｄ１および第２符号器値Ｄ２を復号化する。ヘッダ３４から読んだＭＳＢをＤ１の復号化ＬＳＢと連鎖させることによって完全な第１符号器値Ｄ１を復号化し、ヘッダ３４から読んだＭＳＢをＤ２の復号化ＬＳＢと連鎖させることによって完全な第２符号器値Ｄ２を復号化する。
このような符号化方式を用いると、オーバーヘッドは、群を識別するｑ－２ビットにその群内から選択した２個の構成員を識別する３ビットを加えて、計ｈ＝ｑ＋１ビットになる。例えば、ｑ＝６の場合、オーバーヘッドは７ビットである。ｑ＝６の場合には、Ｎ≦４７（例：データパケットあたりのワード数が２６－１６－１＝４７まで）の時、群中に有効なＤ１およびＤ２が保障される。したがって、ｑ＝６、Ｎ＝４７の場合には、各群を７ビットを用いて識別することができ、これによって同一の４値の群に属するＤ１およびＤ２について、効率を次のように計算することができる。
Figure 2022173081000033
これらの実施例において、符号器と復号器は、先に説明したものと類似の方式で実現できる。例えば、この符号化方式を用いる実施例では、復号器２００が数式２または数式３によりｑ－ビット値Ｄ１およびＤ２が入っているヘッダ３４から符号器値を復号化する。これと同様に、復号器２００は、続いて数式１０または数式１１について上述したように符号化値を元値に復号化することができる。
他の例を挙げると、ｒ＝３である本発明の一実施例では、使用可能な値のスペースを８個の連続値からなる群に分ける。例えば、群０は、値０から７までを含むことができ、群１は、値８から１５までを含むことができる、といった方式である。この方式では、各グループ内の値がｑ－３ビットの共通プレフィックスを共有し、３ＬＳＢのみ異なる。次の表５は、ｑ＝６、ｒ＝３であり、例えば、値９をＤ１として選択し、値１１をＤ２として選択した例を提示する。Ｄ１およびＤ２に対応する行は下記表５に太字で表した。
Figure 2022173081000034
先に説明したものと類似の方式で、８個の値を含む一群内にある２個の値は、５ビット長のＬＳＢコードに固有識別することができる（例：８個の値を有する集合から２個の値を選択する方法は２８種であり、これによって５ビット（２５＝３２）でこの２８種の２値の対を特定するのに十分であり、ＬＳＢコードに全部０および全部１の５ビットランを除く余裕がある）。このように、本発明の一実施例によれば、値Ｄ１およびＤ２を次のコードを用いて符号化する。
Figure 2022173081000035
例えば、ｑ＝６の場合には、次のように表現することができる。
Figure 2022173081000036
本発明の一実施例によれば、先に説明したものと類似の方式でＭＳＢを２部分に分けてＬＳＢコードを２部分の間に配置する。例えば、ｑ＝８の場合、ＭＳＢを最初の３ビット（Ｄ１［７：５］）からなる第１部分と、その後の２ビット（Ｄ２［４：３］）からなる第２部分とに分けられる。その結果、次のように表現することができる。
Figure 2022173081000037
復号器２００において、段階７１０で、ｒ＝２の場合について先に説明したものと類似の方式で（例：ＭＳＢを読み、テーブルを用いてＬＳＢコードからＬＳＢを復号化し、ＭＳＢを２個の復号化ＬＳＢと連鎖させることによって）ヘッダ３４から第１符号器値Ｄ１および第２符号器値Ｄ２を復号化することができる。
したがって、ｑ＝６の場合には、Ｎ≦２６－８－１＝５５の時、同じ群内のＤ１およびＤ２を保障することができる。ヘッダ長がｑ－３＋５＝６－３＋５＝８ビットであれば、この符号化方式の効率は次のように計算することができる。
Figure 2022173081000038
本発明の一実施例によれば、符号器１００は、段階５５０で先に説明した方法（例：数式２または数式３に基づく）またはそれに準ずる方法を用いて元値から符号化値への符号化関数または写像関数を実現することができる。これと類似して、復号器２００は、段階７５０で（数式１０または数式１１に基づいて）上述した方法またはそれに準ずる方法を用いてともに符号化値の復号化関数または写像を実現することができる。
本発明の一実施例によれば、符号器１００は、段階５５０で排他的論理和（＾）演算を用いて元値から符号化値には２段写像を実現することができる。特に、符号化の１番目の段階で、符号化するワードｘとＤ１とを排他的論理和演算して中間値ｙを計算する。２番目の段階で、ｙの１つ以上のビットをｙのビットのうちの１つと排他的論理和演算する。特に、１の値を有するＤ２に対して計算したｙ値から１つのビット位置ｚを選択し、そのビット位置の値とｚ以外の他の位置でのｙのビットとを排他的論理和演算し、そのビット位置ｚでのビットをｘ’の同じ位置ｚにコピーすることによってｘ’を計算する。表５は、Ｄ１およびＤ２が９および１１にそれぞれ相当する特定の例を示す。ここで、特定のワードｘに対する符号化を行うために、ワードｘをＤ１の値（９または二進法で００１－００１）と排他的論理和演算してｙを計算する（ｙ＝ｘ＾Ｄ１で標識が付いた列参照）。例えば、値ｘ＝７に対して、７（二進法で０００－１１１）をＤ１（００１－００１）と排他的論理和演算してｙ＝００１－１１０に達することによってｙを計算することができる。表５を再度参照すれば、Ｄ２は値１を有する位置（ｚ＝２または２番目のＬＳＢ）をたった１つ有する。したがって、ｘ＝７に対して、ｙ（００１－１１０、ｚ＝２で１の値を有する）でｚ＝２である位置のビット値をｙの他の全ての位置（ｚ≠２）でのビット値と排他的論理和演算してｘ’＝１１０－０１１を得ることによってｘ’を計算する。他の例を挙げると、ｘ＝８に対して、対応する値ｙは０００－００１であり、２番目の位置でのビット値は０である。したがって、２番目の位置以外の他の位置でのビット値を排他的論理和演算してｘ’を計算すれば、その値はｙの値と異なることなくそのまま維持されて、ｘ’＝０００－００１になる。
本発明の実施例は、最大ランレングスを縮小させてデータリンクの遷移の周波数を高められるデータ符号化システムおよび方法を提示する。遷移の周波数を高めると、例えば、クロック－データ再生過程を改善することができ、そうすることにより、データリンクを介して通信する発信機と受信機との間の接続品質を向上させることができる。より詳しくは、本発明の実施例では、元データをＮ個のｑ－ビットワードからなるデータパケットに分割し、元データを全部０のワードおよび全部１のワードがない符号化データに符号化することによって、ｑ－ビットごとに少なくとも１回の遷移が起こるようにする。このような符号化は、元データに現れない２個の値に対応する２個の符号器値で定義される一対一の写像に基づいて行われ、２個の符号器値はオーバーヘッドとして伝送され、復号器は、これらを符号化データを復号化する写像を定義するのに用いる。符号器値を圧縮することによって符号化過程に関連するオーバーヘッドを減らすことによって効率を向上させる。
上記ではグラフィック制御器と表示装置との間の直列リンクに関連して本発明の実施例について説明したが、本発明の実施例はこれに限定されず、他の種類の周辺装置および計算装置（ｃｏｍｐｕｔｉｎｇ ｄｅｖｉｃｅ）、例えば、データ記憶装置（ｄａｔａ ｓｔｏｒａｇｅ ｄｅｖｉｃｅ）［例：揮発性（ｖｏｌａｔｉｌｅ）または不揮発性（ｎｏｎ－ｖｏｌａｔｉｌｅ）メモリ、大容量記憶装置（ｍａｓｓ ｓｔｏｒａｇｅ ｄｅｖｉｃｅ）など］、外部同時処理装置（ｅｘｔｅｒｎａｌ ｃｏ－ｐｒｏｃｅｓｓｉｎｇ ｄｅｖｉｃｅ）［例：外部グラフィック処理装置、人工知能加速器（ａｒｔｉｆｉｃｉａｌ ｉｎｔｅｌｌｉｇｅｎｃｅ ａｃｃｅｌｅｒａｔｏｒ）など］、回路網制御器（ｎｅｔｗｏｒｋ ｃｏｎｔｒｏｌｌｅｒ）、他のコンピュータシステム、スマートフォンおよび他の携帯用計算装置などを接続するための他の種類の直列データリンクおよび直列データバスにも適用可能である。
本発明の実施例は、当業者に知られた多様な方式で実現可能であり、ここで用いた「処理機（ｐｒｏｃｅｓｓｏｒ）」という用語は、上述した動作／演算を行うことができる全ての計算装置、例えば、接続されたメモリに記憶された命令に伴うプログラミングされた汎用処理機（ｐｒｏｇｒａｍｍｅｄ ｇｅｎｅｒａｌ ｐｕｒｐｏｓｅ ｐｒｏｃｅｓｓｏｒ）（例：ＡＲＭ処理機）、ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、注文型ＡＳＩＣ（ｃｕｓｔｏｍ ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）などを指すことができる。本発明の実施例は、直列通信制御器（ｓｅｒｉａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｃｏｎｔｒｏｌｌｅｒ）［例：ＵＳＢ（ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）制御器］、グラフィック処理装置（ＧＰＵ：ｇｒａｐｈｉｃａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、パネル間インターフェース（ｉｎｔｒａ－ｐａｎｅｌ ｉｎｔｅｒｆａｃｅ）およびデジタルデータを送受信する他のハードウェアまたはソフトウェアシステムなどに統合される。
本発明の特定の実施例に関連して説明したが、本発明はこれらの実施例に限定されるものではなく、むしろ逆に本発明の趣旨および範囲内に含まれる多様な変更およびその等価物を包括することを理解しなければならない。
１：発信機、２：受信機、１０：元データ、１８：復号化（映像）データ、２０：データコンシューマ、３０：符号化データ、３１：データパケット、３２：ペイロードデータ、３４：ヘッダ、５０：データリンク、１００：符号器、２００：復号器

Claims (19)

  1. 処理回路を含む符号器であって、
    前記処理回路は、
    元データ（ｏｒｉｇｉｎａｌ ｄａｔａ）を受信し、
    前記元データを複数の元ｑ－ビットワード（ｗｏｒｄ）に分割し、
    前記複数の元ｑ－ビットワードからのＮ個の元ｑ－ビットワードを含むデータパケットを組み立て、
    前記Ｎ個の元ｑ－ビットワードの値中にない第１符号器値Ｄ１および第２符号器値Ｄ２を識別し、
    前記第１符号器値Ｄ１および前記第２符号器値Ｄ２に基づいたｑ－ビット元値からｑ－ビット符号化値への一対一の写像に応じて、前記Ｎ個の元ｑ－ビットワードを符号化してＮ個の符号化ｑ－ビットペイロード（ｐａｙｌｏａｄ）ワードを生成し、
    前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を示すキーを生成し、
    前記キーおよび前記Ｎ個の符号化ｑ－ビットペイロードワードを伝送し、
    前記Ｎ個の符号化ｑ－ビットペイロードワードは、全部０（ａｌｌ－ｚｅｒｏｅｓ）のワードと全部１（ａｌｌ－ｏｎｅｓ）のワードを含まない、
    符号器。
  2. 前記処理回路は、ｑ－ビット元値ｘを前記第１符号器値Ｄ１および前記第２符号器値Ｄ２と比較した結果に基づいて、前記ｑ－ビット元値ｘを前記ｑ－ビット符号化値ｘ’に符号化する、
    請求項１に記載の符号器。
  3. 前記第１符号器値Ｄ１および前記第２符号器値Ｄ２は、ｑ－１長さのプレフィックス（ｐｒｅｆｉｘ）が一致し、
    計算値（ｃｏｍｐｕｔｅｄ ｖａｌｕｅ）Ｅは、前記第１符号器値Ｄ１のｑ－１ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）に対応し、
    前記キーは、前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を示す前記計算値Ｅを含む、
    請求項１に記載の符号器。
  4. 前記処理回路は、ｑ－ビット元値ｘと前記計算値Ｅとを排他的論理和演算（ｅｘｃｌｕｓｉｖｅ ｏｒ ｏｐｅｒａｔｉｏｎ）で計算することによって、前記ｑ－ビット元値ｘをｑ－ビット符号化値ｘ’に符号化する、
    請求項３に記載の符号器。
  5. 前記ｑ－ビット元値が有し得る２ｑ個の値のスペース（ｓｐａｃｅ）は、複数の群に分けられ、各群は、複数の互いに異なり連続するｑ－ビット元値を含み、
    前記処理回路は、
    前記複数の群の中で、前記Ｎ個の元ｑ－ビットワードの値中にない２個のｑ－ビット元値を有する１つの群を識別し、
    前記１つの群内にある前記２個のｑ－ビット元値のうちの１つを前記第１符号器値Ｄ１として識別し、前記１つの群内にある前記２個のｑ－ビット元値のうちの他の１つを前記第２符号器値Ｄ２として識別することによって、
    前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を識別する、
    請求項１に記載の符号器。
  6. 前記ｑ－ビット元値が有し得る２ｑ個の値のスペースは、Ｇ個の群に分けられ、
    Ｎは、２ｑ－Ｇ－１以下である、
    請求項５に記載の符号器。
  7. 前記各群は、連続する値を３個まで含み、
    前記処理回路は、前記１つの群内にある３個の値の中で、中間値を前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を示す計算符号器値（ｃｏｍｐｕｔｅｄ ｅｎｃｏｄｅｒ ｖａｌｕｅ）Ｅとして選択する、
    請求項５に記載の符号器。
  8. 前記処理回路は、ｑ－ビット元値ｘと前記計算符号器値Ｅとを比較した結果に応じて、前記ｑ－ビット元値ｘをｑ－ビット符号化値ｘ’に符号化する、
    請求項７に記載の符号器。
  9. 各群は、２ｒ個の値を含み、
    前記第１符号器値Ｄ１および前記第２符号器値Ｄ２は、ｑ－ｒ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）を共有し、
    前記処理回路は、
    前記第１符号器値Ｄ１のｒ ＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）および前記第２符号器値Ｄ２のｒ ＬＳＢを２ｒ－１ビットを用いて符号化してＬＳＢコードを生成し、
    前記ｑ－ｒ ＭＳＢを前記ＬＳＢコードと連鎖させることによって、
    前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を示す前記キーを生成し、
    前記ＬＳＢコードは、少なくとも１つの遷移点（ｔｒａｎｓｉｔｉｏｎ）を有する、
    請求項５に記載の符号器。
  10. 前記処理回路は、
    前記ｑ－ｒ ＭＳＢを第１部分と第２部分とに分け、
    前記ＬＳＢコードを前記ｑ－ｒ ＭＳＢの前記第１部分と前記第２部分との間に連鎖させることによって、
    前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を示す前記キーを生成する、
    請求項９に記載の符号器。
  11. 前記キーは、ヘッダとして伝送される、請求項１に記載の符号器。
  12. 処理回路を含む復号器であって、
    前記処理回路は、
    キーおよびＮ個の符号化ｑ－ビットペイロードワードを受信し、
    前記キーから第１符号器値Ｄ１および第２符号器値Ｄ２を示すキーを復号化し、
    前記第１符号器値Ｄ１および前記第２符号器値Ｄ２に基づいたｑ－ビット符号化値からｑ－ビット元値への一対一の写像に応じて、前記Ｎ個の元ｑ－ビットワードを復号化してＮ個の復号化元ｑ－ビットワードを生成する、
    復号器。
  13. 前記処理回路は、ｑ－ビット符号化値ｘ’を前記第１符号器値Ｄ１および前記第２符号器値Ｄ２と比較した結果に基づいて、前記ｑ－ビット符号化値ｘ’を前記ｑ－ビット復号化値ｘに復号化する、
    請求項１２に記載の復号器。
  14. 前記キーは、ｑ－１ビット値Ｅを含み、
    前記処理回路は、前記第１符号器値Ｄ１のｑ－１ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）を前記ｑ－１ビット値Ｅに設定し、前記第１符号器値Ｄ１のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）を０に設定することによって前記第１符号器値Ｄ１を復号化し、
    前記処理回路は、前記第２符号器値Ｄ２のｑ－１ ＭＳＢを前記ｑ－１ビット値Ｅに設定し、前記第２符号器値Ｄ２のＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）を１に設定することによって前記第２符号器値Ｄ２を復号化する、
    請求項１２に記載の復号器。
  15. 前記キーは、ｑ－１ビット値Ｅを含み、
    前記処理回路は、ｑ－ビット符号化値ｘ’と前記ｑ－１ビット値Ｅとの排他的論理和演算（ｅｘｃｌｕｓｉｖｅ ｏｒ ｏｐｅｒａｔｉｏｎ）の結果に応じて、前記ｑ－ビット符号化値ｘ’をｑ－ビット元値ｘに復号化する、
    請求項１２に記載の復号器。
  16. 前記ｑ－ビット元値が有し得る２ｑ個の値のスペースは、複数の群に分けられ、各群は、複数の互いに異なり連続するｑ－ビット元値を含み、
    前記各群は、連続する値を３個まで含み、
    前記処理回路は、前記ｑ－１ビット値Ｅに対する残りの演算（ｍｏｄｕｌｏ ｏｐｅｒａｔｉｏｎ）の結果に応じて、前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を復号化する、
    請求項１２に記載の復号器。
  17. 前記処理回路は、ｑ－ビット符号化値ｘ’と前記ｑ－１ビット値Ｅとを比較した結果に応じて、前記ｑ－ビット符号化値ｘ’をｑ－ビット元値ｘに復号化する、
    請求項１６に記載の復号器。
  18. 前記ｑ－ビット元値が有し得る２ｑ個の値のスペースは、複数の群に分けられ、各群は、２ｒ個の互いに異なり連続するｑ－ビット元値を含み、
    前記第１符号器値Ｄ１と前記第２符号器値Ｄ２は、ｑ－ｒ ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）を共有し、
    前記処理回路は、
    前記キーから２ｒ－１ビットＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔｓ）コードを読み、
    前記ＬＳＢコードを第１ＬＳＢと第２ＬＳＢに復号化し、
    前記キーから前記ｑ－ｒ ＭＳＢを読み、
    前記ｑ－ｒ ＭＳＢを前記第１ＬＳＢと連鎖させて前記第１符号器値Ｄ１を復号化し、
    前記ｑ－ｒ ＭＳＢを前記第２ＬＳＢと連鎖させて前記第２符号器値Ｄ２を復号化することによって、
    前記キーから前記第１符号器値Ｄ１および前記第２符号器値Ｄ２を復号化する、
    請求項１２に記載の復号器。
  19. 前記キーは、ヘッダとして受信される、請求項１２に記載の復号器。
JP2022064575A 2021-05-06 2022-04-08 符号器および復号器 Pending JP2022173081A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163185190P 2021-05-06 2021-05-06
US63/185,190 2021-05-06
US17/389,146 US11967973B2 (en) 2021-05-06 2021-07-29 Low overhead transition encoding codes
US17/389,146 2021-07-29

Publications (1)

Publication Number Publication Date
JP2022173081A true JP2022173081A (ja) 2022-11-17

Family

ID=79270049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022064575A Pending JP2022173081A (ja) 2021-05-06 2022-04-08 符号器および復号器

Country Status (6)

Country Link
US (1) US11967973B2 (ja)
EP (1) EP4087138A1 (ja)
JP (1) JP2022173081A (ja)
KR (1) KR20220152513A (ja)
CN (1) CN115314185A (ja)
TW (1) TW202245428A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11632127B2 (en) 2021-08-04 2023-04-18 Samsung Display Co., Ltd. Near-optimal transition encoding codes

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906485A (en) 1973-06-13 1975-09-16 Ibm Data coding circuits for encoded waveform with constrained charge accumulation
US4027335A (en) 1976-03-19 1977-05-31 Ampex Corporation DC free encoding for data transmission system
JPS57176866A (en) 1981-04-24 1982-10-30 Sony Corp Encoder of binary signal
US4501000A (en) 1981-07-27 1985-02-19 Sony Corporation Method of coding binary data
US5297185A (en) 1992-02-13 1994-03-22 North American Philips Corporation Pattern detection and synchronization circuit
US5550864A (en) 1993-12-01 1996-08-27 Broadband Communications Products Bit rate-insensitive mechanism for transmitting integrated clock and data signals over digital communication link
CA2183355C (en) 1994-02-15 2006-05-30 Kornelis Antonie Schouhamer Immink Method of converting a series of m-bit information words to a modulated signal, method of producing a record carrier, coding device, decoding device, recording device, reading device, signal, as well as a record carrier
US5589829A (en) * 1994-10-26 1996-12-31 Intel Corporation Decoding variable-length encoded signals
US5859601A (en) 1996-04-05 1999-01-12 Regents Of The University Of Minnesota Method and apparatus for implementing maximum transition run codes
GB2357408B (en) 1996-07-11 2001-08-08 4Links Ltd Communications system
US6124811A (en) * 1998-07-02 2000-09-26 Intel Corporation Real time algorithms and architectures for coding images compressed by DWT-based techniques
KR100565046B1 (ko) * 1999-04-21 2006-03-30 삼성전자주식회사 개선된 ｄｃ 억압 능력을 갖는 ｒｌｌ 코드 배치 방법, 변복조 방법 및 복조 장치
US6516035B1 (en) * 2000-04-07 2003-02-04 Actisys Corporation Intelligent encoding method for wireless data communication and control
MXPA02000202A (es) 2000-05-10 2002-06-21 Koninkl Philips Electronics Nv Metodo para convertir una corriente de bits de datos de una senal binaria de informacion en una corriente de bits de datos de una senal constrenida binaria de canal, un dispositivo para codificar, una senal conteniendo una corriente de bits de datos
JP3709818B2 (ja) 2000-10-31 2005-10-26 日本ビクター株式会社 符号化テーブル及びそれを用いた変調装置、伝送装置並びに記録媒体
US7084788B2 (en) 2001-04-20 2006-08-01 Samsung Electronics Co., Ltd. Code generation and allocation method
CN100456640C (zh) 2001-06-07 2009-01-28 日本胜利株式会社 调制和解调方法与装置、信息传输方法和装置
CN100428633C (zh) 2001-06-29 2008-10-22 日本胜利株式会社 数字信号的调制方法及调制装置
WO2003088501A2 (en) * 2002-04-18 2003-10-23 Koninklijke Philips Electronics N.V. Signal, storage medium, method and device for encoding, method and device for decoding
US6765511B2 (en) 2002-06-27 2004-07-20 Victor Company Of Japan, Ltd. Method and apparatus for encoding digital data
FR2857811A1 (fr) 2003-07-16 2005-01-21 St Microelectronics Sa Methode de chiffrage d'un flux audio ou video compresse a tolerance d'erreurs
US7330137B2 (en) 2003-12-12 2008-02-12 Mediatek Inc. Method and apparatus for RLL code encoding and decoding
US6897793B1 (en) 2004-04-29 2005-05-24 Silicon Image, Inc. Method and apparatus for run length limited TMDS-like encoding of data
US7142135B1 (en) 2005-09-06 2006-11-28 Media Tek Inc. Modulation methods and systems
US7436331B1 (en) * 2006-04-12 2008-10-14 Marvell International Ltd. Rate-28/30 DC-free RLL code
US9419749B2 (en) * 2009-08-19 2016-08-16 Qualcomm Incorporated Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes
US7667626B1 (en) * 2007-04-27 2010-02-23 Marvell International Ltd. Enumerative DC-RLL constrained coding
US7432834B1 (en) * 2007-07-05 2008-10-07 International Business Machines Corporation RLL encoding for LTO-5 tape
KR101235696B1 (ko) 2012-09-28 2013-02-21 주식회사 아나패스 데이터 전송 방법 및 데이터 복원 방법
US9729681B2 (en) 2012-09-28 2017-08-08 Anapass Inc. Data transmission method and data restoration method
US9860560B2 (en) * 2014-07-02 2018-01-02 Qualcomm Incorporated Method for palette mode coding
US10972125B2 (en) * 2016-06-20 2021-04-06 Anacode Labs, Inc. Storage access interface to an encoded storage system
US9654140B1 (en) * 2016-08-27 2017-05-16 Scured2 Corporation Multi-dimensional run-length encoding
US10389385B2 (en) 2017-01-19 2019-08-20 Samsung Electronics Co., Ltd. BM-based fast chase decoding of binary BCH codes through degenerate list decoding
US10476664B2 (en) 2017-10-27 2019-11-12 Quantropi Inc. Methods and systems for data protection
CN111201749B (zh) 2017-10-27 2021-09-28 量子熵有限公司 用于安全数据通信的方法和系统
US11323247B2 (en) 2017-10-27 2022-05-03 Quantropi Inc. Methods and systems for secure data communication
TWI757609B (zh) 2018-08-03 2022-03-11 日商索尼股份有限公司 用於通訊的傳輸設備和方法、接收設備和方法

Also Published As

Publication number Publication date
CN115314185A (zh) 2022-11-08
TW202245428A (zh) 2022-11-16
KR20220152513A (ko) 2022-11-16
US20220368342A1 (en) 2022-11-17
EP4087138A1 (en) 2022-11-09
US11967973B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
US6747580B1 (en) Method and apparatus for encoding or decoding data in accordance with an NB/(N+1)B block code, and method for determining such a block code
US7113550B2 (en) Technique for improving the quality of digital signals in a multi-level signaling system
US5396239A (en) Data and forward error control coding techniques for digital signals
CN107749782B (zh) 对控制符号进行智能加扰的方法和装置
US11075652B2 (en) Polar code transmission method and apparatus
EP0824817B1 (en) Apparatus and method for communicating data word blocks together with control words
WO2018223899A1 (zh) 编码方法及装置、解码方法及装置以及显示装置
JP2022173081A (ja) 符号器および復号器
US5938773A (en) Sideband signaling with parity bit schemes
EP4216442A1 (en) Generalized near optimal packet encoding
US5878061A (en) Providing serial data clock signal transitions with parity bits
US11888962B2 (en) System and method for transition encoding with flexible word-size
US5574448A (en) Method and apparatus for encoding data with variable block lengths
WO2020203548A1 (ja) 符号化回路および半導体装置、符号化方法、データ伝送システム、復号回路
EP3767457A1 (en) Data communication
JP5106757B2 (ja) 電圧レベルコーディングシステム及び方法
US11822492B2 (en) Signal encoding method and a semiconductor device to generate an optimal transition code in a multi-level signaling system
JP2011147087A (ja) 伝送装置、及び誤り訂正データの付加方法
JP2003087121A (ja) コードレートを増加させるためのブロック符号化／復号化方法及び装置
CN116488669A (zh) 发射器、接收器以及通信系统
JP2011155330A (ja) 伝送システム
CN118264359A (en) Data transmission method, device, electronic equipment and computer program product
KR20040034890A (ko) 데이터 변조 방법과 장치, 데이터 복조 방법 및 장치
JPH0746479B2 (ja) 符号変換装置