JPS632370B2 - - Google Patents

Info

Publication number
JPS632370B2
JPS632370B2 JP56144526A JP14452681A JPS632370B2 JP S632370 B2 JPS632370 B2 JP S632370B2 JP 56144526 A JP56144526 A JP 56144526A JP 14452681 A JP14452681 A JP 14452681A JP S632370 B2 JPS632370 B2 JP S632370B2
Authority
JP
Japan
Prior art keywords
error
polynomial
rom
output
remainder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56144526A
Other languages
English (en)
Other versions
JPS5846741A (ja
Inventor
Takanori Kuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56144526A priority Critical patent/JPS5846741A/ja
Priority to US06/415,873 priority patent/US4502141A/en
Priority to DE8282108324T priority patent/DE3279637D1/de
Priority to EP82108324A priority patent/EP0074627B1/en
Priority to AU88312/82A priority patent/AU547898B2/en
Priority to CA000411148A priority patent/CA1183959A/en
Publication of JPS5846741A publication Critical patent/JPS5846741A/ja
Publication of JPS632370B2 publication Critical patent/JPS632370B2/ja
Priority to SG79/91A priority patent/SG7991G/en
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Description

【発明の詳細な説明】 本発明はデジタル通信方式の受信装置に備えら
れる復号器に関する。特に、誤り訂正符号の復号
器に関するものである。
無線伝送路等ビツト誤り率の高い伝送路を使う
データ通信では、最小符号間距離が４以上の
BCH符号を用いて、１誤りのみ訂正を行い、２
誤りまたはそれ以上の誤りは検出のみにとどめる
復号方法がしばしば用いられている。２誤り以上
の場合に訂正を行わない主な理由は、例えば実際
には３個の誤りが発生したのに、復号器がこれを
別の２個の誤りと誤認する確率が無視できなくな
るためである。
BCH符号の従来の復号器では、受信符号を生
成多項式で割つてシンドロームを求めるための割
算回路と、シンドロームから誤り位置を求める手
段とから成つていたが、このシンドロームから誤
り位置を求める手段としてしばしばROM（Read
Only Memory）が用いられていた。このROM
としては、シンドロームをアドレス入力として与
えると、誤りの位置が２進数で出力されるように
プログラムされたROMなどがその例である。し
かしROMを用いると、チエツクビツトの多数付
加された符号を復号する場合には、シンドローム
の長さはチエツクビツトの数に等しいため、
ROMは大容量のものが必要になる欠点があり、
装置が高価になる欠点があつた。
本発明は、このROMの容量を減らし、安価な
復号器を提供することを目的とする。
本発明は、従来装置がBCH符号の生成多項式
で受信データを割算してシンドロームを求めるの
に対し生成多項式を２つに因数分解し、この２つ
の因数をそれぞれで割算で行う２つの割算回路を
設ける。これにより得られるシンドロームは２種
となるが、その一方をROMのアドレス入力に接
続し、ROMの出力と他方のシンドロームと比較
することにより１誤りかどうかを判定する。１誤
りであると判定されたなら、さらに前記ROMを
使つて誤り位置を求めることにより、ROMの容
量を小容量にしたところに特徴がある。
このことを図面に基づいて詳しく説明する。こ
こでは、BCH６３，５１符号の復号器に応用し
た例を用いて説明する。BCH６３，５１符号の
最小符号間距離は５、生成多項式は X12＋X10＋X8＋X5＋X4＋X3＋１ である。
第１図は、従来例の復号器の要部ブロツク構成
図である。この復号器１には12段のフイードバツ
クシフトレジスタ２により前記の割算を行つて、
商余すなわちシンドロームを求め、これをROM
３により誤り位置を表わす符号に変換している。
１誤りのみを訂正するものとすれば、このROM
３は少なくとも誤りないし１通り、１誤り63通
り、２誤り以上の１通りの合計65通りの出力が可
能でなければならない。したがつてこれをビツト
信号で表わすには、少なくとも７ビツトの出力を
有する必要がある。また、アドレスはシンドロー
ムが12ビツトであるから12ビツト必要であり、結
局ROM３の容量は ７ビツト×212＝28672ビツト が必要であり、大容量となり、高価となる不都合
を有する。
第２図は、本発明一実施例の要部ブロツク構成
図である。第１図で示した従来例装置と比較する
と、６段のフイードバツクシフトレジスタ５およ
び６を設け、このフイードバツクシフトレジスタ
５の商余をアドレス情報としてROM３のアドレ
ス入力に与えるとともに、このROM３の出力と
前記フイードバツクシフトレジスタ６の出力とを
一致検出回路７にそれぞれ導くところに特徴があ
る。
本発明は、原始BCH符号の場合に、受信デー
タを原始根を含む多項式で割つて得られた商余
は、あらゆる１ビツト誤りのそれぞれについてす
べて異る値となる性質を利用するものである。
これを説明すると、12次の生成多項式 X12＋X10＋X8＋X5＋X4＋X3＋１ は、下記２項に因数分解できる。
g1（Ｘ）＝X6＋Ｘ＋１ g3（Ｘ）＝X6＋X4＋X2＋Ｘ＋１ いま方程式 X63−１＝０ の63個の根をα0、α1、α2、…α62と表わすと、 g1（Ｘ）＝０ はα1、α2、α4、α8、α16、α32の６根を、 g3（Ｘ）＝０ はα3、α6、α12、α24、α48、α96＝α33の６根を有
し
ている。g1（Ｘ）はα1すなわち原始根を有するた
め原始多項式と呼ばれる。
第２図の中で第１のフイードバツクレジスタ５
は前記原始多項式g1（Ｘ）の割算回路であり、そ
の商余は誤りなしおよび63種の１誤りについてす
べて異なる値となる。ただし、２誤りまで含める
と同じ値が生ずる。
第２図の第２のフイードバツクレジスタ６はg3
（Ｘ）での割算回路である。こちらの商余は63種
の１誤りについて、必ずしも異る値とはならな
い。ここで第１のフイードバツクレジスタ５の商
余があるビツト、例えば６番目のデータビツトの
みの誤りの場合に生ずべきパターンであつて、か
つ、第２のフイードバツクレジスタ６の商余も同
じビツト、すなわち６番目のデータビツトのみの
誤りの場合に生ずべきパターンであつたとする。
このとき、３誤りまたはそれ以下の誤りのすべて
の場合のうち、このような結果を生ずるのは第１
のフイードバツクレジスタ５の商余が示すビツト
（本例では６番目のデータビツト）の１誤りの場
合だけとなる。
従つて、第２図の中のROM３に、第１のフイ
ードバツクレジスタ５の商余をアドレスとして与
えたとき、その商余の示す１誤りが第２のフイー
ドバツクレジスタ６に商余として残すはずのパタ
ーンを前もつて書き込んでおけば、一致検出回路
７により１誤りであるかどうかを判定できること
になる。
第２図のROM３にはさらに１ビツトのアドレ
ス８を有している。これは前記の判定結果が１誤
り以下であつたとき、ROM３の出力に誤り位置
９を出力させるための制御信号入力として使われ
る。
次に、第２図の復号器１で必要なROM３の容
量を求めると、アドレスとしては第１のフイード
バツクレジスタ５が６段なので６ビツトと、比較
用データを出力するか誤り位置を出力させるかの
区別のための１ビツトの合計７ビツト必要であ
る。また、出力としては第２のフイードバツクレ
ジスタ６が６段なので、６ビツト必要である。誤
り位置については誤りなし１通り、１誤り６３通
りの計６４通りの出力ができなければならない
が、26＝64なので、同じ６ビツトの出力で良い。
この結果ROM３の容量は ６ビツト×27＝768ビツト が必要となつて、第１図に示した従来装置が
28672ビツトを必要としたものに比べると大幅に
削減されていることがわかる。
なお、生成多項式を因数分解した後にこの多項
式に意味のない因数または定数を乗算してこれで
割算を行つても本発明を実施することができる。
以上説明したように本発明によれば、BCH符
号の生成多項式を原始多項式と他の多項式の２つ
に因数分解し、これをそれぞれ２つの割算回路で
割算し、原始多項式の商余をROMのアドレス情
報とし、このROMの出力と他の多項式の商余と
を比較して１誤りか否かを判別し、１誤りであれ
ばさらに前記ROMより誤り位置を求めることと
した。
したがつて、いわゆるシンドロームの項数が少
なくなつた分だけROMの容量を大幅に削減する
ことができる。また、割算回路も段数を少なくす
ることができるため、プログラムの作成も容易と
なる。これにより、復号器の価格を経済化するこ
とができるために、回路エレメントの数が小さく
なるので装置の信頼性を向上することができる効
果がある。
【図面の簡単な説明】
第１図は従来例装置の要部ブロツク構成図。第
２図は本発明の一実施例の要部ブロツク構成図。 １……復号器、２，５，６……フイードバツク
シフトレジスタ、３……ROM、７……一致検出
回路。

Claims (1)

  1. 【特許請求の範囲】 １ 最小符号間距離が４またはそれ以上の原始
    BCH符号またはその短縮符号を用いた受信デー
    タを入力とする割算手段を備え、前記受信データ
    に１個の誤りがあるときにはその誤り符号を訂正
    し、誤りが２個以上のときにはその検出を行う構
    成である複号器において、 前記BCH符号の生成多項式の原始根を有する
    第一の多項式で前記受信データを割算しその商余
    を出力する第一の割算手段と、 前記BCH符号の生成多項式の因数のうち少な
    くとも前記第一の多項式に含まれる因数以外の因
    数を含む第二の多項式で前記受信データを割算し
    その商余を出力する第二の割算手段と、 前記第一の割算手段の出力である商余をアドレ
    ス入力としそのアドレスに１誤りの場合の上記第
    二の割算手段の商余に等しいビツトパターンおよ
    びその誤り位置が記録されたROMと、 このROMの出力の上記ビツトパターンと前記
    第二の割算手段の出力である商余とが一致するか
    否かを検出し一致するときは１誤りがあることを
    出力する一致検出回路と を含むことを特徴とする複号器。
JP56144526A 1981-09-11 1981-09-11 復号器 Granted JPS5846741A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP56144526A JPS5846741A (ja) 1981-09-11 1981-09-11 復号器
US06/415,873 US4502141A (en) 1981-09-11 1982-09-08 Circuit for checking bit errors in a received BCH code succession by the use of primitive and non-primitive polynomials
DE8282108324T DE3279637D1 (en) 1981-09-11 1982-09-09 Circuit for checking bit errors in a received bch code succession by the use of primitive and non-primitive polynomials
EP82108324A EP0074627B1 (en) 1981-09-11 1982-09-09 Circuit for checking bit errors in a received bch code succession by the use of primitive and non-primitive polynomials
AU88312/82A AU547898B2 (en) 1981-09-11 1982-09-10 Digital error monitor
CA000411148A CA1183959A (en) 1981-09-11 1982-09-10 Circuit for checking bit errors in a received bch code succession by the use of primitive and non- primitive polynomials
SG79/91A SG7991G (en) 1981-09-11 1991-02-18 Circuit for checking bit errors in a received bch code succession by the use of primitive and non-primitive polynomials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56144526A JPS5846741A (ja) 1981-09-11 1981-09-11 復号器

Publications (2)

Publication Number Publication Date
JPS5846741A JPS5846741A (ja) 1983-03-18
JPS632370B2 true JPS632370B2 (ja) 1988-01-19

Family

ID=15364372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56144526A Granted JPS5846741A (ja) 1981-09-11 1981-09-11 復号器

Country Status (7)

Country Link
US (1) US4502141A (ja)
EP (1) EP0074627B1 (ja)
JP (1) JPS5846741A (ja)
AU (1) AU547898B2 (ja)
CA (1) CA1183959A (ja)
DE (1) DE3279637D1 (ja)
SG (1) SG7991G (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE98030T1 (de) * 1984-01-21 1993-12-15 Sony Corp Verfahren und schaltung zur dekodierung von fehlercode-daten.
JPS60246125A (ja) * 1984-05-22 1985-12-05 Trio Kenwood Corp Ｂｃｈ符号の復号器
JPS6162234A (ja) * 1984-09-04 1986-03-31 Kokusai Denshin Denwa Co Ltd <Kdd> 誤り訂正符号復号方式
US4646312A (en) * 1984-12-13 1987-02-24 Ncr Corporation Error detection and correction system
ATE62777T1 (de) * 1986-07-21 1991-05-15 Siemens Ag Verfahren zum bilden von datenblocksicherungsinformationen fuer serielle datenbitfolgen mittels zyklischer binaercodes.
US5040179A (en) * 1989-08-18 1991-08-13 Loral Aerospace Corp. High data rate BCH encoder
US5107506A (en) * 1990-01-25 1992-04-21 Digital Equipment Corporation Error trapping decoding method and apparatus
GB2242104B (en) * 1990-02-06 1994-04-13 Digital Equipment Int Method and apparatus for generating a frame check sequence
IT1241429B (it) * 1990-03-01 1994-01-17 Sip Circuito elettronico per la generazione di codici per la rilevazione di errori in segnali numerici
US5416786A (en) * 1991-06-28 1995-05-16 Industrial Technology Research Institute Error correction circuit for BCH codewords
GB2372337B (en) * 2000-08-18 2004-10-20 Sgs Thomson Microelectronics Error checking
DE10146416A1 (de) * 2001-09-20 2003-04-17 Liesegang Electronics Gmbh Verfahren und Anordnung zur effizienten Berechnung polynombasierter Koordinatentransformationen
CA2718129A1 (en) 2008-03-27 2009-10-01 Ge Healthcare Bioscience Bioprocess Corp. A method for preventing an unauthorized use of disposable bioprocess components
US8963684B2 (en) * 2008-03-27 2015-02-24 Ge Healthcare Bio-Sciences Corp Gamma sterilizable RFID system that prevents unauthorized operation of associated disposable bioprocess components
DE102021133678A1 (de) * 2021-01-20 2022-07-21 Infineon Technologies Ag Korrektur von bitfehlern

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425106A (en) * 1977-07-27 1979-02-24 Nec Corp Correcting device for double error
JPS5644946A (en) * 1979-09-20 1981-04-24 Hitachi Ltd Code error correction and detection system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3213426A (en) * 1959-09-25 1965-10-19 Ibm Error correcting system
US3801955A (en) * 1971-12-13 1974-04-02 Honeywell Inf Systems Cyclic code encoder/decoder
US3805232A (en) * 1972-01-24 1974-04-16 Honeywell Inf Systems Encoder/decoder for code words of variable length
US3771126A (en) * 1972-04-10 1973-11-06 Bell Telephone Labor Inc Error correction for self-synchronized scramblers
JPS55131860A (en) * 1979-03-30 1980-10-14 Matsushita Electric Ind Co Ltd Error correction unit
GB2048529A (en) * 1979-05-08 1980-12-10 Honeywell Inf Systems Error detection and correction system
US4397022A (en) * 1981-01-30 1983-08-02 Weng Ming I Weighted erasure codec for the (24, 12) extended Golay code

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5425106A (en) * 1977-07-27 1979-02-24 Nec Corp Correcting device for double error
JPS5644946A (en) * 1979-09-20 1981-04-24 Hitachi Ltd Code error correction and detection system

Also Published As

Publication number Publication date
SG7991G (en) 1991-04-05
EP0074627A3 (en) 1986-01-29
US4502141A (en) 1985-02-26
DE3279637D1 (en) 1989-05-24
AU8831282A (en) 1983-03-17
EP0074627B1 (en) 1989-04-19
AU547898B2 (en) 1985-11-07
JPS5846741A (ja) 1983-03-18
CA1183959A (en) 1985-03-12
EP0074627A2 (en) 1983-03-23

Similar Documents

Publication Publication Date Title
KR930001071B1 (ko) 에러 정정회로
US4117458A (en) High speed double error correction plus triple error detection system
EP0167627A1 (en) Method and apparatus for decoding error correction code
US4413339A (en) Multiple error detecting and correcting system employing Reed-Solomon codes
US4099160A (en) Error location apparatus and methods
US4852099A (en) Error correction method using Reed-Solomon code
JPH084233B2 (ja) 誤り訂正符号の復号装置
JPH09507118A (ja) 巡回冗長検査方法および装置
EP0233075B1 (en) Method and apparatus for generating error detection check bytes for a data record
JPH0812612B2 (ja) 誤り訂正方法及び装置
JPS632370B2 (ja)
EP0061345A2 (en) Processing circuits for operating on digital data words which are elements of a Galois field
US4569051A (en) Methods of correcting errors in binary data
JPS6151814B2 (ja)
US3571795A (en) Random and burst error-correcting systems utilizing self-orthogonal convolution codes
US5155734A (en) Error correcting device
KR100397095B1 (ko) 에러 검출 장치 및 그 방법
AU610987B2 (en) Method and apparatus for decoding error correction code
KR100239798B1 (ko) 디지털 신호의 재생에 있어 에러정정방법 및 그에 적용되는 장치
JP3595271B2 (ja) 誤り訂正復号方法および装置
JPS638984Y2 (ja)
JP2534563B2 (ja) 許容誤り逐次訂正回路
RU2037271C1 (ru) Устройство для коррекции ошибок
JP2662457B2 (ja) Ｂｃｈ符号復号回路
JPH0736158B2 (ja) 誤り訂正ブロック符号の許容誤り判定回路