JPS6162234A - 誤り訂正符号復号方式 - Google Patents

誤り訂正符号復号方式

Info

Publication number
JPS6162234A
JPS6162234A JP59183755A JP18375584A JPS6162234A JP S6162234 A JPS6162234 A JP S6162234A JP 59183755 A JP59183755 A JP 59183755A JP 18375584 A JP18375584 A JP 18375584A JP S6162234 A JPS6162234 A JP S6162234A
Authority
JP
Japan
Prior art keywords
polynomial
error
syndrome
determinant
determinants
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59183755A
Other languages
English (en)
Other versions
JPH0152936B2 (ja
Inventor
Keiichiro Koga
敬一郎 古賀
Tokukazu Yamazaki
山崎 徳和
Takuo Muratani
村谷 拓郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP59183755A priority Critical patent/JPS6162234A/ja
Priority to GB08521884A priority patent/GB2164179B/en
Priority to US06/772,504 priority patent/US4694455A/en
Publication of JPS6162234A publication Critical patent/JPS6162234A/ja
Publication of JPH0152936B2 publication Critical patent/JPH0152936B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、誤り訂正符号を用いるデジタル通信系におい
て、通信路上で受けたシンボルの誤りを、受信側で自動
的に訂正するための誤り符号復号方式に関する。
(従来の技術) 種々ある誤り訂正符号のうちで、ポーズ・チョドー9・
オソケンジェム符号(Bose−Chaudhur i
 −Hocquenghem ; BO(符号と称す)
は、符号長や誤り訂正数の選択の自由度が大きく、しか
も、誤り訂正能力の割りに検査ビットの数が比較的少な
くてよい符号として知られ、実用に供されて〜・る。
BCI−1符号の復号は、例えば、宮用、老香、今井著
「符号理論」(昭晃堂)7.3章に示されているように
、符号の生成多項式に対応するフィードバックシフトレ
ジスタに受信語(受信された誤りを含んでいるかも知れ
ない、復号器に入力される符号語)を入力し、シンドロ
ームを作成し、そのシンドロームからビーターソンの方
法やバーレン力ンプ・マノシイの方法により、前記受信
語の中の誤りの位置を示す誤り位置数を根とする誤り位
置多項式を導出し、その根を求めて誤りピントの位置を
知り、この誤りビットを訂正することで行われる。
シンドロームから誤り位置多項式を導出する方法につい
ては、上述の方法の他にもいくつか提案がある。その中
に、全ての誤り位置数と未知数Xの判別式として誤り位
置多項式を生成する方法がある(古賀、″2元BCH符
号の一復号方式“、電子通信学会論文誌Vo1、 J 
66−A述10. P、925−932;1983年1
0月)。この方法によれば、誤り位置多項式の係数をシ
ンドロームを要素とする行列式として計算できる。また
、この行列式は対称行列式であり、その計算法も提案さ
れている(古賀、山崎パ2元BCH符号0誤り位置多項
式係数0簡単     7,1、な計算法パ、昭和59
年度電子通信学会全国大会1456、昭和59年3月)
。この計算法は、ある次数の行列式はそれより低い次数
の行列式とシンドロームの積を加算して得られることを
示している。 。
(発明が解決しようとする問題点) 上述した従来のいずれの方法においても、誤り位置多項
式を導出する部分が、誤りを許す数、すなわち、訂正可
能な誤りの数が犬ぎくなると、それに従って幾可級数的
に複雑となる欠点を有するため、実現が困難であった。
このため、これまでに用いられてきたBCH符号による
誤り訂正装置は、はとんど1誤りもしくは2誤りまでの
訂正符号を使用するものにとどまっていた。
(問題を解決するための手段) 本発明は、簡単な演算構成、かつ少ない計算量で誤り位
置多項式を導出する演算手法を提案し、これを用いた誤
り訂正数が犬なる場合でも比較的簡単な構成で実現でき
るBCH符号の誤り訂正符号復号方式を提供することを
目的とする。
本発明によると誤り位置多項式の係数を与える9行列式
又はQ多項式が既に計算された結果を用いて次々と与え
られ、これから誤りビット数が与えられ、その過程で誤
り位置多項式の係数を同時に求めることができる。
(発明の構成) 先ず、ここでt誤り訂正BCH符号について簡単に説明
しておく。
を誤り訂正BCH符号においては、符号語Cは、1(個
の情報ビット(a1、a21・・・ak)とこれらの情
報ビットから計算されたq個の検査ピッ) (ak+1
゜al(+2.・・・a k+ q )  より構成さ
れる。つまり符号語Cは ”= (a+p ”2+ ”’ ” l(1”k+1.
 ”’ ”k+q )   ・・・(”となる。各” 
i (i =1.2.− k+q )はOまたは1であ
る。ここでに、qは次式のように決定される。
1、== 2 m −m t −1・・・(2)q=m
t                ・・・(3)ただ
し、mは自然数であり1(が正となるように選ばれる。
以後符号長lc+q=2”−1をnで表わす。
符号の検査ビットは符号語Cが C1(T=O・・・(4) を満足するように決定される。ここで、I(Tは検査行
列Hの転置ベクトルである。ト■は、ガロア体GF (
2”)の原始光αを用いて と表わされる。検査行列ト1の各要素は、GI”(2”
)の元でありm要素の列ベクトルであられすことができ
る。ここで、符号語Cに誤りEが生じてYとなったとす
る。ここでEはn−57素の誤りベクトルであり、誤り
ピントの位置では1、他の位置では0である要素よりな
る。YはCとEの各対応する要素の2を法とする和の結
果を要素とするベクトルである。Yが入力された時に、
Eを推定して、もとのCを再現するのが復号であり、本
発明はそれを比較的簡単な構成で演算を能率的に行う復
号方式を提供するものである。
次に、本発明による復号方式の説明の準備として9行列
式およびQ多項式について説明する。
シンドロームを要素とする行列式Qtを次式で定義する
QtおよびQtからいくつかの対角要素を含む行と列を
除いてできる行列式を、以iQ行列式と呼ふとすると、
9行列式は、対角要素の揃い方だけに着目して表現でき
る。例えばQ、は、対角要素がS2+S4+・・・Sz
tと揃っているので82、をiで代表させて(1,2,
・・・t〕と表わすことができる。また、例えばQtか
ら対角要素S2IとS2.を含む行と列を除いてできる
行列式は、C1,2,・・・I−t、 ++1.・・・
J−1゜++1.・・・t〕と表わすことができる。9
行列式の表現〔b1、b2.・・・b、) において、
b、 < b2<・・・(b。
とする・〔5・・b、、 bp)は存在する対角要素0
着     、11目した9行列式の表現法(以後第一
表現法と呼ぶ)であるが、それと逆に欠けている対角要
素に着目した9行列式を(vlc、C2・・・cg〕と
も表現することにする(以後第二表現法と呼ぶ)。(v
lc、、cお・・・ol〕は、Qvかも対角要素c、、
 c、、・・・clとそれらを含む行と列を取り除いて
できる行列式を表わし、Vを筒数と、また、c1、 C
2,・・・C4を欠要素と呼ぶ。欠要素が無い場合はC
VIOIと表わす。また、筒数Vが欠要素に含まれる表
現も許すことにする。Vが欠要素c、、 C2,・・・
C1に含まれる場合、もちろん v =Max (c、、 C2+ ++・cl )  
       −(7)である。v、 v−1,V−2
,−v −iがC,、C2,・−・C1に含まれるなら
ば、次式となる。
(v 1c、、 C2,−cl)=(v−i−1l d
、、 d2.−d、g−1−1)・・・(8) ここで、d、、 d2.−dl−+1はC,、C2,・
・・CIからV。
v−1,v−2,・・・v−iを除いたものである。こ
れかられかるように、第二表現法では、一つの9行列に
対する表現が無限に存在する。しかし筒数が欠要素に含
まれない第二表現は一つしかな(・。それを基準表現と
呼ぶ。基準表現であることを特に示す必要がある時はC
vl C,、c、、、・・・Ce〕Cのように右肩にC
を付けることにする。基準表現における筒数を基準筒数
、欠要素を基準欠要素と呼ぶ。
c、、 C2,・・・、clをV以下の任意の相異なる
1個の自然数として、(V I C1,G2.・・・c
l〕で表現される9行列式の集合を(vlA’)で表わ
す。また、C2゜C2+・・・cgをv−1以下の任意
の相異なる1個の自然数として(vI cl+ C21
・・・c、g :]で表現される9行列式の集合を<V
Il>Cで表わす。(v l Dは明らかに(v −i
 l l −i)  (i=o、1,2.・・・l)を
含む。また<Vl/>は(v −i l l −i) 
(i =0.1,2.−l)の和集合である。
9行列式は、GF(2”)の元であるシンドロームを要
素とする対称行列式であり、また対角要素は全てS、i
:Si2と表わせるので、必ずシンドロームの多項式の
二乗の形になる。9行列式の平方根であるシンドローム
の多項式をQ多項式と呼ぶことにする。Q多項式の表現
法も9行列式の表現法と同様に二種類用いる。すなわち
、第一表現法では      iQ多項式を(b1、b
2.・・・bp)と表わし、第二表現法では(vl C
I+ C21・・・c、5)と表わす。ただし、(’)
1、l)2.・・・b、)2==〔b1、b2.・・・
b、)     ・・・(9)(VIC+、C>”’C
d)2=(VICuC’z、”・ol:l   ・・・
Qo)また、筒数や欠要素、基準表現等の言葉はQ多項
式でも、9行列式の場合と全く同様に用いることとする
。さらに、9行列式の場合と同様に、c、。
C2,・・・c、5をV以下の任意の相異なる1個の自
然数として、(v l c、、’ C2,・・・cl)
で表わされるQ多項式の集合を<Vll>で表わす。ま
た、c、、 C2,・・・C1をv−1以下の任意の相
異なる1個の自然数として(v l c、、 C2,・
・・cl)で表わされるQ多項式の集合を<VIl>C
で表わす。<V I l>は、<V −i l l −
i)>(i =0.1,2.− l)を含む。また<V
Il>は<、v−i1A?−i、>C(j=0.1,2
.・・・l)の和集合である。
ところで、9行列式について次式が成立することが示さ
れている(古賀、山崎、“2元BCI−I符号の誤り位
置多項式係数の簡単な計算法″′、昭和59年度電子通
信学会全国大会1456.昭和59年3月)。
ただし、09式はp〉3の場合に成立し、p=20場合
は次式が成立する。
Cb、、 b2]= sら2〔b+〕+S61+b2 
     ・・・02)また、0υ、(121式をQ多
項式の表現に改めると(131,04式が得られる。
(b1、b2.・・・b、) ==3bp(b、、 b
2.・・・b、、)十雷Sb1+ b、 (b、、 b
2.・・・br−11bi+1.・・・b、−1)・・
・0(b+、bz) =Sb2(b+)+Sb、+b2
”’(141次に、9行列式およびQ多項式と誤り位置
多項式の関係について説明する。
誤り位置多項式とは、受信語Y中の誤りピットの位置を
示す誤り位置数を根として持つ多項式である。誤りビッ
ト数ufJ″−を以下のとき、誤りビットの位置を第i
、、 i□、・・・1番目とすると、誤り位置数X  
 an−”<(k=1.2.・・・u)      −
(151に2 を根として持つU次の多項式を Eu(x) = 公課X’          ・” 
(16)皿:K) 10′″′″・″′:”             1
1、(Eu(X))2= 、& 、θ?X2i    
    −、、anの係数u籍は、9行列式により次式
のように表わされることが示されている(古賀、゛2元
BCH符号の一復号方式”、電子通信学会論文誌Vo1
、J66−A I’thlO,I)I)、 925−9
32.1983年10月)。
、6’I2=[:uli〕             
・・・a印式0&をQ多項式の表現にすれば次式のよう
になる。
uei=(ull)  (j=o、1,2.・”u) 
     −(19)したがって、誤りピント数Uがわ
かれば、α艶式あるいはαω式によりEu(x)あるい
は(Eu(Xl)2の係数を求めることができる。Eu
(xlと(Eu(Xl)”は尚熱間じ根を持つのでどち
らも誤り位置多項式として使用できる。誤りビット数U
は、やはり9行列式を用いて以下のように判定できるこ
とが示されている(古賀、゛2元BCI−1符号の一復
号方式″′、電子通信学会論文誌Mo1、 J 66−
A、 Nc’lO,I)p、 925−932゜198
3年lO月)。すなわち、v=uあるいはv = u−
1であればCVIOE〜0であり、v)uであれば(:
VIO)=0である。これをQ多項式による表現に直せ
ば次のようになる。v=uあるいはu−1であれば(V
IO)椰0であり、v>uであれば(vlo)=0であ
る。したがって[:VIO)あるいは(VIO)をv=
tからt−1,t−2と1づつ減少させて計算し、初め
て(VIO〕→0、あるいは、(VIO)←0となるV
の値をUとすればよい。誤り位置多項式Ev(xlある
いは(Ev(X))2はv = uの場合だけでなく 
y=u+1の場合も使用できるので、LIの値を一つに
特定する必要はなく、Vをt−1から2きざみで減少さ
せ、v=v0で初めて(:VIO″1←0となるならば
U=Voあるいはu=vo−1−1のいずれかであると
判定してEvo+ 1(xlあるいは(Ev、 + 1
(Xl )++を適用してもよいことが示されている(
古賀、”2元BCI−I符号の一復号方式″″、電子通
信学会論文誌Vo1.J66−A、遅10. pp、 
925−932.1983年10月)。もちろん〔vI
O〕のかわりにCVIO)を用いてもよい。
いずれにせよ、9行列式あるいはQ多項式を計pニジて
誤りビット数を知り、それに対応する誤り位置多項式を
やはり9行列式あるいはQ多項式を計算して求めるので
あるから、9行列式あるいはQ多項式を簡単な装置で能
率的に計算することが望ましい。本発明による復号方式
は必要な9行列式、あるいはQ多項式を簡単な演算構成
で、かつ少い計算量で求めることを特徴としている。
次に本発明による復号方式の行う9行列式およびQ多項
式の計算方法について説明する。まず、9行列式を計算
する場合について述べる。
誤りピット数Uの判定のためには、先に述べたようにま
ず[110)あるいは〔t−ll0〕を求めなければな
らない。第1図は(tlO]を求める過程で計算しなけ
ればならない9行列式を示す。また第2図は(t−tl
o〕を求める過程で計算しなければならない9行列式を
示す。第1図および第2図中の、横軸の値V、縦軸の値
jの点は(vlc、。
11=−v−1−tの三本の直線で囲まれた(v l 
l>0をVの小さなものから順に計算する。1et−1
10〕を求めるには横軸7=y−1,および6=−V+
t−1の三本の直線で囲まれたくvll>CをVの小な
るものから順に計算する。同じVに対して複数の(v 
l l>Cを計算する場合、その順序は任意である。こ
のような順序で9行列式を計算すれば、必ず次に示すt
ag、 tb+、 (C)のいずれかになるので9行列
式が簡単に計算できる。
(al  1=v−1上の〈vll>Cであるので、(
v l l>Cは(vlv−1)Cとなり、それに含ま
れる9行列式は全て要素一つだけの行列式であるので9
行列式の値はその要素であるシンドロームそのものであ
る。
(bl  1=v−2上のくvll>Cであるのでくv
ll>Cは(v l v−2>Cとなり、それに含まれ
る9行列式は全て2次の行列式である。よって(12+
式に従って、先に計算した9行列式とシンドロームの二
乗との積とシンドロームの二乗の和として計算できる。
(C11% V−1かつ1%V−2の場合、くvll>
Cに含まれる9行列式は、09式よりわかるように、J
〜c1(1=1.2.・・・l)・・・(I湧tと展開
できるので、筒数v−1で大要素数!ある      
i 、 、jiいは4+1の9行列式とシンドロームの
二乗の積をV種類計算してその和として得られる。この
とき、筒数v−1で大要素数lの9行列式は<V−il
l>に含まれ、また筒数v−1で大要素数A’+lの9
行列式はく■−1ll+1〉に含まれる。(v−111
)は(v−1−i l l−1)C(i=Q、1、”・
l)の和集合であるし、(v−1l l+1>は(v−
1−iI l+1−i)C(i=0.1.・・・if)
の和集合であるので、どちらも既に計算されている。し
たがって、〈vll〉0に含まれる9行列式は全て、既
に計算されている9行列式と−シンドロームの二乗の積
の和として計算できる。
第1図の三本の直線で囲まれた(v l l>CをVの
小なるものから順に<t+o>Cまで計算した時、(t
 l O〕だけでなく、計算の過程で010,1(i−
1,2,・・・t−1)も全て得られている。したがっ
て、それらを用いて誤りビット数Uの判定を行うことが
できる。また第2図の(v l l>0をVの小なるも
のから順に〈t−110〉Cまで計算した時、〔1−1
10〕だけでなく計算の過程で(t−x −2i l 
O〕(i=1.2.・・・LL)も全て得られる。ここ
でLXJIt’LL2」 X以下の最大の整数である。したがってそれらを用いて
誤りピット数を2きざみで特定できる。
誤りビット数がUと判定されるか、あるいはUかu−1
のいずれかであると判定されると誤り位置多項式として
(EufX))2を生成する。
(E u(X))”の係数ue”i (i =0.1,
2.− u )は(181式に示したように9行列式(
:、I i)で与えられるが、これらは(u I □:
>C,(u l 1)Cおよび<u−110>CK含ま
れている。したがってUがtであれば<t+o>q<t
 l 1>’および<t−i + o>Cを計算しなげ
ればならない。これらの計算は第3図の横軸7==y−
1゜#=−V+t+1.およびv=tの四本の直線に囲
まれた(v l l>CをVの小なるものから順に求め
ていくことで実現される。また第3図に見られるように
<t l O>C,<t I l>Cを求める過程で、
を以下の誤りピット数Uに対する(Eu(Xl)”の係
数を与える9行列式も全て計算される。さらに第3図の
(v l l>Cの集合は第1図および第2図における
くvll>Cの集合を含んでいる。したがって、第3図
に示されたくvll>Cを全て計算すれば、誤りビット
f5 uの判定を行い、かつ誤りビット数Uがおいて、
常に想定される最大の量の、すなわちu=tの場合と同
量の誤り位置多項式導出の計算を行ってよいならば、受
信語毎に第3図に示された<v l 11>”を全て計
算すればよい。これにより復号動作が一定になり、その
制御が容易となる。
それに対して一受信語あたりの、誤り位置多項式導出に
要する計算量の平均値を下げようとするならば、まず第
2図に示されたく■11>Cの計算を行って誤りビット
数Uを判定し、そのUに対する( Eu(Xl )2の
係数を与える9行列式が末だ計算されていない場合だけ
、不足している(v l l>Cを計算すればよい。す
なわち第3図に含まれ、第2図に含まれない(vlAr
cをVの小なるものから順に、(201式に従って、既
に計算されている9行列式を用いて、計算すればよい。
以上、誤りビット数の判定および誤り位置多項式の導出
を9行列式を用いて行う場合について、必要な9行列式
を能率的に計算する方法を述べた。
それに対し誤りビット数の判定および誤り位置多項式の
導出をQ多項式を用いて行う場合の、Q多項式の計算方
法について以下に述べる。誤りビット数Uの判定のため
には必ず(110)あるいは(t−110)を求めなけ
ればならない。第4図は(tloを求める過程で計算し
なければならないQ多項式を示し、また第5図は(t−
xIO)を求める過程で計算しなければならないQ多項
式を示す。第4図および第5図中の、横軸の値V、縦軸
の値lの点は(vl ’D C21・・・C1)Cと表
わされるQ多項式の集合<V l l>Cを表わす。(
tlO)を求めるには横軸と7=y−1および1=−v
−1−tの三本の直線で囲まれた<Vll>CをVの小
さなものから順に計算する。(t−tlo)を求めるに
は横軸、1=v−1゜および6=−v−t−1の三本の
直線で囲まれた〈Vll〉0をVの小なるものから順に
計算する。同じ■に対して複数の<V l 11〉”を
計算する場合、そノ順序は任意である。このような順序
でQ多項式を計算すれば、必ず以下の(d1、 te1
、 (flのいずれかに     j″1iなるので簡
単にQ多項式が計算できる。
(dl’  1=v−1上の<V l l>Cであるの
で、<VIl>’は<VIV(>Cであり、それに含ま
れるQ多項式は要素1つだけの9行列式の平方根として
簡単に求められる。
(e)  1l=v−2上の<V l l>Cであるノ
テ、<VI#>Cは<:vlV−2>Cとなり、それに
含まれるQ多項式はC4)式に従って、既に計算したQ
多項式とシンドロームの積とシンドロームの和として計
算できる。
tf)  A4V−1かつ11+v−2の場合<VIA
>CK含まれるQ多項式はC3)式よりわかるようにJ
へCi (j=1.2.・・・l)   ・・・シυと
展開できるので、画数v−1で大要素数lあるいはぎ+
1のQ多項式とシンドロームの積をV種類計算してその
和として得られる。画数v−1で大要素数lのQ多項式
は<V−114> に含まれまた首数v−1で大要素数
g+1ガで項式&t<v−1111+f>に含まれる。
<v−1l 12>は<V−1−i l l −i〉C
(i =0.1. ”・l)の和集合であるし、<V−
111J +1>は<V−1−i l z+i −i:
)>C(i=0.1.−7+1 ) ノ和集合であるの
でどちらも既に計算されている。したがって< V l
 l;> Cに含まれるQ多項式は全て、既に計算され
ているQ多項式とシンドロームの積の和として計算でき
る。
第4図の、三本の直線で囲まれた<v + ll>Cを
Vの小なるものから順に<t+o〉Cまで計算した時、
(tlO)だけでなく (i l O) (i=1.2
.・・・t−1)も全て計算の過程で得られている。し
たがってそれらを用いて誤りビット数Uの判定を行うこ
とができる。また第5図の<V l l>CをVの小な
るものから順に<L−110>Cまで計算した時、(t
−11O)だけでなく計算の過程で(t−1−2i l
 O) (i=1.2゜・・・、LzJ)も全て得られ
る。したがって誤りピットaを2きざみで特定できる。
誤りビット数がUと判定されるか、あるいはUかu−1
のいずれかであると判定されると誤り位置多項式として
Eu(x)を生成する。Eu(幻の係数11θi (i
=o、1.・・・U)はαα式に示したようにQ多項式
(Uし)で与えられるが、これらは<u l O>C。
(:u l L >”および<kl−L I O:>C
に含まれている。
したがってUがtであれば<t l o:>C,<:t
 l 1>C。
および<t−11o>cを計算しなければならない。
この計算は第6図の横軸、1J=v−1,1l=−v+
t+1゜およびv=tの四本の直線に囲まれた<v l
 l>”をVの小なるものから順に求めていくことで実
現される。また第6図に見られるように<L I O〉
C。
<tlt>Cを求める過程で、を以下の誤りビット数U
に対するEu(幻の係数を与えるQ多項式も全て計算さ
れる。さらに第6図の<V l l>Cの集合は第4図
、第5図の<V I l>Cの集合を含んでいる。した
がって第6図に示された<V l l>Cを全て計算す
れば、誤りビット数Uの刊定を行い、かつ誤りビット数
がt以下のいかなる値の場合もEu(X)の係数を与え
ることができる。各受信語の復号において、常に、想定
される最大の量の、すなわちu=tの場合と同量の誤り
位置多項式導出の計算を行ってよいならば、受信語毎に
第6図に示された<V I l>Cを全て計算すればよ
い。それに対して一受信語当りの、誤り位置多項式導出
に要する計算量の平均値を下げようとするならば、まず
第5図に示された<V l l>Cの計算を行って適用
すべきEu(xlを決定し、Eu(x)の係数を与える
Q多項式が未だ計算されていない場合だけ、第6図に含
まれ第5図に含まれない<v + e>Cを、Vの小な
るものから順に、圓式に従って、既に計算されているQ
多項式を用いて計算すればよし・。
次にt=6の場合について9行列式の計算の順序を示す
。ここでは第3図に示された<V l l>Cを全て計
算している。
く月0)’  (1:l=Sτ <210>C(1,2)=S%(1)+S”<211>
C[2)=Sシ <310>C(1,2,3,)=si(1,z)+5j
(2〕+si〔1)<311>C(2a:]=SS(z
:]十生計1,3 )=SK (1:] + SN<3
12>C(:3)=SN <410>C(1,2$3.4)=SSi、23)+5
i(2,31)+Sa (1,3’)+8旧2〕   
          、く4は>’  (2,3,4)
=SU2,3〕+S舌〔3〕十刈(2:)      
        (、ji[: 1,374 ] =S
肛1,3:l+sζ〔3〕十邑〔1〕(1,2,4) 
= 8才[:1.2]十司〔2〕十斗〔l〕<412>
C(1,4) =生〔1)+8%(2,4:]==S”
(2) +Sま [:3,4] =8:(3]+8与 <413>C(4)=Sτ <510>C(1,2,3,45)=SN(1,2,3
4:I+5a(2,3,4:I+S苓[1,374:]
+S肛124 ) +88 (1,23)<511〉0
〔23,4,5〕=鯛(23,4) +S尋C3,4)
 +S”、(2,4)子端(2,3)(1,3,4,5
)=S4(1,3,4)+8.t(3,4)+8囁[:
1.4]−1−8g[:1.3:]CL2AB 〕=S
%C12,4] + Si(2,4)導出[:1.4)
+SL〔12〕(1,2,3β)=Sま[:1,2.3
)+S!I:2,3]−1−8与(1,3]+Si(1
2)<512>C(x、2s)=sジC12) +8M
(2)+出〔1〕〔1,3β〕=S肛1.3 ) +s
、 (3:l +S孟〔1〕CI、45:]=Si(1
,4:l+5i(4]+Sも〔1〕C2,353=司〔
23〕+S写(3)+S”(:2:](2,45) =
Sx C2,4:)十生[:4]+sB[2,4][:
3.45:] =Sζ[:3.4:]+S、[:4]+
SS[3)<610>’  [1,2,3,4頭〕=S
K(12,3,45:) +8扛2,3,4β〕+S%
 (13,45) + 8i (1,2,45’:1+
SFO(1,235〕+SL (1,23,41)<6
1D’  〔2,34,5,6]=SjC23,45)
+5a(3,45”l+5i(2,45]+Sτ。(2
,35)+S〒、(:234)(1,3,4頭)=S五
(1,3,45) +S苓〔3,4即+SK 1,45
 〕+S?o (1,35) +sτI(1,3/l:
]〔1,2領β)=S、i(1,2順〕十邑(:2,4
5:)+Sミ[:1.45:]+S?o (1,25)
 + S?s (12,4]C1,2,3,5β〕=団
[:1.2.3.5 ] +S肛2,35]+Sに〔1
,351)+So (12,5〕+SL (1,23〕
CI、2,3,4β:l = 88 (1,23,4〕
+s扛2,374〕+S肛1,3.4)+8.(1,2
,4] +Sて。(1,2,3)上記計算例に見られる
ように、9行列式は先に計算された9行列式とシンドロ
ームから容易に計算される。上記計算例において9行列
式をQ多項式に置き換え、シンドロームを全て二乗から
一乗にすれば、Q多項式の計算例になる。
(実施例) 以下図面を参照して本発明による復号器の実施例を説明
する。第7図は本発明による復号器の実施例の構成図で
ある。第7図においてlは受信語を一時蓄えておくため
のデータバッファ、2は受信語からシンドロームを作成
するシンドローム生成回路、3はシンドロームから誤り
位置多項式を作成する誤り位置多項式計算回路、4は3
により作成された誤り位置多項式の根を求める誤り位置
多項式木根回路、5は4により求められた誤り位置多項
式の根に対応する受信語の誤りビットを反転する誤り訂
正回路である。また第8図および第io図は第7図の誤
り位置多項式計算回路の構成図である。第8図は9行列
式により誤り位置多項式を導く場合であり、また第9図
はQ多項式により誤り位置多項式を導く場合である。以
下この復号器の動作を説明する。
復号器に受信語Yが入力されると、lのデータバッファ
に蓄えられると同時に、2のシンドローム生成回路にも
供給され、シンドロームS、、S2.・・・S2tが計
算される。
シンドロームの計算は例えばF、 J、 Mac Wi
ll 1ans。
N、J、A、 5loane著” The Theor
y of Error−CorrectingCode
s、 Part I” (North−Holland
 Publishing Carpany)2ワO− 蛎で2にあるようにフィードバックシフトレジスタ回路
に受信語Yを人力して得られる。またシンドロームの中
でS2i (i =1.2.・・・E)は上記方法で得
られたSlを二乗することでも得られる。各・/ンドロ
ームもGF (2m)の元でありm要素のベクトルで表
わすことができるので、二乗回路はアドレスmビット、
1語がmビットのROM (Read OnlyMey
nory )で簡単に実現できる。次に生成されたシン
ドロームs、l521・・・S2tは3の誤り位置多項
式計算回路に供給される。誤り位置多項式計算回路では
シンドロームから誤り位置多項式を作成する。
本発明による復号器の誤り位置多項式計算回路について
は、第8図および第10図を参照してあとで詳しく説明
する。誤り位置多項式計算回路により作成された誤り位
置多項式の根を、4の誤り位置多項式木根回路により求
める。これは文献(F、J。
Mac Wil 1ians、 N、 J、 A、 5
loane、 ” The Theory ofεrr
or−Correcting Q)des、 I ” 
North−Holland Publ ishing
 Co−mpany pp、 275−277 )にあ
るように、受信語の第1番目のビットから第n番目のビ
ットまで各ピノ     (Ifトに対応する誤り位置
数を順次発生し誤り位置多項式に代入し零となるかどう
かを調べるChienSearcbによるのが簡単であ
り通常行われる。誤り位置多工9式求根回路により誤り
ビットの位置が判明したら、その誤りビットが1のデー
タバッファより出力される時に5の誤り訂正回路により
反転して訂正する。誤り訂正回路は、通常、排他的論理
和回路により実現される。
(以下余白) 次に本発明による復号器の特徴を形づくる誤り位1ζL
多項式計算回路について説明する0本発明による復号器
の誤り位置多項式計算回路はシンドロームから9行列式
あるいはQ多項式を簡単な構成の回路で能率的に計算し
、その9行列式あるいはQ多項式を誤り位置多項式の係
数として用いる。まず第8図の、9行列式により誤り位
置多項式を求める回路について説明°する。この回路で
は第3図の<vll>を、Vの小なるものから順に全て
計算する。第8図において11は計算された9行列式を
保持するための9行列式レジスタであり、12はシンド
ローム生成回路で生成されたシンドロームSL  + 
S 2  + −−−−32tを保持するためのシンド
ロームレジスタであり、13はシンドロームを二乗する
ための二乗回路であり、14は既に計算されて9行列式
レジスタに保持されていた9行列式と二乗されたシンド
ロームの積を計算する乗算器であり、15は14の乗算
器出力と16のレジスタ出力との和を計算する加算器で
あり、17は12のシンドロームレジスタへのシンドロ
ームの入出力を制御するシンドロームレジスタ制御回路
であり、1日は9行列式レジスタへの9行列式の入出力
を制御するQ行列式レジスタ制御回路であり、18は誤
りビット数判定回路であり、また20はタイミング回路
である。
以下にこの誤り位置多項式計算回路の動作を先に9行列
式の計算順序を示したt=6の場合を例として説明する
まず11の9行列式レジスタと16のレジスタがリセッ
トされ、次にシンドローム生成回路で生成されたシンド
ロームS 1  * S 2  + −−−−S 2t
がシンドロームレジスタに移される。9行列式レジスタ
の、どの9行列式にも対応しないアドレスに1が格納さ
れており、最初にそれが読み出され乗算器に入力される
。同時にジンドロームレジスタカらSLが読み出され、
二乗されてSIとなって乗算器に入る0乗算の結果S1
は16のレジスタに−たん格納されるが、直ちに[11
として9行列式レジスタに格納される。1日のレジスタ
はリセットされる0次に9行列式レジスタから[11を
読み出し乗算器に入力する。同時にシンドロームレジス
タからS2を読出し二乗回路で二乗してS2とし乗算器
に入力する1乗算結果32 [1]はレジスタの内容で
あるOと加算されその結果がレジスタに入る0次に9行
列式レジスタから1が読出されて乗算器に入り、同時に
シンドロームレジスタからS3が読出され、二乗器で二
乗されてS3となり乗算器に入る0乗算結果S3はレジ
スタの内容S2”El) ト加n:すFLS2[1) 
+ 33 トtt ッでレジスタに入り、直ちに[1,
2] として9行列式レジスタに格納される。レジスタ
はリセットされる。このような動作が(り返されて9行
列式が次々と計算される。その過程で[i l Ol 
= [1,2,−−−il (i =1.2.−−−−
t  )が計算されると、誤すビット数判定回路がその
値を調べ、[ilO]#0であればその時のiの伯を保
持する。それ以前から保持されていたiの値はその時に
消し去られる。全ての9行列式の計算が終了した時に誤
り    0ビット数判定回路が保持しているiの値が
誤すビット数Uである。誤りビット数Uが判定されると
、誤り位置多項式(E、A、(x))2の係数工θ、”
=cult]が9行列式レジスタから読出され、誤り位
置多項式水根回路に送られる0以上の動作を制御してい
るのがQ行列式レジスタ制御回路とシンドロームレジス
タ制御回路である。
まず各シンドロームをシンドロームレジスタに格納する
ために、シンドロームレジスタ制御回路は書込み指示の
信号と各シンドロームに対する格納アドレスをシンドロ
ームレジスタに与える。シンドロームの格納が終わると
9行列式の計算が始まる。9行列式の計算は第3図の全
ての<vlL>’をVの小なるものから順に計算するこ
とで行う。
t=6の場合の9行列式の計算順序は先に示したとうり
であるが、各Q多項式の計算においてQ行列式レジスタ
制御回路は、適切な9行列式を9行列式レジスタから読
出し、計算された9行列式を9行列式レジスタの適切な
アドレスに書込む制御を行い、またシンドロームレジス
タ制御回路は適切なシンドロームをシンドロームレジス
タから読み出す制御を行う0例えばQ行タリ式[1,3
,4,5]は、 [1,3,4,5] = 55  [1,3,41+ 
S 6 [3,4]+ S o [1,41+ 59 
[1,3]のように計算される。第9図はこの時Q行列
式レジスタ制御回路とシンドローム制御回路が行うR/
J御動作を示す。図に見られるように多ぐの読出し、書
込み制御を適切なアドレスに対して行う必要がある。こ
のための制御情報は予めROM等に格納しておき、時間
に従って読み出せばよい。
9行列式の計算が終了して誤りビット数Uが判定される
とその値はQ行列式レジスタ制御回路に入力され、Q行
列式レジスタ制御回路はcei(i=0.1,2.−−
−−u )を与える[u I ilを9行列式レジスタ
から読み出す制御を行う、Uが与えられた時の各[u 
I ilのアドレスは予めROM等に格納しておけばよ
い。
次に第10図の、Q多項式により誤り位置多項式を求め
る回路について説明する。第9図において21は計算さ
れたQ多項式を保持するためのQ多項式レジスタであり
、22はシンドローム生成回路で生成されたシンドロー
ムSl  、S 2  + −−−−+ S 2t/を
保持するためのシンドロームレジスタであり、23は既
に計算されてQ多項式レジスタに蓄えられていたQ多項
式とシンドロームの積を計算する乗算器であり、24は
23の乗算器出力と25のレジスタ出力との和を計算す
る加算器であり、2Bは22のシンドロームレジスタへ
のシンドロームの入出力全制御するシンドロームレジス
タ制御回路であり、27はQ多項式レジスタへのQ多項
式の入出力を制御するQ多項式レジスタ制御回路であり
、2日は誤りビットe判定回路であり、また28はタイ
ミング回路である。
この誤り位置多項式計算回路の動作は第8図の誤り位置
多項式計算回路において9行列式をQ多項式に置き換え
、 13の二乗回路を除いたものに等しい。
(発明の効果) 本発明によると簡単な構成の誤り訂正装置が得られ、少
ない計算量で誤り訂正符号を復号することができる。
【図面の簡単な説明】
第1図は9行列式[tlO]を求めるために計算しなけ
ればならない9行列式の集合を示す図面、第2図は9行
列式[t−110]を求めるために計Hしなければなら
ない9行列式の集合を示す図面、第3図は9行列式の集
合<tlo>。 計算しなければならない9行列式の集合を示す図面、第
4図はQ多項式(tlo)を求めるために計算しなけれ
ばならないQ多項式の集合を示す図面、第5図はQ多項
式(t−110)を求めるために計算しなければならな
いQ多項式の集合を示す図面、第6図はQ多項式のを<
(tlO>>。 <(tll>)、および<<t−tlo>>を求めるた
めに計算しなければならないQ多項式の集合を示す図面
である。第7図は本発明による復号器の実施例の構成図
、第8図は第7図の中の誤り位置多項   ′11式計
算回路の構成図であり、9行列式を用いる場合を示し、
第9図は第8図中のQ行列式レジスタ制御回路とシンド
ロームレジスタ制御回路が行う制御動作例を示し、第1
O図は第7図の中の誤り位置多項式計算回路の構成図で
Q多項式を用いる場合を示す。 特  許  出  願  人 国際電信電話株式会社 特許出願代理人

Claims (2)

    【特許請求の範囲】
  1. (1)入力されたデータY=(y_1、y_2、・・・
    、y_n)に対してパリティ検査行列Hを用いて、YH
    ^tの演算によりシンドロームを求め、このシンドロー
    ム(S_1、S_2、・・・S_2_t)を要素とする
    行列式Q_tおよびこの行列式Q_tからいくつかの対
    角要素を含む行と列を除いてできる行列式(これらの行
    列式を総称して「Q行列式」と呼ぶ)を求め、該Q行列
    式から誤り位置多項式の係数を決定し、この誤り位置多
    項式の根を求めることにより前記入力データY中の誤り
    ビットを特定して誤りを訂正する誤り訂正符号復号方式
    において、前記Q行列式を求める手段が、既に計算され
    たQ行列式を蓄積するQ行列式蓄積手段と、該Q行列式
    蓄積手段に蓄積されているQ行列式とシンドロームとの
    予め定まる組合せについて、Q行列式とシンドロームの
    2乗との積和を演算し、該演算結果を新たなQ行列式と
    して前記Q行列式蓄積手段に蓄積する手段からなること
    を特徴とする誤り訂正符号復号方式。
  2. (2)入力されたデータY=(y_1、y_2、・・・
    、y_n)に対してパリティ検査行列Hを用いて、YH
    ^tの演算によりシンドロームを求め、このシンドロー
    ム(S_1、S_2、・・・S_2_t)を要素とする
    行列式Q_tおよびこの行列式Q_tからいくつかの対
    角要素を含む行と列を除いてできる行列式(これらの行
    列式を総称して「Q行列式」と呼ぶ)の平方根であるシ
    ンドロームの多項式(「Q多項式」と呼ぶ)を求め、該
    Q多項式から誤り位置多項式の係数を決定し、この誤り
    位置多項式の根を求めることにより前記入力データY中
    の誤りビットを特定して誤りを訂正する訂正符号復号方
    式において、前記Q多項式を求める手段が、既に計算さ
    れたQ多項式を蓄積するQ多項式蓄積手段と、該Q多項
    式蓄積手段に蓄積されているQ多項式とシンドロームと
    の予め定まる組合せについてQ多項式とシンドロームと
    の積和を演算し、該演算結果を新たなQ多項式とし前記
    Q多項式蓄積手段に蓄積する演算手段とからなることを
    特徴とする誤り訂正符号復号方式。
JP59183755A 1984-09-04 1984-09-04 誤り訂正符号復号方式 Granted JPS6162234A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP59183755A JPS6162234A (ja) 1984-09-04 1984-09-04 誤り訂正符号復号方式
GB08521884A GB2164179B (en) 1984-09-04 1985-09-03 Error correcting code decoding system
US06/772,504 US4694455A (en) 1984-09-04 1985-09-04 Decoding method for multiple bit error correction BCH codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183755A JPS6162234A (ja) 1984-09-04 1984-09-04 誤り訂正符号復号方式

Publications (2)

Publication Number Publication Date
JPS6162234A true JPS6162234A (ja) 1986-03-31
JPH0152936B2 JPH0152936B2 (ja) 1989-11-10

Family

ID=16141407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183755A Granted JPS6162234A (ja) 1984-09-04 1984-09-04 誤り訂正符号復号方式

Country Status (3)

Country Link
US (1) US4694455A (ja)
JP (1) JPS6162234A (ja)
GB (1) GB2164179B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763330A (en) * 1986-05-06 1988-08-09 Mita Industrial Co., Ltd. Syndrome calculating apparatus
US4875211A (en) * 1986-12-10 1989-10-17 Matsushita Electric Industrial Co., Ltd. Galois field arithmetic logic unit
JPS63236416A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 符号化復号化方法
US4866716A (en) * 1987-05-15 1989-09-12 Digital Equipment Corporation Real-time BCH error correction code decoding mechanism
JPH0697559B2 (ja) * 1987-09-24 1994-11-30 三菱電機株式会社 半導体記憶装置
US4856004A (en) * 1987-10-05 1989-08-08 Motorola, Inc. Microprocessor based BCH decoder
US4958349A (en) * 1988-11-01 1990-09-18 Ford Aerospace Corporation High data rate BCH decoder
JPH02125532A (ja) * 1988-11-04 1990-05-14 Sony Corp Bch符号の復号装置
US5040179A (en) * 1989-08-18 1991-08-13 Loral Aerospace Corp. High data rate BCH encoder
EP0413856B1 (en) * 1989-08-24 1994-12-21 Koninklijke Philips Electronics N.V. A decoding method and apparatus for decoding code words that are wordwise protected by a non-binary BCH code against at least one symbol error
JPH03179923A (ja) * 1989-12-08 1991-08-05 Matsushita Electric Ind Co Ltd Bch符号の復号方法および装置
US5343481A (en) * 1991-01-07 1994-08-30 Kraft Clifford H BCH error-location polynomial decoder
US5323402A (en) * 1991-02-14 1994-06-21 The Mitre Corporation Programmable systolic BCH decoder
EP0611054B1 (en) * 1993-01-22 1998-04-08 Canon Kabushiki Kaisha Polynomial-set deriving apparatus and method
JP2694792B2 (ja) * 1993-01-27 1997-12-24 日本電気株式会社 誤り位置多項式演算回路
DE69317766T2 (de) * 1993-06-10 1998-07-30 Bull Hn Information Syst Fehlerkorrekturgerät für digitale Daten zur Korrektur von Einfachfehlern (sec), von Doppelfehlern (ded) und Vielfacheinzelbytefehlern (sbd) und zur Korrektur von Einzelbytefehlern ungerader Anzahl (odd sbc)
US5535225A (en) * 1993-10-12 1996-07-09 Hughes Aircraft Company Time domain algebraic encoder/decoder
JPH08125640A (ja) * 1994-10-28 1996-05-17 Murata Mach Ltd 誤り訂正符号復号器の再同期化装置
FR2735889B1 (fr) * 1995-06-22 1997-09-05 Sgs Thomson Microelectronics Circuit de calcul de syndrome
US20020116679A1 (en) * 2000-12-15 2002-08-22 Mike Lei In-band FEC decoder for sonet
JP3606569B2 (ja) * 2001-03-09 2005-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 復号回路、該復号回路を用いる復号装置、復号方法および半導体デバイス
JP3552683B2 (ja) * 2001-03-09 2004-08-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 信号処理方法、信号処理システム、および信号処理のためのプログラムおよび該プログラムを記録したコンピュータ可読な記録媒体
US20040176933A1 (en) * 2003-03-06 2004-09-09 International Business Machines Corporation Symbolic expansion of complex determinants
US20060004806A1 (en) * 2004-06-01 2006-01-05 Kraft Frank M Updating data in a multi-system network that utilizes asynchronous message transfer
US7467346B2 (en) * 2005-08-18 2008-12-16 Hitachi Global Storage Technologies Netherlands, B.V. Decoding error correction codes using a modular single recursion implementation
US7694207B1 (en) * 2006-09-25 2010-04-06 The United States Of America As Represented By The Director, National Security Agency Method of decoding signals having binary BCH codes
US7734991B1 (en) * 2007-01-04 2010-06-08 The United States Of America As Represented By The Director, National Security Agency Method of encoding signals with binary codes
KR101437396B1 (ko) * 2008-02-27 2014-09-05 삼성전자주식회사 레이턴시를 줄일 수 있는 에러 정정 블록을 포함하는메모리 시스템 및 그것의 에러 정정 방법
US9444580B2 (en) 2013-08-06 2016-09-13 OptCTS, Inc. Optimized data transfer utilizing optimized code table signaling
US10523490B2 (en) 2013-08-06 2019-12-31 Agilepq, Inc. Authentication of a subscribed code table user utilizing optimized code table signaling
US9455799B2 (en) 2013-08-06 2016-09-27 OptCTS, Inc. Dynamic control of quality of service (QOS) using derived QOS measures
US10056919B2 (en) 2014-07-02 2018-08-21 Agilepq, Inc. Data recovery utilizing optimized code table signaling
JP2019518397A (ja) 2016-06-06 2019-06-27 アジャイルピーキュー, インコーポレイテッド データ変換システムおよび方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124011A (ja) * 1982-12-29 1984-07-18 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 多数バイトエラ−訂正システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1500232A (en) * 1974-07-04 1978-02-08 Marconi Co Ltd Digital data signal transmission arrangements
US4013997A (en) * 1975-11-17 1977-03-22 Recognition Equipment Incorporated Error detection/correction system
US4360916A (en) * 1979-12-31 1982-11-23 Ncr Canada Ltd.-Ncr Canada Ltee. Method and apparatus for providing for two bits-error detection and correction
GB2093238B (en) * 1981-02-18 1985-04-17 Kokusai Denshin Denwa Co Ltd Error correcting system for simultaneous errors in a code
JPS5846741A (ja) * 1981-09-11 1983-03-18 Nec Corp 復号器
US4473902A (en) * 1982-04-22 1984-09-25 Sperrt Corporation Error correcting code processing system
JPS58219852A (ja) * 1982-06-15 1983-12-21 Toshiba Corp エラ−訂正回路
US4509172A (en) * 1982-09-28 1985-04-02 International Business Machines Corporation Double error correction - triple error detection code
US4519079A (en) * 1983-02-17 1985-05-21 The United States Of America As Represented By The Secretary Of The Army Error correction method and apparatus
DE3484455D1 (de) * 1983-09-06 1991-05-23 Toshiba Kawasaki Kk Fehlerkorrekturschaltung.
US4556977A (en) * 1983-09-15 1985-12-03 International Business Machines Corporation Decoding of BCH double error correction - triple error detection (DEC-TED) codes
US4564944A (en) * 1983-12-30 1986-01-14 International Business Machines Corporation Error correcting scheme

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124011A (ja) * 1982-12-29 1984-07-18 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン 多数バイトエラ−訂正システム

Also Published As

Publication number Publication date
GB2164179B (en) 1988-06-15
GB2164179A (en) 1986-03-12
GB8521884D0 (en) 1985-10-09
JPH0152936B2 (ja) 1989-11-10
US4694455A (en) 1987-09-15

Similar Documents

Publication Publication Date Title
JPS6162234A (ja) 誤り訂正符号復号方式
US6550035B1 (en) Method and apparatus of Reed-Solomon encoding-decoding
Chang et al. Algebraic decoding of (71, 36, 11),(79, 40, 15), and (97, 49, 15) quadratic residue codes
Fedorenko et al. Finding roots of polynomials over finite fields
Costello A construction technique for random-error-correcting convolutional codes
JPS59124011A (ja) 多数バイトエラ−訂正システム
JPH10135848A (ja) リードソロモン符号化装置およびその方法
JP7047092B2 (ja) 階段コードの復号化方法、装置および記憶媒体
KR19980702551A (ko) 개량된 3, 4개 에러 보정 시스템
US6928601B2 (en) Decoding circuit, and decoder, decoding method and semiconductor device that use the decoding circuit
JPH0879094A (ja) リード−ソロモン・デコーダ
US7010738B2 (en) Combinational circuit, and encoder, decoder and semiconductor device using this combinational circuit
US8347190B2 (en) Systematic encoder with arbitrary parity positions
TW566008B (en) Apparatus for solving key equation polynomials in decoding error correction codes
US20030159103A1 (en) Efficient method for fast decoding of BCH binary codes
US6915478B2 (en) Method and apparatus for computing Reed-Solomon error magnitudes
US6421807B1 (en) Decoding apparatus, processing apparatus and methods therefor
US8181096B2 (en) Configurable Reed-Solomon decoder based on modified Forney syndromes
Kamiya On multisequence shift register synthesis and generalized-minimum-distance decoding of Reed-Solomon codes
EP1704647A2 (en) A method of reed-solomon encoding and decoding
TWI385931B (zh) Gray code decoding method and decoder
US20030009723A1 (en) Simplified reed-solomon decoding circuit and method of decoding reed-solomon codes
TWI776483B (zh) 循環碼之編碼與解碼方法
US7185258B2 (en) Signal processing method, signal processing system, program for signal processing, and computer-readable storage medium on which this program is recorded
US8296632B1 (en) Encoding and decoding of generalized Reed-Solomon codes using parallel processing techniques