JPH0879094A - リード−ソロモン・デコーダ - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】係数の最初の伝送順序で処理すべきそれらの係
数の誤差を供給できるリード−ソロモン・デコーダを得
る。 【構成】リード−ソロモン・デコーダが、最大値Ｎを有
するＭ個の係数の符号を受ける。それらの係数のうちの
ｔ個を訂正できる。リード−ソロモン・デコーダは、各
列のＭ個のデータを逐次受ける２ｔ個の多項式カウンタ
１２〜１４を含み、階数ｉ（ｉ＝０，１．．．２ｔ−１
階）の多項式カウンタ１２〜１４が、シンドローム多項
式のｉ次の項の係数を供給する。ある回路がエラー・ロ
ケータ多項式の係数をシンドローム多項式の係数から供
給する。別の回路が、値α¹ ないしα^M を逐次求めるこ
とによって、エラー・ロケータ多項式の根を求める。階
数ｉの多項式カウンタ１２〜１４の前段に、乗数がα
^(B+i)(N-M)である乗算器４４が設けられる。α^B+i は符
号母多項式のｉ番目の根である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送（電気信号、無線
信号、またはその他の任意の適当な信号による）中にデ
ジタル・データの誤りを訂正するためのリード−ソロモ
ン・デコーダに関するものであり、更に詳しくいえば、
訂正すべきデータおよびそれぞれの訂正値を、適当な順
序で提供するためのリード−ソロモン・デコーダ方法お
よび装置に関するものである。

【０００２】

【従来の技術】リード−ソロモン（ＲＳ）符号は、ＲＳ
符号の形で伝送するデータ・パケットを供給することに
より、それらのデータ・パケットをＲＳ符号から取り出
し、受信機で訂正することにある。ＲＳ符号というのは
Ｍ個のデジタル・データの集合であって、２ｔ個の異な
る根を有する２ｔ次の母多項式の倍数であるＭ−１次の
多項式の係数に関連づけられるＭ個のデジタル・データ
の集合のことである。そのようなＲＳ符号を伝送する際
には、ｔ個までのエラー係数を探して訂正できる。

【０００３】また、ＲＳ符合の係数は有限体の要素に関
連づけられる。したがって、伝送すべき係数がｎビット
の数であるとすると、２ⁿ 個の要素の有限体、ＧＦ（２
ⁿ ）と記される、を用いる。この有限体においては、Ｒ
Ｓ符号はＮ＝２ⁿ −１個までの係数を含むことができ
る。

【０００４】有限体においては、加算および乗算が特異
的に定義される。乗算は、ｉを任意の正の整数または負
の整数であるとして、有限体の引き続く要素を０、α
⁰ 、α¹ 、．．．α^N-1 およびαⁱ ＝α^i+N と書くこと
ができるようなものである。

【０００５】Ｍ−２ｔ個のデータａ_M-2t-1、．．．ａ
₁ 、ａ₀ の集合をＲＳ符号化に従って伝送するために
（Ｍ≦Ｎ）、下記の多項式を形成する。 ａ（ｘ）＝ａ_M-2t-1ｘ^M-2t-1＋．．．ａ₁ ｘ＋ａ₀

【０００６】次に、多項式の係数 Ａ（ｘ）＝ｘ^2tａ（ｘ）＋ｒ（ｘ） を伝送する。ここに、ｒ（ｘ）は多項式ｘ^2tａ（ｘ）を
母多項式で除した剰余である。したがって多項式Ａ
（ｘ）の係数ＡはＲＳ符号を構成し、２ｔ次からＮ−１
次の項に対応する係数は、伝送すべき実効係数ａであ
る。もちろん、伝送には誤りがつきものであり、受けた
係数Ａのいくつかは誤りのことがある。

【０００７】図１は受けた係数Ａのうちｔ個までのエラ
ー係数を訂正するために設計された従来のリード−ソロ
モン・デコーダの構造を表す。受けた係数Ａは、多項式
Ａ（ｘ）の次数が低くなる項に対応する順序でデコーダ
に供給される。

【０００８】回路１０が２ｔ−１次のシンドローム多項
式Ｓ（ｘ）（以下、シンドロームと記す）の係数を供給
する。このシンドロームのｉ次（ｉ＝０，１，．．．２
ｔ−１）の項の係数は次のように表される。 Ｓ_i ＝Ａ（α^B+i ） ここに、α^B+0 、α^B+1 ．．．α^B+2t-1は母多項式の
根、Ｂは定数である。

【０００９】図２はシンドロームの係数を供給する回路
１０の従来の構造を表す。この構造は、シンドロームの
係数Ｓ₀ ないしＳ_2t-1にそれぞれ関連付けられている２
ｔ個の多項式カウンタを含む。シンドロームの係数Ｓ_i
に関連付けられている各多項式カウンタはレジスタ１２
を含む。このレジスタの前段には加算器１３が設けられ
る。各加算器１３の第１の入力端子が係数Ａ_M-1 〜Ａ₀
を逐次受ける。各加算器１３の第２の入力端子が、乗算
器１４においてα^B+i を乗ぜられたレジスタ１２の出力
を受ける。

【００１０】係数Ａ_j が到達するたびに、レジスタ１２
の内容が、それの最初の内容をＡ_jα^B+i だけ増加した
もので置き換えられる。係数Ａ_M-1 が到達すると、レジ
スタ１２はｘ＝α^B+i 、すなわち、シンドロームの係数
Ｓ_i 、である時の多項式Ａ（ｘ）の値を含む。係数Ａ
は、多項式Ａ（ｘ）の次数が低くなる項に対応する順序
で多項式カウンタに供給しなければならない。

【００１１】図１の回路２０が、 ｘ^2tγ（ｘ）＋λ（ｘ）Ｓ（ｘ）＝Ｒ（ｘ） であるように、シンドローム係数から、ｔより低いか、
ｔに等しい次数のいわゆるエラー・ロケータ多項式λ
（ｘ）の係数と、ｔより低い次数のいわゆるエラー訂正
多項式Ｒ（ｘ）の係数とを供給する。上の式で、γ
（ｘ）は決定すべきでない多項式である。

【００１２】エラー・ロケータ多項式λ（ｘ）はたかだ
かｔ個の異なる根を有する。α^r （ｒ＝０，１，．．．
Ｍ−１）が多項式λ（ｘ）の根であるならば、係数Ａ
_N-r はエラー付きで伝送されたことになる。この係数の
エラーは次のように表される。 ｅ_r ＝Ｒ（α^r ）／α^r λ’（α^r ） （１） ここに、λ’は多項式λの微分多項式である。

【００１３】多項式λ（ｘ）の係数と多項式Ｒ（ｘ）の
係数を計算するために、回路２０はユークリッド・アル
ゴリズムを使用する。

【００１４】ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏ
ｎ Ｃｏｍｐｕｔｅｒｓ，Ｖｏｌ．Ｃ−３４，Ｎｏ．
５，１９８５年５月、所載の論文「Ａ ＶＬＳＩ Ｄｅ
ｓｉｇｎ ｏｆ ａ Ｐｉｐｅｌｉｎｅ Ｒｅｅｄ−Ｓ
ｏｌｏｍｏｎ Ｄｅｃｏｒｄｅｒ」は、ユークリッド・
アルゴリズムの使用例と、この例におけるユークリッド
・アルゴリズムを実行する回路について記述している。

【００１５】多項式λ（ｘ）の係数と多項式Ｒ（ｘ）の
係数から、多項式λ（ｘ）の根を計算し、かつ誤りを
（１）式に従って計算するために、図１における回路３
０を使用する。回路３０は、エラー・ロケータ多項式の
根を求めるための第１の部分３７と、誤差ｅ₀ ，．．．
ｅ_M-1 を供給するための第２の部分３９とを含む。

【００１６】図３は、エラー・ロケータ多項式λ（ｘ）
の根を求めるための第１の部分３７の従来の構造を表
す。この従来の構造は、多項式λ（ｘ）のｘの引き続く
値α⁰、α^-1．．．α^1-M に対する値を計算する。多項
式λ（ｘ）のｘの各値α⁰ ないしα^1-M に対する値を計
算するために、広い表面を要するＭ個の多項式カウンタ
を設ける代わりに、多項式λ（ｘ）の係数λ₀ ないしλ
_t にそれぞれ関連付けられるｔ＋１個の計算セルが設け
られる。

【００１７】係数λ_i に関連付けられている各セルはレ
ジスタ３２を含み、このレジスタの前段に乗算器３３が
設けられる。この乗算器の第１の入力端子がレジスタ３
２の出力を受け、第２の入力端子が値α^-i＝α^N-1 を受
ける。

【００１８】レジスタ３２の出力は加算器３４のそれぞ
れ入力端子に供給される。

【００１９】最初に、係数λ₀ ないしλ_t がそれぞれレ
ジスタ３２に書込まれる。したがって、加算器３４はｘ
＝α⁰ ＝１に対する多項式λ（ｘ）の値を供給する。

【００２０】次に、引き続くＭ−１回の各ステップにお
いてレジスタ３２への書込みが可能にされる。すなわ
ち、（ｊ−ｉ）回目のステップでは、係数λ_i に関連付
けられているレジスタ３２が値λ_i α^-ij を含む。加算
器３４はｘ＝α^-jに対する多項式λ（ｘ）の値を供給す
る。

【００２１】そうすると、図３の構造は、引き続くＭ回
のステップの間に、ｘの値α⁰ ないしα^1-M に対する多
項式λ（ｘ）の値を供給する。それらのステップのおの
おのにおいて、対応する誤差ｅが計算される。ステップ
ｒにおいて、加算器３４が非０値を供給するものとする
と、誤差ｅ_r は零である。それ以外は、（１）式に従っ
て誤差ｅ_r を計算する。その結果、多項式Ａ（ｘ）の次
数が高くなる項の係数に対応する順序で誤差ｅが計算さ
れる。

【００２２】図１に示すように、誤差ｅ₀ 〜ｅ_M-1 は加
算器３６の第１の入力端子に逐次供給される。同時に、
加算器３６はそれの第２の入力端子に対応する係数Ａ、
すなわち、係数Ａ₀ 〜Ａ_M-1 、を順次受ける。係数Ａ
は、遅延／順序反転回路４０を介して加算器３６に供給
される。導入する遅延は、回路１０によるシンドローム
の係数のＭ回の計算ステップと、多項式λ（ｘ）の係数
と多項式Ｒ（ｘ）の係数を回路２０によって供給するた
めに必要な２ｔ回のステップとを補償することを意図し
たものである。加算器３６によって供給される訂正した
係数Ａの伝送順序を順序反転回路４２によって再び反転
して、最初の伝送順序に戻す。これが必要な理由は、多
項式Ａの最低次の２ｔ個の係数を供給する際にひき起こ
される待ち時間を避けるためである。それらの係数は希
望の係数ａに対応しない。

【００２３】したがって、従来のリード−ソロモン・デ
コーダは、複雑な回路によって制御される最低Ｍ個のフ
リップフロップをおのおの含む、２つの反転回路を必要
とする。

【００２４】

【発明が解決しようとする課題】本発明の目的は、係数
の最初の伝送順序で処理すべきそれらの係数の誤差を供
給できるリード−ソロモン・デコーダを得ることであ
る。

【００２５】

【課題を解決するための手段】この目的を達成するため
に、本発明は多項式λ（ｘ）の根を求める順序を逆にす
る、すなわち、値α⁰ ないしα^1-M を求める代わりに、
値α¹ ないしα^M を求める、ことを基にする。本発明の
目的は、図３に示す逐次求根構造によっても達成され
る。しかし、そのように直接行う時は、訂正すべき対応
する係数の指数はＮ−１ないしＮ−Ｍである。これは、
Ｎ＝Ｍである特定の場合に係数Ａ_M-1 ないしＡ₀ に対応
するだけである。

【００２６】一般に試行順序を逆にするためには、本発
明に従って、Ｍ個の係数Ａ_M-1 ないしＡ₀ が、最低次の
項であるＮ−Ｍ項が零であるような、Ｎ−１次多項式の
最高次の項の係数であると仮定する。このためには、シ
ンドロームの係数を計算するための回路においては、多
項式Ａ（ｘ）の代わりに多項式ｘ^N-M Ａ（ｘ）を使用す
ることで十分である。

【００２７】別の例示的な実施態様においては、本発明
は、連続する根α^B ないしα^B+2t-1を有する母多項式の
倍数である、Ｍ−１次の多項式の係数に対応するＭ個の
ｎビットデータの列を受けるリード−ソロモン・デコー
ダを提供するものである。ここに、Ｂは整数定数であ
る。それらの係数は、Ｎ＋１＝２ⁿ 個の要素の有限体の
要素に関連づけられ、それらの要素のうちでαは非０お
よび非１の要素である。デコーダは、各列のＭ個のデー
タを逐次受ける２ｔ個の多項式カウンタ（１２〜１４）
を含む。階数ｉ（ｉ＝０，１．．．２ｔ−１）の多項式
カウンタが、根α^B+i に対するＭ−１次の前記多項式の
値に等しい、シンドローム多項式の値に等しい次数ｉの
項の係数を供給し、階数ｉのこの多項式カウンタの前段
に、乗数がα^(B+i)(N-M)の乗算器（４４）が設けられ
る。回路が、シンドローム多項式の係数から、ｔにたか
だか等しい次数のエラー・ロケータ多項式の係数を供給
する。別の回路が、根の値α¹ ないしα^M を逐次求める
ことによってエラー・ロケータ多項式の根を発見する。

【００２８】本発明の実施態様によれば、Ｎ＝ｋ（Ｎ−
Ｍ）（ｋは整数）であるならば、デコーダは乗数がそれ
ぞれα^B(N-M)、α^(B+1)(N-M)、．．．α^(B+k-1)(N-M)で
ある乗算器をｋ個含み、階数ｉの（ｉ＝０，１．．．ｋ
−１）の乗算器が階数ｉ＋ｐｋの多項式カウンタの前段
に設けられ、ｐは０から（２ｔ−ｉ−１）／ｋの整数部
まで変化する。

【００２９】本発明の実施態様によれば、エラー・ロケ
ータ多項式の根を計算するための回路が、エラー・ロケ
ータ多項式の次数ｉの項の各係数に対して、この係数を
最初に保存するレジスタと、レジスタの内容を、そのレ
ジスタに先行するレジスタのαⁱ を乗じられた内容で逐
次置き換えるために接続された乗算器とを含み、各乗算
器の出力が加算器のそれぞれの入力端子に供給される。

【００３０】上記目的およびその他の目的、特徴および
態様ならびに利点が、添付図面を参照して行う本発明の
範囲からの詳細な説明から明らかになるであろう。

【００３１】

【実施例】ＲＳ符号のＭ個の係数Ａ_M-1 およびＡ₀ を、
それらの係数の到達順序を変更することなしに訂正する
ために、本発明は、Ｍ個の係数がＮ−１次の多項式の最
高次の項に対応するかのように、それらの係数を処理す
る。最低次のＮ−Ｍ項は零であると考えられる（Ｎは使
用した有限体の非零要素の数、Ｍは各ＲＳ符号の係数の
数である）。これは、最初の多項式Ａ（ｘ）にｘ^N-M を
乗じたものに等しい。多項式ｘ^N-M Ａ（ｘ）の得た係数
もＲＳ符号を構成する。その理由は、多項式Ａ（ｘ）の
根が多項式ｘ^N-M Ａ（ｘ）の根でもあるためである。

【００３２】この方法では、シンドロームの係数の計算
を変更する。その理由は、ｉ次の項の係数が今は次式で
表されるからである。 Ｓ_i ＝α^(B+i)(M-N)Ａ（α^B+i ）

【００３３】図４はシンドロームの係数を本発明に従っ
て計算する回路の実施例を示す。図２に示す要素と同じ
要素は同じ参照番号で示す。図４の回路は、係数Ｓ_i に
関連付けられている各多項式カウンタの前段に乗数α
^(B+i)(N-M)の乗算器４４が設けられている点が、図２に
示す回路と異なる。

【００３４】図５は、値α¹ ないしα^M を逐次求めるこ
とによってエラー・ロケータ多項式λ（ｘ）の根を求め
るための回路３８（図７参照）の実施例を示す。この順
序での連続するＭ回の根を求める作業で得た値は、Ｎ−
１次多項式のＮ−１次ないしＮ−Ｍ次の項の係数に対応
する。多項式Ａ（ｘ）にｘ^N-M を乗ずるから、それらの
係数は係数Ａ_M-1 ないしＡ₀ に対応する。値は係数Ａが
到達する順序で求めるために、図１の順序反転回路４２
と遅延回路４０中の順序反転回路は設ける必要はない
（図７参照）。これによって、デコーダを大幅に簡単に
できる。回路３９は誤差ｅ_M-1 、．．．ｅ₀ を供給す
る。

【００３５】逐次求根するために設計された図５の回路
では、図３に示す要素と同じ要素は同じ参照番号で示
す。しかし、加算器３４が、レジスタ３２の出力ではな
くて乗算器３３の出力を受けること、および係数λ_i に
関連付けられている各乗算器３３がα^-iではなくてαⁱ
を受けることが、図３の構造とこの構造は異なる。

【００３６】最初に、係数λ₀ ないしλ_t がそれぞれレ
ジスタ３２に書込まれる。したがって、加算器３４はｘ
＝α¹ に対する多項式λ（ｘ）の値を供給する。Ｍ−１
回の追加のステップの間に、レジスタ３２での書込みが
可能にされ、加算器３４はｘがα² からα^M-1 まで変化
する間の多項式λ（ｘ）の値を供給する。

【００３７】図６は、ＮがＮ−Ｍの倍数（Ｎ＝ｋ（Ｎ−
Ｍ））である特定の場合におけるシンドローム係数を計
算するための、図４に示す回路を簡単にした実施例を示
す。この場合には、係数Ｓ_i に関連付けられている乗算
器４４は係数Ｓ_i-k に関連付けられている乗算器として
同じ乗算を実行する。したがって、係数Ｓ_i に関連付け
られている乗算器４４は省くことができ、対応する多項
式カウンタには、係数Ｓ_i-k に関連付けられている乗算
器４４によって出力が供給される。

【００３８】図６はデジタルテレビジョンにおけるＲＳ
符号のケーブルによる伝送または衛星による伝送につい
てのヨーロッパ規格に対応する、Ｎ＝２５５、Ｍ＝２０
４、Ｂ＝０、およびｔ＝８である場合の簡単化を示す。
この場合には、Ｎ＝５（Ｎ−Ｍ）、Ｎ−Ｍ＝５１であ
る。係数Ｓ₀ 、Ｓ₅ 、Ｓ₁₀およびＳ₁₅に関連付けられて
いる多項式カウンタに、係数Ａ₂₀₃ ないしＡ₀ が直接供
給される。係数Ｓ₁ 、Ｓ ₆ およびＳ₁₁に関連付けられて
いる多項式カウンタの前段に、乗数がα⁵¹である乗算器
が設けられる。係数Ｓ₂ 、Ｓ₇ およびＳ₁₂に関連付けら
れている多項式カウンタの前段に、乗数がα² ｘ⁵¹であ
る乗算器が設けられる。係数Ｓ₃ 、Ｓ₈ およびＳ₁₃に関
連付けられている多項式カウンタの前段に、乗数がα³
ｘ⁵¹である乗算器が設けられる。係数Ｓ₄ 、Ｓ₉ および
Ｓ₁₄に関連付けられている多項式カウンタの前段に、乗
数がα⁴ ｘ⁵¹である乗算器が設けられる。

【００３９】この例においては、多項式カウンタの入力
端子には、通常求められる１５個の乗算器の代わりに、
４個の乗算器を使用する。

【００４０】以上、本発明の少なくとも１つの例示的実
施例を説明したが、当業者であれば種々の変更、変形お
よび改良を容易に行えるであろう。それらの変更、変形
および改良は本発明の要旨および範囲に含まれるもので
ある。したがって、以上の説明は例に過ぎず、限定する
ものではない。本発明は特許請求の範囲およびそれの均
等物において定められるものとしてのみ限定されるもの
である。

【図面の簡単な説明】

【図１】従来のリード−ソロモン・デコーダの構造を概
略的に示す図である。

【図２】シンドローム係数を計算するための回路の従来
の構造を概略的に示す図である。

【図３】エラー・ロケータ多項式の根を逐次求めるため
の回路の従来の構造を概略的に示す図である。

【図４】シンドロームの係数を本発明に従って計算する
ための回路の実施例を示す図である。

【図５】本発明の逐次求根回路の実施例を示す図であ
る。

【図６】シンドローム係数を計算するための回路の最適
な実施例を示す図である。

【図７】本発明のリード−ソロモン・デコーダの構造を
示す図である。

【符号の説明】

１０，２０，３０ 回路 １２，３２ レジスタ １３，３４ 加算器 １４，３３，４４ 乗算器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 Ｂを整数定数とし、係数がＮ＋１＝２ⁿ
   個の要素の有限体の要素に関連づけられ、それらの要素
   のうちでαを非０および非１の要素であるとして、連続
   する根α^B ないしα^B+2t-1を有する母多項式の倍数であ
   るＭ−１次の多項式の係数に対応するＭ個のｎビットデ
   ータの列を受けるリード−ソロモン・デコーダであっ
   て、 各列のＭ個のデータを逐次受ける２ｔ個の多項式カウン
   タ（１２〜１４）と、シンドローム多項式の係数から、
   ｔにたかだか等しい次数のエラー・ロケータ多項式
   （λ）の係数を供給する回路（２０）と、 根の値α¹ ないしα^M を逐次求めることによってエラー
   ・ロケータ多項式の根を求めるための回路（３０）と、
   を含み、階数ｉ（ｉ＝０，１．．．２ｔ−１）の多項式
   カウンタが、根α^B+i に対するＭ−１次の前記多項式の
   値に等しい、シンドローム多項式の値に等しい次数ｉの
   項の係数（Ｓ_i ）を供給し、階数ｉの前記多項式カウン
   タに乗数がα^{(B+i )(N-M)}の乗算器（４４）が先行するこ
   とを特徴とするリード−ソロモン・デコーダ。
2. 【請求項２】 Ｎ＝ｋ（Ｎ−Ｍ）（ｋは整数）であるな
   らば、デコーダは乗数がそれぞれα^B(N-M)、α
   ^(B+1)(N-M)、．．．α^(B+k-1)(N-M)である乗算器（４
   ４）をｋ個含み、階数ｉ（ｉ＝０，１．．．ｋ−１）の
   乗算器が階数ｉ＋ｐｋの多項式カウンタに先行し、ここ
   に、ｐは０から（２ｔ−ｉ−１）／ｋの整数部まで変化
   することを特徴とする請求項１に記載のリード−ソロモ
   ン・デコーダ。
3. 【請求項３】 エラー・ロケータ多項式（λ）の根を求
   めるための前記回路（３０）が、エラー・ロケータ多項
   式の次数ｉの項の各係数に対して、前記係数を最初に保
   存するレジスタ（３２）と、レジスタの内容を、そのレ
   ジスタに先行するレジスタのαⁱ を乗じられた内容で逐
   次置き換えるために接続された乗算器（３３）とを含
   み、各乗算器の出力が加算器（３４）のそれぞれの入力
   端子に供給されることを特徴とする請求項１に記載のリ
   ード−ソロモン・デコーダ。
4. 【請求項４】 Ｎ＝２５５、Ｍ＝２０４、Ｂ＝０、およ
   びｔ＝８であることを特徴とする請求項１ないし３のい
   ずれか１つに記載のリード−ソロモン・デコーダ。