JPH03179923A - Ｂｃｈ符号の復号方法および装置 - Google Patents
Ｂｃｈ符号の復号方法および装置Info
- Publication number
- JPH03179923A JPH03179923A JP89319389A JP31938989A JPH03179923A JP H03179923 A JPH03179923 A JP H03179923A JP 89319389 A JP89319389 A JP 89319389A JP 31938989 A JP31938989 A JP 31938989A JP H03179923 A JPH03179923 A JP H03179923A
- Authority
- JP
- Japan
- Prior art keywords
- code
- syndrome
- code sequence
- bit
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 208000011580 syndromic disease Diseases 0.000 claims abstract description 109
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000007689 inspection Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 101100004297 Caenorhabditis elegans bet-1 gene Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本光明は、ディジタルデータの仏迭やｉじ蝕再生等によ
って生じたデータの誤りを３■正する瞑り訂正方法およ
び装置に明するものである。
って生じたデータの誤りを３■正する瞑り訂正方法およ
び装置に明するものである。
従来の技術
ディジタルデータを仏送する際に生じるデータのビット
誤りを訂正するために送信側で情報系列に検査系列を付
加しで送缶し、受イ！側で挟盆系列をもとに誤り訂正装
置によってム送中に生じた誤りを訂正する方法が用いら
れている。上ｉピの検査系列を得るための誤りＳ］正符
号の１つにＢＣＨ符号がめり、Ｂ （、１１相号による
誤り訂正装置として、征米から第７図に示°ｆようなり
ａｈ符号の復号装置がよく知られている。
誤りを訂正するために送信側で情報系列に検査系列を付
加しで送缶し、受イ！側で挟盆系列をもとに誤り訂正装
置によってム送中に生じた誤りを訂正する方法が用いら
れている。上ｉピの検査系列を得るための誤りＳ］正符
号の１つにＢＣＨ符号がめり、Ｂ （、１１相号による
誤り訂正装置として、征米から第７図に示°ｆようなり
ａｈ符号の復号装置がよく知られている。
以下に、図−を参Ｉｔｃｈ ｔ、なから１．Ｌ述したｉ
ｉＬ釆のＢＣｎ符号の復号装置の一例について説明する
。
ｉＬ釆のＢＣｎ符号の復号装置の一例について説明する
。
第７図において、１１１は入力端子で、ＢＣＨ符号で符
号化された符号系列を入力する端子である。
号化された符号系列を入力する端子である。
１０１はシンドローム生成回路で、Ｂ（、）ｉ符号の検
査行列に基づいて入力端子１１１から入力された符号系
列からシンドロームを算出するものである。
査行列に基づいて入力端子１１１から入力された符号系
列からシンドロームを算出するものである。
１０２は保持回路で、シンドローム生成回路１０１が符
号系列からシンドロームを算出し終えた時点でそのシン
ドロームを保持する回路である。１０３は符号変換器で
、保持−路１０２が保持しているシンドロームを入力し
、符号系列中に含まれる１つまたは２つの誤りのビット
位置を示す情報に変換して出力するもので、通常Ｒ（Ｊ
Ｍ（続出し専用メモリ）が用いられる。符号変換器１０
３に用いられるに０Ｍは、保持回路】０２で保持された
シンドロームをアドレス入力とし、すべての２ビット以
下の誤りについて、それぞれの誤りパターンで得られる
シンドロームをアドレス番地としたデータにその時の誤
りの位置を設定しておく。１０８は遅延回路で、入力端
子１１１から入力された符号系列をＤ］定の時間遅延さ
せたのち順次出力するものである。
号系列からシンドロームを算出し終えた時点でそのシン
ドロームを保持する回路である。１０３は符号変換器で
、保持−路１０２が保持しているシンドロームを入力し
、符号系列中に含まれる１つまたは２つの誤りのビット
位置を示す情報に変換して出力するもので、通常Ｒ（Ｊ
Ｍ（続出し専用メモリ）が用いられる。符号変換器１０
３に用いられるに０Ｍは、保持回路】０２で保持された
シンドロームをアドレス入力とし、すべての２ビット以
下の誤りについて、それぞれの誤りパターンで得られる
シンドロームをアドレス番地としたデータにその時の誤
りの位置を設定しておく。１０８は遅延回路で、入力端
子１１１から入力された符号系列をＤ］定の時間遅延さ
せたのち順次出力するものである。
１０７は計数回路で、遅延−路１０８から遅延されて出
力される符号系列のビット位置を計数するものである。
力される符号系列のビット位置を計数するものである。
１０５ 、 １０６は一致判定四路で、符号変換器１０
３の出力する誤り位置と計数回路１０７の出力する符号
系列のビット位置とをそれぞれ比較し、一致すれば誤り
訂正信号を出力するものである。
３の出力する誤り位置と計数回路１０７の出力する符号
系列のビット位置とをそれぞれ比較し、一致すれば誤り
訂正信号を出力するものである。
１１０は論理和回路で、−段判定回路１０５ 、１０６
の出力する誤り訂正信号を論理和して出力するものであ
る。１０９はビット反転１ａｌｔｊ？！！で、遅延回路
１０８から遅延されて出力される符８系列を論理和回路
１１Ｏの出力する誤り訂正（ｉ３号に従ってビット反転
することで符号系列に含まれる誤りを訂正して出力する
もので、排他的論理和ＬＪＭで実曳されるものである。
の出力する誤り訂正信号を論理和して出力するものであ
る。１０９はビット反転１ａｌｔｊ？！！で、遅延回路
１０８から遅延されて出力される符８系列を論理和回路
１１Ｏの出力する誤り訂正（ｉ３号に従ってビット反転
することで符号系列に含まれる誤りを訂正して出力する
もので、排他的論理和ＬＪＭで実曳されるものである。
いま、伝送されてきた符号か符号系列として入力端子１
１１から入力されると、符号系列からシンドローム生成
回路１０１によってシンドロームが求められ、保持回路
１０２によって保持さイ゛シる。保持回路１０２に保持
されたシンドロームを相号変換器１０３に入力して符号
系列に生じた誤りの位置を符号変換器１０３の出力に得
る。同時に、符号系列を遅延回路］０８に入力しておく
。次に、計数回路１０７を起動し、符号系列のビット位
置を計数しながら、遅延回路１０８から符号系列１ｚ
ｌｌ１ｉ４次出力する。一致判定回路１０５ 、１０６
で符号変換器１０３に得られる誤りの位置と計数１！！
ｌ略１０７で計数されている符号系列のビット位置とを
それぞれ比較し、いずれかが一致したときに論理和回路
１１０を経て誤り訂正信号を出力する。誤り訂正信号に
従って遅延回路１０８の出力する符号系列をビット反転
回路１０９でビット反転することで符号系列に含まれる
誤りを訂正し、出力端子１１２から復号系列として出力
する。
１１から入力されると、符号系列からシンドローム生成
回路１０１によってシンドロームが求められ、保持回路
１０２によって保持さイ゛シる。保持回路１０２に保持
されたシンドロームを相号変換器１０３に入力して符号
系列に生じた誤りの位置を符号変換器１０３の出力に得
る。同時に、符号系列を遅延回路］０８に入力しておく
。次に、計数回路１０７を起動し、符号系列のビット位
置を計数しながら、遅延回路１０８から符号系列１ｚ
ｌｌ１ｉ４次出力する。一致判定回路１０５ 、１０６
で符号変換器１０３に得られる誤りの位置と計数１！！
ｌ略１０７で計数されている符号系列のビット位置とを
それぞれ比較し、いずれかが一致したときに論理和回路
１１０を経て誤り訂正信号を出力する。誤り訂正信号に
従って遅延回路１０８の出力する符号系列をビット反転
回路１０９でビット反転することで符号系列に含まれる
誤りを訂正し、出力端子１１２から復号系列として出力
する。
（参考、刷物俊秀「Ｂ（Ｉｔ符号による誤り訂正」。
放送技術、昭５８．１１． ）’、１１１１）。
発明が解決しようとする課題
しかしながら上記のような構成では、符号変換器１０３
に用いられるＲ ＯＭに、シンドロームと同じビット数
のアドレスをもち、各アドレス番地に誤りの位置を表現
し得るだけのビット数のデータをもつものが必要となる
。したがって、ＲｏＭの記憶容量が非′帛に大きくなり
、Ｂ ＣＨ符ぢの復号製置の回路規模を大きくするとい
う課題を有していた。さらには、課りＪ■正に用いる符
号の符号長が長くなると、ＲＣ）ＩＶｉの記憶容量が符
号長に対して指数関数的に増加して、振号装置の回路規
模が莫大になり、実現が困短なものになる。
に用いられるＲ ＯＭに、シンドロームと同じビット数
のアドレスをもち、各アドレス番地に誤りの位置を表現
し得るだけのビット数のデータをもつものが必要となる
。したがって、ＲｏＭの記憶容量が非′帛に大きくなり
、Ｂ ＣＨ符ぢの復号製置の回路規模を大きくするとい
う課題を有していた。さらには、課りＪ■正に用いる符
号の符号長が長くなると、ＲＣ）ＩＶｉの記憶容量が符
号長に対して指数関数的に増加して、振号装置の回路規
模が莫大になり、実現が困短なものになる。
たとえば、Ｂ ＣＨ（１ｓ、 ？）符号の場合、シンド
ロームのビット数が８ビットでＲＯＭのアドレスが８ビ
ットとなり、１つのアドレス番地に格納するデータのビ
ット数は符号長１５ビット中の２つの位置情報を表ｍす
るために８ビット必要であり、ＲυＭのｉ己憶８量は２
０４８ （＝８ Ｘ ２”）ビットにｙｚる。
ロームのビット数が８ビットでＲＯＭのアドレスが８ビ
ットとなり、１つのアドレス番地に格納するデータのビ
ット数は符号長１５ビット中の２つの位置情報を表ｍす
るために８ビット必要であり、ＲυＭのｉ己憶８量は２
０４８ （＝８ Ｘ ２”）ビットにｙｚる。
さらには、２５５ビットの符号長をもつＢ Ｃ）ｉ（２
５５゜２３９）符号の場合では、１０４８５７６ビット
もの記憶容量が必要になる。また、Ｋ Ｕ ＩＶＩのよ
うな記憶手段が必要であるため、装置のり、Ｓｌ化に適
さないものである。
５５゜２３９）符号の場合では、１０４８５７６ビット
もの記憶容量が必要になる。また、Ｋ Ｕ ＩＶＩのよ
うな記憶手段が必要であるため、装置のり、Ｓｌ化に適
さないものである。
本発明は上記問題を解決するもので、２つのシンドロー
ム生成回路でそれぞれシンドロームを求め、それらのシ
ンドロームを有限体上での演算処理によって誤り訂正信
号を得るようにし、回路規模が小さく、かつ論理回路素
子だけで構成可能なりｃ ｔ−ｉ符号の復号方法および
装置を提供するものである。
ム生成回路でそれぞれシンドロームを求め、それらのシ
ンドロームを有限体上での演算処理によって誤り訂正信
号を得るようにし、回路規模が小さく、かつ論理回路素
子だけで構成可能なりｃ ｔ−ｉ符号の復号方法および
装置を提供するものである。
課題を解決するための手段
上記の課題を解決するために本発明のＢ ＣＨ符号の復
号方法は、２ビット以下の誤りが訂正可能なりＣＨ符号
で符号化された符号系列を入力とし、前記Ｂ（■符号の
第１の検査行列に基づいて前記符号系列から第１のシン
ドロームを求め、前記ＨＣＨ符号の第２の検査行列に基
づいて前記符号系列から第２のシンドロームを求め、有
限体上で前記第１のシンドロームから定数を減算したも
のをべき乗して第１の検査符号を求め、有限体上で前記
第２のシンドロームから定数を減算して第２の検査符号
を求め、前記第１の検査符号と前記第２の検査符号が一
致し且つ前記第１のシンドロームのビット列のうち少な
くとも１ビットが０でない場合に誤り訂正情報を得て、
前記誤り訂正情報に従って１１ｊｊ記狩号系列をビット
反転することで符号系列に含まれる誤りを訂正した復号
系列を得るものである。
号方法は、２ビット以下の誤りが訂正可能なりＣＨ符号
で符号化された符号系列を入力とし、前記Ｂ（■符号の
第１の検査行列に基づいて前記符号系列から第１のシン
ドロームを求め、前記ＨＣＨ符号の第２の検査行列に基
づいて前記符号系列から第２のシンドロームを求め、有
限体上で前記第１のシンドロームから定数を減算したも
のをべき乗して第１の検査符号を求め、有限体上で前記
第２のシンドロームから定数を減算して第２の検査符号
を求め、前記第１の検査符号と前記第２の検査符号が一
致し且つ前記第１のシンドロームのビット列のうち少な
くとも１ビットが０でない場合に誤り訂正情報を得て、
前記誤り訂正情報に従って１１ｊｊ記狩号系列をビット
反転することで符号系列に含まれる誤りを訂正した復号
系列を得るものである。
さらに、本発明は、２ビット以下の誤りが訂正ｉ：ｉＪ
能なＨＣＨ符月で９９号化された符号系列を入力とし、
前ｆｆ１ｄ Ｂ ＣＨ符号の第１の検査行列にｉルづい
て前記符遥系列から第１のシンドロームを求め、前記Ｂ
（ｈ符号０第２の検査行列に基づいて前記符号系列から
第２のシンドロームを求め、有限体上で前記第１のシン
ドロームから定数を減算したものをべき乗したのち定数
を加算して＠１の検査符号を求め、前記第１の検査符号
と前記＠２のシンドロームが一致し且つＩｔ’ｌｌ ｇ
Ｑ ｍ ’のシンドロームのビット列のうち少なくとも
１ビットがＯでない場合に誤り訂正１＾報を得て、ＴＪ
Ｕｆｌ己誤り訂正情報に従って前記符号系列をビット反
転することで符号系列に含まれる誤りをａ」正した復号
系列を得るものである。
能なＨＣＨ符月で９９号化された符号系列を入力とし、
前ｆｆ１ｄ Ｂ ＣＨ符号の第１の検査行列にｉルづい
て前記符遥系列から第１のシンドロームを求め、前記Ｂ
（ｈ符号０第２の検査行列に基づいて前記符号系列から
第２のシンドロームを求め、有限体上で前記第１のシン
ドロームから定数を減算したものをべき乗したのち定数
を加算して＠１の検査符号を求め、前記第１の検査符号
と前記＠２のシンドロームが一致し且つＩｔ’ｌｌ ｇ
Ｑ ｍ ’のシンドロームのビット列のうち少なくとも
１ビットがＯでない場合に誤り訂正１＾報を得て、ＴＪ
Ｕｆｌ己誤り訂正情報に従って前記符号系列をビット反
転することで符号系列に含まれる誤りをａ」正した復号
系列を得るものである。
また、本発明（Ｄ Ｂ ＣＨ符号の振号装置は、２ビッ
ト以下の誤りが訂正可能なりＧＭ符号で符号化された符
号系列を入力とし、前記符号系列から第１のシンドロー
ムを生成する第１のシンドローム生成手段と、前記符号
系列から第２のシンドロームを／Ｅ成する第２のシンド
ローム生成手段と、有限体上で前記第１のシンドローム
から定数を減算する第１の減算手段と、有限体上で＋Ｔ
ｔｆ記第】の減算手段の出力をべき來し第１の検査符号
を生成するべき乗手段と、有限体上で前記第２のシンド
ロームから定数を減算し第２の検査符号を生成する第２
の減算手段と、前ｄ０第１の検査符号と前記第２の検査
符号とを比咬し両者の検査符号が一致した場合に一致（
ｉｊ ”Ｉを出力する一致判定手段と、前記第１０つシ
ンドロームのビット列のうち少なくとも］ビットが（）
でない場合に、Ｈ′１正許可信号を出力する非零検出手
段と、前孔非零検出手段が訂正許”Ｊ （ｒ’４号を出
力し且つ両ｊＩ記一致判定手段が一致信句を出力してい
る場合に誤り訂正信号を出力する論理積手段と、前記符
号系列を所定の時間遅延させたのち１１偵次出力する遅
延手段と、０１１記遅延手段にて遅延された符号系列を
前記誤り訂正信号に従ってビット反仏したものを復号系
列として出力するビット反転手段とを偏えたものである
。
ト以下の誤りが訂正可能なりＧＭ符号で符号化された符
号系列を入力とし、前記符号系列から第１のシンドロー
ムを生成する第１のシンドローム生成手段と、前記符号
系列から第２のシンドロームを／Ｅ成する第２のシンド
ローム生成手段と、有限体上で前記第１のシンドローム
から定数を減算する第１の減算手段と、有限体上で＋Ｔ
ｔｆ記第】の減算手段の出力をべき來し第１の検査符号
を生成するべき乗手段と、有限体上で前記第２のシンド
ロームから定数を減算し第２の検査符号を生成する第２
の減算手段と、前ｄ０第１の検査符号と前記第２の検査
符号とを比咬し両者の検査符号が一致した場合に一致（
ｉｊ ”Ｉを出力する一致判定手段と、前記第１０つシ
ンドロームのビット列のうち少なくとも］ビットが（）
でない場合に、Ｈ′１正許可信号を出力する非零検出手
段と、前孔非零検出手段が訂正許”Ｊ （ｒ’４号を出
力し且つ両ｊＩ記一致判定手段が一致信句を出力してい
る場合に誤り訂正信号を出力する論理積手段と、前記符
号系列を所定の時間遅延させたのち１１偵次出力する遅
延手段と、０１１記遅延手段にて遅延された符号系列を
前記誤り訂正信号に従ってビット反仏したものを復号系
列として出力するビット反転手段とを偏えたものである
。
さらに、本丸１９」は、２ビット以下Ｑつ誤りかｄＪ正
可能なり Ｃ１１ｑＦ、ｆ号で符号化された符号系列を
入力とし、ＩＵ記？ｉｆ ４−ｉ−系列から第１のシン
ドロームを生１＆ ｊる第１υノシンドローム生瓜十段
と、ＯｉＪ糺衿号系列から第２のシンドロームを生成す
る＠２のシンドローム生成手段と、＝ｓ’ ｔｕｂ体上
でｎａ Ｍｅ第１のシンドロームから定数を減算する減
算手段と、有限体上で前記減算手段の出力をべき乗する
べき乗手段と、自山体上でｉ和記べき乗手段の出力に定
数を加算し第１の検査符号を生成する加算手段と、前記
第１０．）検査符号と前記第２のシンドロームとを比較
し１ＩＩＩＩ名の検査符号か一致した場合に一致信号を
出力する一致判定手段と、前記第１ωシンドロームのビ
ット列めうち少なくともｌビットか０でない場合にＪ」
正許再偵号を出力する非零検出手段と、ｒＪＵ記非零仙
山手収が訂正許可信号を出力し且つｔＴＪ記一致判定手
段が一致信号を出力している場合に誤り訂正イ畠号を出
力する論理積手段と、前記符号系列を１ｙｒ定の時間遅
延させたのちＪ＋Ｈ＋Ｈ力出力近址手段と、１１■記遅
延手段にて遅延された符号系列を前ｇＬ！誤り訂正（ｉ
−ｆ Ｓに７）１つてビット反転したものを復号系夕Ｏ
として出力−Ｊるビット反転手段とを備えたものである
。
可能なり Ｃ１１ｑＦ、ｆ号で符号化された符号系列を
入力とし、ＩＵ記？ｉｆ ４−ｉ−系列から第１のシン
ドロームを生１＆ ｊる第１υノシンドローム生瓜十段
と、ＯｉＪ糺衿号系列から第２のシンドロームを生成す
る＠２のシンドローム生成手段と、＝ｓ’ ｔｕｂ体上
でｎａ Ｍｅ第１のシンドロームから定数を減算する減
算手段と、有限体上で前記減算手段の出力をべき乗する
べき乗手段と、自山体上でｉ和記べき乗手段の出力に定
数を加算し第１の検査符号を生成する加算手段と、前記
第１０．）検査符号と前記第２のシンドロームとを比較
し１ＩＩＩＩ名の検査符号か一致した場合に一致信号を
出力する一致判定手段と、前記第１ωシンドロームのビ
ット列めうち少なくともｌビットか０でない場合にＪ」
正許再偵号を出力する非零検出手段と、ｒＪＵ記非零仙
山手収が訂正許可信号を出力し且つｔＴＪ記一致判定手
段が一致信号を出力している場合に誤り訂正イ畠号を出
力する論理積手段と、前記符号系列を１ｙｒ定の時間遅
延させたのちＪ＋Ｈ＋Ｈ力出力近址手段と、１１■記遅
延手段にて遅延された符号系列を前ｇＬ！誤り訂正（ｉ
−ｆ Ｓに７）１つてビット反転したものを復号系夕Ｏ
として出力−Ｊるビット反転手段とを備えたものである
。
作用
上記栴威により、２つｒツノシンドローム出代回路でそ
れぞれシンドロームを求め、それらのシンドロームを有
限体上での演辞処則によって誤り訂正信号を得ることで
、ＨＵ ）ｉ相月の復旬久置ω回路規摸を小さくし、且
つ論１１９」１路素子のみで描成することを可能にする
。
れぞれシンドロームを求め、それらのシンドロームを有
限体上での演辞処則によって誤り訂正信号を得ることで
、ＨＵ ）ｉ相月の復旬久置ω回路規摸を小さくし、且
つ論１１９」１路素子のみで描成することを可能にする
。
実施側
以下本発明の一実施例におけるＢＣＨ ７：〕号の復り
装置について図−を参照しなから説明する。
装置について図−を参照しなから説明する。
実ｍ伽の動作説ψ」を簡単にするため、まずＢＣＨ？ｆ
号について述べる。２ビット以下の誤りが訂正可能なり
Ｕ ）１符号６ま有限体（ＪＦ（２ｍ）の元α及びａ
３を枳とする９０甥長がｎ（−２″′ −１）の符号で
、符号系列を、 Ｒ−＝ （ａｌ 、 ａ２ 、−・、 ａｎ １ 、
ａｎ ）とすると、符号系列には２つの検査行列１１１
＝（ａ”−１，ｔｚ” ” 、−、ａ 、１１ Ｊ
ｈａ−（ａ”（・・−１）３（・−２）ｌ”’Ｉ”ｌα
〕、α に対して、 ）ｉｔｓ゛１＝。
号について述べる。２ビット以下の誤りが訂正可能なり
Ｕ ）１符号６ま有限体（ＪＦ（２ｍ）の元α及びａ
３を枳とする９０甥長がｎ（−２″′ −１）の符号で
、符号系列を、 Ｒ−＝ （ａｌ 、 ａ２ 、−・、 ａｎ １ 、
ａｎ ）とすると、符号系列には２つの検査行列１１１
＝（ａ”−１，ｔｚ” ” 、−、ａ 、１１ Ｊ
ｈａ−（ａ”（・・−１）３（・−２）ｌ”’Ｉ”ｌα
〕、α に対して、 ）ｉｔｓ゛１＝。
上ｌａ Ｒ””−。
が成り立つように符号化されている。また、伍送中に誤
りが発生した場合υ）符号糸タリを１（′−（ａｌ
＋ａ２’ １”、Ｂａｎ Ｈ’ 、ａｎ’）とＴると
、 １（’＝ ｋ 十Ｅ ｂ ”” （ｅｌ、 ｅ２．・・・、 ｅｎ １．
ｅｎ ）ａｔ ＝ａｔ −１−ｅｔ と表現できる。ここで、Ｅは誤り系列で、符号系列中の
誤りの発生したヒントに刻応するヒントが１で他のビッ
トが０の系列である。
りが発生した場合υ）符号糸タリを１（′−（ａｌ
＋ａ２’ １”、Ｂａｎ Ｈ’ 、ａｎ’）とＴると
、 １（’＝ ｋ 十Ｅ ｂ ”” （ｅｌ、 ｅ２．・・・、 ｅｎ １．
ｅｎ ）ａｔ ＝ａｔ −１−ｅｔ と表現できる。ここで、Ｅは誤り系列で、符号系列中の
誤りの発生したヒントに刻応するヒントが１で他のビッ
トが０の系列である。
以下、符号系列の第１番目と第ｊ番目の２つのビットに
誤りか発生した場合、すなわち、誤り系列りのビットｅ
１とｅｊが１でそれ以外のビットが０である場合につい
て本実施例の復号装置の動作を説明する。
誤りか発生した場合、すなわち、誤り系列りのビットｅ
１とｅｊが１でそれ以外のビットが０である場合につい
て本実施例の復号装置の動作を説明する。
第１図は不発ψ」の第１の実施例におけるＢＣＨ符号の
復号装置の構成を示すブロック図である。
復号装置の構成を示すブロック図である。
第１図において、１１は入力端子で、誤りが発生した付
は系列ｋか入力される端子である。１はシンドローム生
瓜１川路で、柏崎系列ｋから検査行列■１によって、シ
ンドローム Ｓｌ−出に′ ＝ Ｈ＋ ＲＴ＋Ｈｔ ＥＴ ）ｉｔ １Ｔ ａｎ＋＋ａｎ Ｊ を訴、出するものである。２はシンドローム生成回路で
、ネ）号系列Ｋ から極査行列ｈ８によって、シンドロ
ーム Ｓ８二）１ａｌ（’ Ｔ １−１ａｉ＜Ｔ＋１−１ａＥＴ ）１ｓｈ、′ｒ ａＢ（ｎ−ｉ） ＋ａ８（ｎ−ｊ） を算出するものである。８は遅ｉ［Ｊ路で、入力端出力
するものである。符号系列に′の入力が完了した時点で
遅延回路８から符号系列に′の第１番１」のビットａ１
′ か出力され、シンドローム生成回路１゜２からはシ
ンドロームＳｔ、Ｓ８が出力されている。
は系列ｋか入力される端子である。１はシンドローム生
瓜１川路で、柏崎系列ｋから検査行列■１によって、シ
ンドローム Ｓｌ−出に′ ＝ Ｈ＋ ＲＴ＋Ｈｔ ＥＴ ）ｉｔ １Ｔ ａｎ＋＋ａｎ Ｊ を訴、出するものである。２はシンドローム生成回路で
、ネ）号系列Ｋ から極査行列ｈ８によって、シンドロ
ーム Ｓ８二）１ａｌ（’ Ｔ １−１ａｉ＜Ｔ＋１−１ａＥＴ ）１ｓｈ、′ｒ ａＢ（ｎ−ｉ） ＋ａ８（ｎ−ｊ） を算出するものである。８は遅ｉ［Ｊ路で、入力端出力
するものである。符号系列に′の入力が完了した時点で
遅延回路８から符号系列に′の第１番１」のビットａ１
′ か出力され、シンドローム生成回路１゜２からはシ
ンドロームＳｔ、Ｓ８が出力されている。
以降、後句装置は誤り創止過程に入る。誤り訂正過程で
は、入力端子１１からは常に０が入力されるものとし、
シンドローム生成回路１．２および遅延−路８を順次動
作させる。また、誤り訂正過程におけるシンドローム生
成回路１，２および連結ＩＩ！回路８の最初の状態を第
１状態と呼び、シンドローム生成回路１，２および遅延
回路８を１状態動作させる毎に、第２．第３．・・・、
第ｔ、・・・、第ｎ状態と呼ぶことにする。
は、入力端子１１からは常に０が入力されるものとし、
シンドローム生成回路１．２および遅延−路８を順次動
作させる。また、誤り訂正過程におけるシンドローム生
成回路１，２および連結ＩＩ！回路８の最初の状態を第
１状態と呼び、シンドローム生成回路１，２および遅延
回路８を１状態動作させる毎に、第２．第３．・・・、
第ｔ、・・・、第ｎ状態と呼ぶことにする。
シンドローム生成回路１は０を入力して１状態動作させ
ると、それまでの出力にαを乗算したものを新たな出力
とする回路となり、第を状態において、 ５ｔａｊ−１＝ （ａｎ−ｉ ＋α”−ｊ） 、ｚ
ｔ−１α （αＬ−ｉ＋α１−ｊ） を得る。シンドローム生成１！Ｉ 路２１．Ｔ、０を入
力して１状態動作さセると、それまでの出力にａ８を乗
多−シたものを新たな出力とする１］！ｌ路となり、第
を状態において、 ５８ｒｚ８（Ｌ １） ＝ （ａＢ（ｎ ｉ） ＋ａ８
（ｎ ｊ） ）（ｌＢ（ｔ Ｉ）＝、２Ｂ（ｎ １ ）
（α１１（Ｌ−ｉ ） ＋ｒｚ８（１−ｊ） ）を得
る。３は減算１回路で、シンドローム生成回路１の出力
からαｕ−１を練じる。５はべき乗回路で、減算−」略
３の出力を３乗する。したがって、べき乗回路５の出力
に（寅食符号 Ｐ＋ ＝（ＳｌａＬ−１−ａｎ ｌ ）８：ａ ａ （
ｎ １ ） （（ｚも−ｉ ＋ａ”７ｊ −１） ”ａ
８ （ｎ Ｉ ） １ａ３（Ｌ ’ ） 十ａ ８（
’−Ｊ ） １＋（αｔ−ｉ ＋ａＬ−ｊ ）（ａｔ
’ −１）Ｃａ” ｊ −１）１を得る。４は減算−
路で、シンドローム生成回路２の出力からａＢ（ｎ−１
）を減じ、板金符号）Ｊ８＝５８ａ８（Ｌ−１） −ａ
ＢＣｎ−１）α８（ｎ ｌ） （ａｌｌ（Ｌ ｉ） ＋
（％＜Ｌ ３）−１１を得る。６は一致判定一路で、検
査符号Ｐ１と検査符号りとを比較し、両者が一致した場
合に一致信号を出力するものである。検査符号Ｐ＋と検
査９０号Ｐ８は、ｔ＝１およびｔ＝ｊにおいて一致する
。すなわち、第１状態および第ｊ状態において一致判定
回路６から−：！ｆ！１．倍号か出力される。７は非零
検出回路で、第１状態および第Ｊ状態においてシンドロ
ームＳｌは零でないため、非零検査回路７からは訂正許
可信号が出力される。１０は論理積回路で、一致判定回
路６から一致信号が出力されかつ非零検査回路７からは
訂正許ｎＪ （ｉ号が出力されている場合に誤り訂正信
号を出力するもので、第ｉ状態および第ｊ状態において
論理積ｌｑｌ路１０から誤り１１正佃号か出力される。
ると、それまでの出力にαを乗算したものを新たな出力
とする回路となり、第を状態において、 ５ｔａｊ−１＝ （ａｎ−ｉ ＋α”−ｊ） 、ｚ
ｔ−１α （αＬ−ｉ＋α１−ｊ） を得る。シンドローム生成１！Ｉ 路２１．Ｔ、０を入
力して１状態動作さセると、それまでの出力にａ８を乗
多−シたものを新たな出力とする１］！ｌ路となり、第
を状態において、 ５８ｒｚ８（Ｌ １） ＝ （ａＢ（ｎ ｉ） ＋ａ８
（ｎ ｊ） ）（ｌＢ（ｔ Ｉ）＝、２Ｂ（ｎ １ ）
（α１１（Ｌ−ｉ ） ＋ｒｚ８（１−ｊ） ）を得
る。３は減算１回路で、シンドローム生成回路１の出力
からαｕ−１を練じる。５はべき乗回路で、減算−」略
３の出力を３乗する。したがって、べき乗回路５の出力
に（寅食符号 Ｐ＋ ＝（ＳｌａＬ−１−ａｎ ｌ ）８：ａ ａ （
ｎ １ ） （（ｚも−ｉ ＋ａ”７ｊ −１） ”ａ
８ （ｎ Ｉ ） １ａ３（Ｌ ’ ） 十ａ ８（
’−Ｊ ） １＋（αｔ−ｉ ＋ａＬ−ｊ ）（ａｔ
’ −１）Ｃａ” ｊ −１）１を得る。４は減算−
路で、シンドローム生成回路２の出力からａＢ（ｎ−１
）を減じ、板金符号）Ｊ８＝５８ａ８（Ｌ−１） −ａ
ＢＣｎ−１）α８（ｎ ｌ） （ａｌｌ（Ｌ ｉ） ＋
（％＜Ｌ ３）−１１を得る。６は一致判定一路で、検
査符号Ｐ１と検査符号りとを比較し、両者が一致した場
合に一致信号を出力するものである。検査符号Ｐ＋と検
査９０号Ｐ８は、ｔ＝１およびｔ＝ｊにおいて一致する
。すなわち、第１状態および第ｊ状態において一致判定
回路６から−：！ｆ！１．倍号か出力される。７は非零
検出回路で、第１状態および第Ｊ状態においてシンドロ
ームＳｌは零でないため、非零検査回路７からは訂正許
可信号が出力される。１０は論理積回路で、一致判定回
路６から一致信号が出力されかつ非零検査回路７からは
訂正許ｎＪ （ｉ号が出力されている場合に誤り訂正信
号を出力するもので、第ｉ状態および第ｊ状態において
論理積ｌｑｌ路１０から誤り１１正佃号か出力される。
９はビット反転回路で、遅延器８の出力を誤り訂正信号
にｋつでビット反転するもので、排他的−理和（ｇｌ略
て実現できる。第１状態および第」状態において遅延’
Ｊ＝Ｈｓから出力されている祠号系列ｌ＜の第１番目の
ビットａｌ’および＠Ｊ番目のビットａｊ′はビット反
転回路９で誤り訂正信号によって反転される。すなわち
、誤りか生じた市１番目のビットおよび第ｊ番目のビッ
トの誤りは訂正され、復号系列として出力端子１２から
出力される。それ以外０ヒントはそのまま出力端子１２
から出力される。
にｋつでビット反転するもので、排他的−理和（ｇｌ略
て実現できる。第１状態および第」状態において遅延’
Ｊ＝Ｈｓから出力されている祠号系列ｌ＜の第１番目の
ビットａｌ’および＠Ｊ番目のビットａｊ′はビット反
転回路９で誤り訂正信号によって反転される。すなわち
、誤りか生じた市１番目のビットおよび第ｊ番目のビッ
トの誤りは訂正され、復号系列として出力端子１２から
出力される。それ以外０ヒントはそのまま出力端子１２
から出力される。
また、誤りが第１番目の１ヒノ１−のみＪ、、生じた動
台は、シンドロームおよび検査符号か Ｓｌ−αｙ１−ｉ Ｓａ −＝ Ｃ８（ｎ−ｉ ） Ｐｌ工、□８Ｃｎ １） （、ｚ８（けＩ）−１−α
ｔｉ（αｔ−１１１ １’Ｂ＝４８（ｎ ｌ）（Ｃ８（Ｌ−ｉ）−１１とな
り、誤り訂正信号は第１状態だけで得られ、第１番目υ
）】ビットの誤りがＪＪ正される。誤りがない場合は、
シンドロームおよび検査符号がＳｌ −。
台は、シンドロームおよび検査符号か Ｓｌ−αｙ１−ｉ Ｓａ −＝ Ｃ８（ｎ−ｉ ） Ｐｌ工、□８Ｃｎ １） （、ｚ８（けＩ）−１−α
ｔｉ（αｔ−１１１ １’Ｂ＝４８（ｎ ｌ）（Ｃ８（Ｌ−ｉ）−１１とな
り、誤り訂正信号は第１状態だけで得られ、第１番目υ
）】ビットの誤りがＪＪ正される。誤りがない場合は、
シンドロームおよび検査符号がＳｌ −。
Ｓａ ＝ 。
Ｐｔ ＝−ヶ８（ｎ−１）
ｐ Ｂ ＝＝ （１）ｌ Ｃ１１”” Ｉ ）となり
、７δに検査符号Ｐ１と検査符号Ｐ８とは一致し、一致
判定１１！Ｉ略６からは一致信号か出力されるが、シン
ドロームｂｘか岑であり、非零検出口路７から訂正許可
信号が出力されないため、論理積回路１゜から誤り訂正
（Ｍ号が出力さｎない。
、７δに検査符号Ｐ１と検査符号Ｐ８とは一致し、一致
判定１１！Ｉ略６からは一致信号か出力されるが、シン
ドロームｂｘか岑であり、非零検出口路７から訂正許可
信号が出力されないため、論理積回路１゜から誤り訂正
（Ｍ号が出力さｎない。
以上のようにして本実施例のＢｅｔ−１神号の匁号装置
は２ビットＪＪ十の誤りが訂正できる。
は２ビットＪＪ十の誤りが訂正できる。
第１図における主要なブロックの具体的なＩＩＪ回路棺
成をＢにＨ（１５，７）７０号の復号装置の場合を倒に
詳しく説明する。シンドローム生成回路１は検査行列り
目こ基づいてシンドロームＳ１を切出するもので、第３
図のような回路で構成できる。シンドローム生成旧１路
２は板金行列Ｆ１８に基づいてシンドロームＳ８を算出
するもので、第４図のような回路で構成できる。第３図
および第４図において、４】ａ〜４１ｄ、５１ａ〜５１
ｄ はフリッププロップで、シフトレジスタの役割を果
たず。４２ａ 、 ４２ｂ 、 ５２ａ〜５２ｄは２を
法とした加鼻器で、排他的ｍ出ｙυ和回路で実現できた
ものである。
成をＢにＨ（１５，７）７０号の復号装置の場合を倒に
詳しく説明する。シンドローム生成回路１は検査行列り
目こ基づいてシンドロームＳ１を切出するもので、第３
図のような回路で構成できる。シンドローム生成旧１路
２は板金行列Ｆ１８に基づいてシンドロームＳ８を算出
するもので、第４図のような回路で構成できる。第３図
および第４図において、４】ａ〜４１ｄ、５１ａ〜５１
ｄ はフリッププロップで、シフトレジスタの役割を果
たず。４２ａ 、 ４２ｂ 、 ５２ａ〜５２ｄは２を
法とした加鼻器で、排他的ｍ出ｙυ和回路で実現できた
ものである。
減算Ｌ１〕１路３は入力からα１４を減算する１ｏ１路
で、第５図に小すようなもいである。減算１！回路４は
入力カラｅｘ ａ ＊ １４ （−α４２−（ｚ ｉ２
）を減算するＩＪ７Ｊ路で、第６図に示すようなもの
である。第５図および第６図において、６１２〜６ｚｆ
は否定回路である。べき乗１ｒＵ 略５は入力を３
乗する回路で、へカを〔Ｃ８゜Ｃ２、ＣＩ 、ＣＯ）と
するとき、 ｄａ ＝ Ｃ２＋ ＣＢ−Ｃ２＋ｃｓ−ｃｌ十Ｃ２＋
ｃｔｄ２＝ Ｃ３・Ｃ２＋ｃｓ−ｃ１＋ｃｓ−ｃ。
で、第５図に小すようなもいである。減算１！回路４は
入力カラｅｘ ａ ＊ １４ （−α４２−（ｚ ｉ２
）を減算するＩＪ７Ｊ路で、第６図に示すようなもの
である。第５図および第６図において、６１２〜６ｚｆ
は否定回路である。べき乗１ｒＵ 略５は入力を３
乗する回路で、へカを〔Ｃ８゜Ｃ２、ＣＩ 、ＣＯ）と
するとき、 ｄａ ＝ Ｃ２＋ ＣＢ−Ｃ２＋ｃｓ−ｃｌ十Ｃ２＋
ｃｔｄ２＝ Ｃ３・Ｃ２＋ｃｓ−ｃ１＋ｃｓ−ｃ。
十Ｃ２＋Ｃ２ＩＣ１十Ｃ２・ＣＯ＋ Ｃｌ−Ｃ０ｄｌ＝
ｃａ ＋ ＣＢ−Ｃ２＋Ｃ２・ＣＯ＋ ｃｌ・ｃ。
ｃａ ＋ ＣＢ−Ｃ２＋Ｃ２・ＣＯ＋ ｃｌ・ｃ。
ｄｏ ＝ ｃｓ−ｃｉ ＋Ｃ２・ＣＩ ＋ Ｃ２−Ｃ０
＋ ＣＯなる満均ジ演算の結果（ｄａ 、Ｃ２，ｄｔ
、ｄｏ ）を出力する回路である。上記の論理式の演算
において、Ｘ・ＹはＸとＹ （７）論理積、Ｘ十ＹはＸ
とＹの排他的論理和を示し、論理積を優先して演算する
。
＋ ＣＯなる満均ジ演算の結果（ｄａ 、Ｃ２，ｄｔ
、ｄｏ ）を出力する回路である。上記の論理式の演算
において、Ｘ・ＹはＸとＹ （７）論理積、Ｘ十ＹはＸ
とＹの排他的論理和を示し、論理積を優先して演算する
。
以上のような横底により、回路規模が小さく、かつ論理
１４路素子だけで禍威可能なりＣ）ｉ符号の振号装置を
抛供することができる。
１４路素子だけで禍威可能なりＣ）ｉ符号の振号装置を
抛供することができる。
次に、本発明の第２の実施例におけるＢＣＨ符号の侃旬
装置について回向を参照しながら説明する。
装置について回向を参照しながら説明する。
第２囚は不発切の第２の実糺例におけるＢＣＨ７・」号
ｃｌ） ＆ Ｑ ％ｂ置（／Ｌ１４４ ）氏を示すブロ
ック図である。
ｃｌ） ＆ Ｑ ％ｂ置（／Ｌ１４４ ）氏を示すブロ
ック図である。
第２図において、２４は加算回路で、べき乗回路５ノ出
カニαｇ（ｎ−１）を加算するものである。第１の実施
例のＢ ＣＨ符号の復号装置の構成と異なるのは、減算
回路３でシンドロームＳｌからαｎ−１を減じたものを
べき乗回路５で３乗したのち加算回路２４でα８（ｎ
１）を加算して検査符号 ｐｔ’：＝ｌＳｔａｔ−ｉ −αｎ−１１＋（１８（ｎ
−１）（２８（ｎ−１） １（（２Ｌ ＝＋ｔｘｔ−Ｊ
−１） ＋１１．２Ｂ（ｎ−１） ［αＢ（ｔ−ｉ）
＋αＢ（Ｌ−ｊ）＋（αｔｉ＋αｃ＝＞（αＬ−ｉ１）
（αＬ−Ｊ−１）１を得、一致判定皿路６で検査符号Ｐ
ｌ′トシントロームＳ８とを比較して、一致信号を得る
点である。
カニαｇ（ｎ−１）を加算するものである。第１の実施
例のＢ ＣＨ符号の復号装置の構成と異なるのは、減算
回路３でシンドロームＳｌからαｎ−１を減じたものを
べき乗回路５で３乗したのち加算回路２４でα８（ｎ
１）を加算して検査符号 ｐｔ’：＝ｌＳｔａｔ−ｉ −αｎ−１１＋（１８（ｎ
−１）（２８（ｎ−１） １（（２Ｌ ＝＋ｔｘｔ−Ｊ
−１） ＋１１．２Ｂ（ｎ−１） ［αＢ（ｔ−ｉ）
＋αＢ（Ｌ−ｊ）＋（αｔｉ＋αｃ＝＞（αＬ−ｉ１）
（αＬ−Ｊ−１）１を得、一致判定皿路６で検査符号Ｐ
ｌ′トシントロームＳ８とを比較して、一致信号を得る
点である。
ここで、シンドロームＳ８は、
ｓ３ ＝ ａａ（ｎ−１） （ａａ（ｔ−ｉ）＋ａ８（
’ Ｊ）ｌであるため、ｔ＝−ｉおよびｔ＝ｊにおいて
検査符号Ｐｒ’ とシンドロームＳ８か一致し、第１の
実地例におけるＢＵｔｉ％３号の復号製置と１ｉＩＪ株
に誤り打止動作か実行できる。
’ Ｊ）ｌであるため、ｔ＝−ｉおよびｔ＝ｊにおいて
検査符号Ｐｒ’ とシンドロームＳ８か一致し、第１の
実地例におけるＢＵｔｉ％３号の復号製置と１ｉＩＪ株
に誤り打止動作か実行できる。
ＢＵ）ｉ（１５，７）符ぢの復号製置の場合は、有限体
（、Ｆ （２’ ）上の演具における加算と減算は間じ
ものとなるため、第２図における加算（！′！回路２４
は、第６凶の減算−ｊ路と同じ構成となる。
（、Ｆ （２’ ）上の演具における加算と減算は間じ
ものとなるため、第２図における加算（！′！回路２４
は、第６凶の減算−ｊ路と同じ構成となる。
以上のような構成により、ｒ！Ｂｌ路曳模が小さく、か
つ論理回路素子ｔごけで構成可能なりＣＨ符号の復号装
置を捉似することができる。
つ論理回路素子ｔごけで構成可能なりＣＨ符号の復号装
置を捉似することができる。
なお、第１の実施例および第２の実施例ともに、マイク
ロプロセッサとソフトウェアなどを用いて本発明のＢじ
Ｈ符号の復号方法を実現できることは容易に推測できる
。
ロプロセッサとソフトウェアなどを用いて本発明のＢじ
Ｈ符号の復号方法を実現できることは容易に推測できる
。
発明の効果
以上のように本発明によｊＬは、符号系列から第１のシ
ンドロームを生成する第１ （Ｄシンドローム生成手段
と、狩す系列から第２のシンドロームを生成する第２の
シンドローム生成手段と、有限体上で第］のシンドロー
ムから定数を減算する第１の減算手段と、有限体上で第
１の減算手段の出力をべき乗し第１の板査相号を生成す
るべき乗手段と、有限体上で第２のシンドロームから定
数を減算し第２の検査符号を生成する第２の減算手段と
、第１の検査符号と第２の検査符号を比較し両者の検査
符号が一致した場合に一致信号を出力する一致判定手段
と、第１のシンドロームのビット列のうち少ｒｃ くと
も１ビットが０でない場合に力比許可（！’ｉ ＋−ｆ
を出力する非零検出手段と、非零検出手段が３１正許可
信号を出力し且つ一致判定手段が一致信号を出力してい
る場合に誤りＷＪ正信月を出力する論理積手段とを偏え
ることにより％ｌＬ！回路蜆模か小さく、かつ論理回路
素子だけで狗底可能なり（■符号の復号製置か得られる
。
ンドロームを生成する第１ （Ｄシンドローム生成手段
と、狩す系列から第２のシンドロームを生成する第２の
シンドローム生成手段と、有限体上で第］のシンドロー
ムから定数を減算する第１の減算手段と、有限体上で第
１の減算手段の出力をべき乗し第１の板査相号を生成す
るべき乗手段と、有限体上で第２のシンドロームから定
数を減算し第２の検査符号を生成する第２の減算手段と
、第１の検査符号と第２の検査符号を比較し両者の検査
符号が一致した場合に一致信号を出力する一致判定手段
と、第１のシンドロームのビット列のうち少ｒｃ くと
も１ビットが０でない場合に力比許可（！’ｉ ＋−ｆ
を出力する非零検出手段と、非零検出手段が３１正許可
信号を出力し且つ一致判定手段が一致信号を出力してい
る場合に誤りＷＪ正信月を出力する論理積手段とを偏え
ることにより％ｌＬ！回路蜆模か小さく、かつ論理回路
素子だけで狗底可能なり（■符号の復号製置か得られる
。
第１図は本発明の第１の実施例によるＢＣＨｉ号の復５
」装置Ｕ）梅戚をホずブロック図、第２図は本発明の第
２の実施例によるＢＣ■符号の復号製置の構成を示すブ
ロック図、第３図および第４図は第１図および第２図の
Ｈ（Ｈ符号の復号装置に用いられるシンドローム生成回
路の構成を示す回路図、第５図および第６図は第１図お
よび第２図のＢＣＨ符号の復号装置に用いられ否減算口
路の構成を示す回路図、第７図は従来例によるＢＣＨ符
号の復号４ｔ［の構成を示すブロック図である。 １．２・・・シンドローム生成回路、３，４・・・減算
回路、５・・・べき乗［Ｌ！１路、６・・一致判定［四
路、７・・・外零検査１す］路、８・・遅処回路、９・
・・ビット反転回路、】０・・・論理積１田路、２４・
・加力１■路。
」装置Ｕ）梅戚をホずブロック図、第２図は本発明の第
２の実施例によるＢＣ■符号の復号製置の構成を示すブ
ロック図、第３図および第４図は第１図および第２図の
Ｈ（Ｈ符号の復号装置に用いられるシンドローム生成回
路の構成を示す回路図、第５図および第６図は第１図お
よび第２図のＢＣＨ符号の復号装置に用いられ否減算口
路の構成を示す回路図、第７図は従来例によるＢＣＨ符
号の復号４ｔ［の構成を示すブロック図である。 １．２・・・シンドローム生成回路、３，４・・・減算
回路、５・・・べき乗［Ｌ！１路、６・・一致判定［四
路、７・・・外零検査１す］路、８・・遅処回路、９・
・・ビット反転回路、】０・・・論理積１田路、２４・
・加力１■路。
Claims (1)
- 【特許請求の範囲】 １、２ビット以下の誤りが訂正可能なＢＣＨ符号で符号
化された符号系列を入力とし、前記ＢＣＨ符号の第１の
検査行列に基づいて前記符号系列から第１のシンドロー
ムを求め、前記ＢＣＨ符号の第２の検査行列に基づいて
前記符号系列から第２のシンドロームを求め、有限体上
で前記第１のシンドロームから定数を減算したものをべ
き乗して第１の検査符号を求め、有限体上で前記第２の
シンドロームから定数を減算して第２の検査符号を求め
、前記第１の検査符号と前記第２の検査符号が一致し且
つ前記第１のシンドロームのビット列のうち少なくとも
１ビットが０でない場合に誤り訂正情報を得て、前記誤
り訂正情報に従って前記符号系列をビット反転すること
で符号系列に含まれる誤りを訂正した復号系列を得るＢ
ＣＨ符号の復号方法。 ２、２ビット以下の誤りが訂正可能なＢＣＨ符号で符号
化された符号系列を入力とし、前記ＢＣＨ符号の第１の
検査行列に基づいて前記符号系列から第１のシンドロー
ムを求め、前記ＢＣＨ符号の第２の検査行列に基づいて
前記符号系列から第２のシンドロームを求め、有限体上
で前記第１のシンドロームから定数を減算したものをべ
き乗したのち定数を加算して第１の検査符号を求め、前
記第１の検査符号と前記第２のシンドロームが一致し且
つ前記第１のシンドロームのビット列のうち少なくとも
１ビットが０でない場合に誤り訂正情報を得て、前記誤
り訂正情報に従って前記符号系列をビット反転すること
で符号系列に含まれる誤りを訂正した復号系列を得るＢ
ＣＨ符号の復号方法。 ３、２ビット以下の誤りが訂正可能なＢＣＨ符号で符号
化された符号系列を入力とし、前記符号系列から第１の
シンドロームを生成する第１のシンドローム生成手段と
、前記符号系列から第２のシンドロームを生成する第２
のシンドローム生成手段と、有限体上で前記第１のシン
ドロームから定数を減算する第１の減算手段と、有限体
上で前記第１の減算手段の出力をべき乗し第１の検査符
号を生成するべき乗手段と、有限体上で前記第２のシン
ドロームから定数を減算し第２の検査符号を生成する第
２の減算手段と、前記第１の検査符号と前記第２の検査
符号とを比較し両者の検査符号が一致した場合に一致信
号を出力する一致判定手段と、前記第１のシンドローム
のビット列のうち少なくとも１ビットが０でない場合に
訂正許可信号を出力する非零検出手段と、前記非零検出
手段が訂正許可信号を出力しかつ前記一致判定手段が一
致信号を出力している場合に誤り訂正信号を出力する論
理積手段と、前記符号系列を所定の時間遅延させたのち
順次出力する遅延手段と、前記遅延手段にて遅延された
符号系列を前記誤り訂正信号に従ってビット反転したも
のを復号系列として出力するビット反転手段とを備えた
ＢＣＨ符号の復号装置。 ４、２ビット以下の誤りが訂正可能なＢＣＨ符号で符号
化された符号系列を入力とし、前記符号系列から第１の
シンドロームを生成する第１のシンドローム生成手段と
、前記符号系列から第２のシンドロームを生成する第２
のシンドローム生成手段と、有限体上で前記第１のシン
ドロームから定数を減算する減算手段と、有限体上で前
記減算手段の出力をべき乗するべき乗手段と、有限体上
で前記べき乗手段の出力に定数を加算し第１の検査符号
を生成する加算手段と、前記第１の検査符号と前記第２
のシンドロームとを比較し両者の検査符号が一致した場
合に一致信号を出力する一致判定手段と、前記第１のシ
ンドロームのビット列のうち少なくとも１ビットが０で
ない場合に訂正許可信号を出力する非零検出手段と、前
記非零検出手段が訂正許可信号を出力し、かつ前記一致
判定手段が一致信号を出力している場合に誤り訂正信号
を出力する論理積手段と、前記符号系列を所定の時間遅
延させたのち順次出力する遅延手段と、前記遅延手段に
て遅延された符号系列を前記誤り訂正信号に従ってビッ
ト反転したものを復号系列として出力するビット反転手
段とを備えたＢＣＨ符号の復号装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP89319389A JPH03179923A (ja) | 1989-12-08 | 1989-12-08 | Ｂｃｈ符号の復号方法および装置 |
| EP90123272A EP0431576B1 (en) | 1989-12-08 | 1990-12-05 | BCH code decoder and method for decoding a BCH code |
| DE69028975T DE69028975T2 (de) | 1989-12-08 | 1990-12-05 | BCH-Kode-Dekodierer und Verfahren zur Dekodierung eines BCH-Kodes |
| CA002031643A CA2031643C (en) | 1989-12-08 | 1990-12-06 | Bch code decoder and method for decoding a bch code |
| US07/623,617 US5216676A (en) | 1989-12-08 | 1990-12-07 | Bch code decoder and method for decoding a bch code |
| KR1019900020171A KR910013755A (ko) | 1989-12-08 | 1990-12-08 | Bch부호의 복호방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP89319389A JPH03179923A (ja) | 1989-12-08 | 1989-12-08 | Ｂｃｈ符号の復号方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03179923A true JPH03179923A (ja) | 1991-08-05 |
Family
ID=18109623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP89319389A Pending JPH03179923A (ja) | 1989-12-08 | 1989-12-08 | Ｂｃｈ符号の復号方法および装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5216676A (ja) |
| EP (1) | EP0431576B1 (ja) |
| JP (1) | JPH03179923A (ja) |
| KR (1) | KR910013755A (ja) |
| CA (1) | CA2031643C (ja) |
| DE (1) | DE69028975T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1243094B (it) * | 1990-02-14 | 1994-05-24 | Silvio Cucchi | Sistema e dispositivi per la correzione di errori in trasmissioni digitali |
| JP2554219B2 (ja) * | 1991-11-26 | 1996-11-13 | 日本電信電話株式会社 | ディジタル信号の重畳伝送方式 |
| EP0563491A1 (en) * | 1992-03-31 | 1993-10-06 | International Business Machines Corporation | Method and apparatus for implementing a triple error detection and double error correction code |
| US5430743A (en) * | 1993-06-29 | 1995-07-04 | Motorola, Inc. | Method and apparatus for recovering data in a radio communication system |
| DE69828476T2 (de) | 1997-10-31 | 2005-12-29 | Matsushita Electric Industrial Co., Ltd., Kadoma | Vorrichtung zum Diversity-Empfang |
| SE519003C2 (sv) * | 1998-10-23 | 2002-12-17 | Ericsson Telefon Ab L M | Anordningar och förfarande relaterande till felkorrigerade transmission av digital data |
| US20020104059A1 (en) * | 2000-12-15 | 2002-08-01 | Clara Baroncelli | In-band FEC syndrome computation for SONET |
| US7444582B1 (en) * | 2004-10-27 | 2008-10-28 | Marvell International Ltd. | Architecture and control of reed-solomon error-correction decoding |
| KR101437396B1 (ko) * | 2008-02-27 | 2014-09-05 | 삼성전자주식회사 | 레이턴시를 줄일 수 있는 에러 정정 블록을 포함하는메모리 시스템 및 그것의 에러 정정 방법 |
| JP2011165026A (ja) * | 2010-02-12 | 2011-08-25 | Toshiba Corp | エラー検出訂正システム |
| KR101807538B1 (ko) | 2010-12-30 | 2017-12-12 | 삼성전자주식회사 | 듀얼-신드롬 생성기를 포함하는 에러 정정 코드 블록, 이의 동작 방법, 및 상기 에러 정정 코드 블록을 포함하는 시스템 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5481705A (en) * | 1977-12-12 | 1979-06-29 | Nec Corp | Error correction unit |
| JPS57136838A (en) * | 1981-02-18 | 1982-08-24 | Nec Corp | Code converter |
| JPS5815352A (ja) * | 1981-07-22 | 1983-01-28 | Kokusai Denshin Denwa Co Ltd <Kdd> | ３誤り訂正符号復号方式 |
| JPS63217010A (ja) * | 1987-03-05 | 1988-09-09 | 東急車輌製造株式会社 | 路面等清掃車 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3873920A (en) * | 1973-12-12 | 1975-03-25 | Bell Telephone Labor Inc | Variable block length synchronization system |
| US4013997A (en) * | 1975-11-17 | 1977-03-22 | Recognition Equipment Incorporated | Error detection/correction system |
| GB2093238B (en) * | 1981-02-18 | 1985-04-17 | Kokusai Denshin Denwa Co Ltd | Error correcting system for simultaneous errors in a code |
| GB2132393B (en) * | 1982-12-17 | 1986-05-14 | Sony Corp | Methods and apparatus for correcting errors in binary data |
| US4556977A (en) * | 1983-09-15 | 1985-12-03 | International Business Machines Corporation | Decoding of BCH double error correction - triple error detection (DEC-TED) codes |
| JPS6162234A (ja) * | 1984-09-04 | 1986-03-31 | Kokusai Denshin Denwa Co Ltd <Kdd> | 誤り訂正符号復号方式 |
| JPH0728227B2 (ja) * | 1985-06-07 | 1995-03-29 | ソニー株式会社 | Ｂｃｈ符号の復号装置 |
| JP2685180B2 (ja) * | 1987-04-10 | 1997-12-03 | 松下電器産業株式会社 | 誤り訂正装置 |
| JP2685186B2 (ja) * | 1987-07-24 | 1997-12-03 | 松下電器産業株式会社 | 誤り訂正装置 |
| JP2553575B2 (ja) * | 1987-07-24 | 1996-11-13 | 松下電器産業株式会社 | 誤り訂正装置 |
| JP2553576B2 (ja) * | 1987-07-24 | 1996-11-13 | 松下電器産業株式会社 | 誤り訂正装置 |
| US5051999A (en) * | 1989-03-13 | 1991-09-24 | Motorola, Inc. | Programmable error correcting apparatus within a paging receiver |
-
1989
- 1989-12-08 JP JP89319389A patent/JPH03179923A/ja active Pending
-
1990
- 1990-12-05 EP EP90123272A patent/EP0431576B1/en not_active Expired - Lifetime
- 1990-12-05 DE DE69028975T patent/DE69028975T2/de not_active Expired - Fee Related
- 1990-12-06 CA CA002031643A patent/CA2031643C/en not_active Expired - Fee Related
- 1990-12-07 US US07/623,617 patent/US5216676A/en not_active Expired - Lifetime
- 1990-12-08 KR KR1019900020171A patent/KR910013755A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5481705A (en) * | 1977-12-12 | 1979-06-29 | Nec Corp | Error correction unit |
| JPS57136838A (en) * | 1981-02-18 | 1982-08-24 | Nec Corp | Code converter |
| JPS5815352A (ja) * | 1981-07-22 | 1983-01-28 | Kokusai Denshin Denwa Co Ltd <Kdd> | ３誤り訂正符号復号方式 |
| JPS63217010A (ja) * | 1987-03-05 | 1988-09-09 | 東急車輌製造株式会社 | 路面等清掃車 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5216676A (en) | 1993-06-01 |
| DE69028975D1 (de) | 1996-11-28 |
| EP0431576A3 (en) | 1992-04-29 |
| DE69028975T2 (de) | 1997-03-20 |
| EP0431576B1 (en) | 1996-10-23 |
| EP0431576A2 (en) | 1991-06-12 |
| KR910013755A (ko) | 1991-08-08 |
| CA2031643C (en) | 1995-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03179923A (ja) | Ｂｃｈ符号の復号方法および装置 | |
| JPH0260013B2 (ja) | ||
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| JP3345385B2 (ja) | チェンサーチ装置 | |
| US7117420B1 (en) | Construction of an optimized SEC-DED code and logic for soft errors in semiconductor memories | |
| JP2011028478A (ja) | 誤り訂正回路、誤り訂正方法 | |
| CN110679090A (zh) | 减少延迟错误校正解码 | |
| US5859859A (en) | Parallel cyclic redundancy code error detection | |
| JPH06197025A (ja) | エラー訂正方法及び訂正回路 | |
| JPS60103562A (ja) | 誤り訂正装置 | |
| JP2935305B2 (ja) | 短縮化ファイア符号の高速復号器 | |
| SU1531227A1 (ru) | Устройство дл исправлени ошибок кодов Боуза-Чоудхури-Хоквингема | |
| KR880012030A (ko) | 데이타 수신장치 | |
| Jessy et al. | Design and Analysis of Algorithm Based Error Detect-Corrections of Parallel FFT | |
| JP2858538B2 (ja) | 再シンドロームチェック方式 | |
| US5375231A (en) | Control memory error correcting apparatus | |
| JPS63197240A (ja) | パリテイ検出回路 | |
| SU364032A1 (ru) | Устройство для исправления ошибок при итеративном кодировании | |
| JPS62128623A (ja) | 誤り検出訂正装置 | |
| Pramod et al. | ASIC implementation of error detection and correction using high performance majority logic decoder | |
| RU2007034C1 (ru) | Устройство для формирования индексов элементов мультипликативных групп полей галуа gf (p) | |
| KR100234413B1 (ko) | 에러검출장치 및 정정 불능 판단장치 | |
| JPH06303149A (ja) | Ｂｃｈ符号の復号装置 | |
| JPH01119997A (ja) | 半導体記憶装置 | |
| JPS5842892B2 (ja) | エラ−訂正装置 |