JPH0260013B2 - - Google Patents

Description

【発明の詳細な説明】

Ａ 産業上の利用分野 本発明は、メモリにおけるエラー訂正の技術に
関する。 Ｂ 従来技術 ハミング・コードを使つて１ビツトエラーを訂
正し２ビツトエラーを検出することは、周知の方
法である。これは、IBMジヤーナル・リサー
チ・アンド・デベロツプメント（“IBM Journal
research and Development”）1970年７月号の
p.395〜401に発表されたエム・ワイ・シヤオ
（M.Y.Hsiao）の論文を参照することができる。 これらの方法に対する改良法が、アイ・イー・
イー・イー・トランザクシヨン・オン・インフオ
メーシヨン・セオリ（“IEEE Transactions on
information theory”）第IT−24巻、第６号、
1978年11月刊、p.712〜718に発表された論文に記
載されている。この改良法は、２以上のエラーが
検出されたとき、記憶されたビツト構成を反転す
ることによつてエラーをマスクできることを示唆
している。そこに提案された方法を具体化するに
は、各ビツト構成に追加ビツトを関連させて、そ
のビツト構成が真の値で記憶されているか、それ
とも反転された値で記憶されているかを示すよう
にすることが必要である。 Ｃ 発明が解決しようとする問題点 したがつて読み取りオペレーシヨンの度にこの
追加ビツトを検査しなければならず、そのためメ
モリの性能が低下する。 したがつて、本発明の目的は、メモリの性能を
損わずに少くとも２個のエラーを訂正するための
技術を提供することである。 Ｄ 問題点を解決するための手段 この目的を達成するため、Ｎ個（ただしＮは偶
数）のECCビツトを含むワードからＮビツトの
エラーシンドロームが生成され、このエラーシン
ドロームは１ビツトエラーを示すのに第１の値に
あるn1個のビツトを含むかまたは２ビツトエラ
ーを示すのにゼロまたはＮ以外の偶数個のビツト
を含み、前記n1が奇数であるようなメモリにお
ける本発明のエラー訂正方法は、(a)アドレスされ
たワードを読み取るステツプと、(b)エラーシンド
ロームを生成するステツプと、(c)読み取られたワ
ードがエラーを含まないかまたは１ビツトエラー
を含むということをエラーシンドロームが示す場
合は読み取りオペレーシヨンを終了して、(イ)エラ
ーシンドロームが第１の値にあるビツトを含まな
いときは何ら処理をせず、(ロ)エラーシンドローム
が第１の値にあるビツトをＮ個含むときは読み取
られたワードを反転し、(ハ)エラーシンドロームが
第１の値にあるビツトをn1個含むときは読み取
られたワードを訂正し、(ニ)エラーシンドロームが
第１の値にあるビツトを（Ｎ−n1）個含むとき
は読み取られたワードを訂正しおよび反転する、
ステツプと、(d)エラーシンドロームが２ビツトエ
ラーを示す場合は読み取られたワードを反転して
再書き込みするステツプと、(e)反転されたワード
を読み取つてそのエラーシンドロームを生成する
ステツプと、(f)ステツプ(e)で生成されたエラーシ
ンドロームが２ビツトエラーを示す場合は訂正不
能エラー状況を報告するステツプと、(g)ステツプ
(e)で生成されたエラーシンドロームがエラーなし
または１ビツトエラーを示す場合は読み取りオペ
レーシヨンを終了して、(イ)エラーシンドロームが
第１の値にあるビツトを含まないときは何ら処理
をせず、(ロ)エラーシンドロームが第１の値にある
ビツトをＮ個含むときは読み取られたワードを反
転し、(ハ)エラーシンドロームが前記第１の値にあ
るビツトをn1個含むときは読み取られたワード
を訂正し、(ニ)エラーシンドロームが前記第１の値
にあるビツトを（Ｎ−n1）個含むときは読み取
られたワードを訂正しおよび反転する、ステツプ
と、を遂行することによつてメモリからワードを
読み取るようにしたことを特徴とする。 以下に本発明の実施例を概説する。 実施例では、さらに下記の(a)ないし(d)のステツ
プを遂行することにより書き込みオペレーシヨン
を遂行する： (a) アドレスされたロケーシヨンにワードを書き
込むステツプ。 (b) そのワードを読み取ることから成る読み取り
検査を遂行するステツプ。 (c) そのエラーシンドロームを生成するステツ
プ。 (d) エラーシンドロームが２ビツト・エラーを示
すときはそのワードを反転された極性で再書き
込みし、エラーシンドロームがエラーなしまた
は１ビツト・エラーを示すときは書き込みオペ
レーシヨンを終了するステツプ。 本発明を実現するためのエラー訂正機構は実施
例によれば、読み取りアドレス信号、書き込みア
ドレス信号、および書き込むべきワードを供給す
るメモリコントローラ３と、読み取られたワード
中の１フイールドとそれに関通するECCビツト
（ＡないしＨ）を各々が受け取つてエラーシンド
ロームおよびその補数化出力を生成するＮ個のパ
リテイチエツカ（PC1ないしPC8）と、を含み、
下記の(a)ないし(c)の手段を有することを特徴とす
る： (a) エラーシンドロームおよびその補数化出力を
受け取つて、 (i) エラーシンドロームが第１の値にあるビツ
トをn1個または（Ｎ−n1）個含むときにそ
のうちの１つが活動化される（Ｎ＋Ｄ）個の
訂正制御信号１６と、 (ii) エラーシンドロームが第１の値にあるビツ
トを（Ｎ−n1）個もしくはＮ個含むとき、
または読み取られたワードを反転して再書き
込みさせるためにメモリコントローラ３から
反転信号が供給されたときに活動化される反
転制御信号２０と、 (iii) エラーシンドロームが第１の値にあるビツ
トを偶数個（ただしゼロおよびＮを除く）含
むときに活動化される２ビツト・エラー指示
信号と、 を出力する論理手段１４。 (b) （Ｎ＋Ｄ）個の第１の反転手段１８：これら
の各々は、読み取られたワードのうちの１つの
ビツトと訂正制御信号の１つとを受け取つて、
この訂正制御信号が活動状態のとき受信ビツト
を反転する。 (c) （Ｎ＋Ｄ）個の第２の反転手段２２：これら
の各々は、第１の反転手段の１つの出力信号と
反転制御信号とを受け取つて、反転制御信号が
活動状態のとき上記第１の反転手段の出力信号
を反転する（したがつて、第２の反転手段の出
力はプロセツサで使用できる訂正された読み取
りワードを表わし、訂正不能な２ビツト・エラ
ーは報告されない）。 本発明の作用は、ワードが反転されて記憶され
ているかまたは反転されないで記憶されているか
を示す情報が生成されるエラーシンドローム自身
に包含されていることにより、従来必要であつた
余分なビツト（反転に関する情報を示すビツト）
が不要となりしたがつてこのビツトの検査も不要
となることである。実施例でいうと、８ビツトの
エラーシンドロームのうち“１”の個数が３なら
そのワードは反転しないで記憶されていることを
示し（これと同時に１ビツト・エラーがあるとい
うことも示す）、“１”の個数が５なら反転されて
記憶されていることを示す（これと同時に１ビツ
ト・エラーがあるということも示す）。このよう
に本発明によれば、反転に関する情報を示すビツ
トを独立に検査する必要がないので従来に比べて
効率よくエラーが訂正できるようになる。 Ｅ 実施例 本発明にもとづく方法および装置を用いると、
通常すべての単一ビツト・エラーを訂正し２ビツ
ト・エラーのすべての組合せを検出することので
きる単純距離４のハミング・コードを使つて、メ
モリ・アレイ内の訂正能力を拡張することができ
る。これは、メモリ・アレイ内の障害数を最小限
に抑えるために適当な極性でビツトを永続的に記
憶することからなるものである。

【表】

【表】 メモリに記憶されているＭビツト・ワードがＤ
データ・ビツトすなわち４個の８ビツト・バイト
を含むものと仮定して、本発明の良好な実施例で
使用されるＨマトリツクスを上記第１表に示す。
これらのデータ・ビツトは12ビツトからなる８つ
のフイールドに分配され、各フイールドのパリテ
イが生成されて、８個のECCビツトＡ、Ｂ、Ｃ、
Ｄ、Ｅ、Ｆ、Ｇ、Ｈが供給される。例えば、
ECCビツトＡは第１フイールドのパリテイを表
し、ビツトＢは第２フイールドのパリテイを表す
（以下同様）。したがつてＭは40、Ｄは32となる。 本発明の良好な実施例では、奇数パリテイが使
用されるものと仮定する。すなわち、１度コード
化されると、連関するECCビツトを含む各フイ
ールドは、奇数個の１（すなわち活動化されたレ
ベル）を含むようになる。 このコードの有利な特徴は、それが透過性でな
く、したがつて１度コード化され反転されると、
40ビツト・ワードは反転されたエラー・シンドロ
ームをもたらす。このエラー・シンドロームは、
ワードの読み取り後にECCビツトをそれと対応
するデータ・フイールドと比較して検査すること
によつて生成される。A1，B2，C3，D4，E5，
F6，G7，H8の８ビツト構成から成るものであ
る。すべてのECCビツトが正しいときは、すべ
てが“０”のシンドロームが生成される。３個の
ビツトが“１”であるエラー・シンドロームは、
そのワードが１ビツト・エラーを含むことを示
す。例えばビツトA1，B2，E5が“１”であるエ
ラー・シンドロームは、バイト２のビツト４が誤
つていることを示す。偶数である２，４または６
個のビツトが“１”であるエラー・シンドローム
は、そのワードが２ビツト・エラーを含むことを
示す。下記の第２表を見るとわかるように、40ビ
ツト・ワード内の可能な780通りの２ビツト・エ
ラーの組合せによつて与えられるすべてのシンド
ロームは“１”であるビツトを偶数個含むが、８
個のビツトが誤まつているケースにぶつかること
はなく、２，４，または６ビツトの組合せしか生
じない。 第２表は、40ビツト・ワード内の780通りの２
ビツト・エラーの組合せによつて生成されるシン
ドロームおよび各シンドロームの発生数を表した
ものである。

【表】

【表】 先に説明したように８個のビツトが“１”であ
るケースは使用されない。 ECCビツトは関連された次のような12ビツ
ト・フイールド、 000101010001 １←パリテイ・ビツトが反転さ
れると、次の構成を与える。 111010101110 ０←不良パリテイ したがつて、反転後は１ビツト・エラーは、３
個ではなくて５個のビツトが“１”であるエラ
ー・シンドロームによつて示される。 メモリからあるワードが読み取られたときに生
成されるエラー・シンドロームは、そのワードが
真の極性で記憶されているかそれとも反転された
極性で記憶されているかを示し、誤まつたビツト
を検出し訂正するのに次のようにして使用され
る。 すべてが“０”のシンドロームは、そのワード
が正しく、真の極性で記憶されていることを示
す。 すべてが“１”のシンドロームは、そのワード
が正しく、反転された極性で記憶されていること
を示す。 ３個のビツトが“１”であるシンドロームは、
そのワードが真の極性で記憶され、１つの１ビツ
ト・エラーを含み、その位置が検出され、したが
つてそのビツトが反転によつて訂正できることを
示す。 ５個のビツトが“１”であるシンドロームは、
そのワードが反転された極性で記憶され、１つの
ビツト・エラーを含み、その位置が検出され、し
たがつてそのビツトが反転によつて訂正できるこ
とを示す。 Ｎまたは０以外の偶数個のビツトが“１”であ
るシンドロームは、訂正できない１個の２ビツ
ト・エラーがあることを示す。２ビツト・エラー
を含むワードを反転すると、所与の条件下で２個
のハード・エラーがマスクされることがある。こ
のことは、そのワード中の２つの記憶位置が０ま
たは１でスタツクされていると仮定することによ
つて例示できる。 たとえば、２つの記憶位置が両方ともゼロ
（00）にスタツクされているとすると、 (i) 記憶すべきパターンが00なら、このパターン
は上記ハードクランプと一致するからエラーな
しであり、 (ii) 記憶すべきパターンが01または10なら、一方
のビツトが上記ハードクランプと一致するか
ら、１ビツトエラーであり、 (iii) 記憶すべきパターン11なら、このパターンは
上記ハードクランプと全く一致しないから、２
ビツトエラーとなる。 ２つの記憶位置が“11”または“01”または
“10”でスタツクされるときも、これと同様であ
る。 最後のケースにぶつかつた場合、パターンは反
転された極性で記憶され、そのアドレス内容が更
新されない限り、この特定のワードについて２ビ
ツト・エラーがマスクされる。 第１図の左側は、以下の各ステツプからなる書
き込みオペレーシヨンの流れ図を示したもので
る。 ステツプＩ−Ｗ：関連するECCビツトととも
にデータ・ビツトが、アドレスされたワード
ロケーシヨンに記憶される。 ステツプ−Ｗ：アドレスされたワードロケー
シヨンから書き込まれたパターンを読み戻す
ことからなる、読み取り検査が遂行される。 ステツプ−Ｗ：エラー・シンドロームが分析
され、エラーがない場合または１個の１ビツ
ト・エラーがある場合には書込みオペレーシ
ヨンが終了する。 ステツプ−Ｗ：２ビツト・エラーが検出され
た場合はこのステツプに入る。アドレスされ
たワードロケーシヨンに反転されたパターン
が書き込まれ、したがつてそこで何らのオペ
レーシヨンが遂行されない限りそのメモリロ
ケーシヨンにそのワードが反転された極性で
記憶される。 第１図の右側は、以下の各ステツプからなる読
み取りオペレーシヨンの流れ図を示したものであ
る。 ステツプ−Ｒ：アドレスからたワードがメモ
リから読み取られる。 ステツプ−Ｒ：エラー・シンドロームが生成
され検査される。それが１ビツト・エラーを示す
場合は、エラーを含むビツトが訂正され、エラ
ー・シンドロームがそのワードが反転された極性
で記憶されたことを示すかそれとも真の極性で記
憶されたことを示すかに応じて、訂正されたワー
ドは反転されてまたは反転されずにこのワードを
使用するマシン（プロセツサ等）に送られる。エ
ラー・シンドロームがエラーのないことを示す場
合、エラー・シンドロームがそのワードが反転さ
れた極性で記憶されているかそれとも真の極性で
記憶されているかに応じて、読み取られたワード
は反転されてまたは反転されずにプロセツサ等に
送られる。 ステツプ−Ｒ：２ビツト・エラーが検出され
た場合、このステツプに入る。読み取られたワー
ドは、反転された極性でメモリに再書き込みされ
る。これが起こるのは次の場合である。 −直前のコード化以降に第２のハード・エラー
が発生した。 −マスクされていないハード・エラーが存在す
るときに、ソフト・エラーが発生した。 −直前のコード化以降に２つのハード・エラー
が発生した。 ステツプ−Ｒ：こうして反転されたワードが
読み取られる。 ステツプ−Ｒ：ステツプ−Ｒで読み取られ
たワードのエラー・シンドロームが生成され検査
される。 それが１ビツト・エラーを示す場合、誤りのあ
るビツトが訂正され、エラー・シンドロームがそ
のワードが反転された極性で記憶されたかそれと
も真の極性で記憶されたかに応じて、訂正された
ワードは反転されてまたは反転されずに、プロセ
ツサ等に送られる。エラー・シンドロームがエラ
ーのないことを示す場合、エラー・シンドローム
がそのワードが反転された極性で記憶されている
かそれとも真の極性で記憶されているかに応じ
て、読み取られたワードは反転されてまたは反転
されずにプロセツサ等に送られる。 それがさらに２ビツト・エラーを示すときは、
訂正不能なエラー状態であることを意味すので、
訂正不能エラー状況を報告する。したがつてエラ
ー訂正は機能しない。 これが起こるのは、２つのハード・エラー（そ
のうちの１つはマスクされている）と直前のコー
ド化以降に発生したソフト・エラーとが同時に存
在する場合である。この場合は反転後にもなお２
つのエラーがある。 したがつて、本発明にもとづく方法は、以下の
機能を有する。 −単一ハード・エラーは必ず訂正される。 −２つのハード・エラーは必ず訂正される。 −１つのソフト・エラーおよび１つのハード・
エラーは必ず訂正される。 −１つのソフト・エラーは必ず訂正される。 −１つのソフト・エラーおよび２つのハード・
エラーからなるエラー状態の50％が訂正される。 −２つのソフト・エラーは決して訂正されな
い。 ソフト・エラーを一掃するためのスクラビン
グ・ルーチンは、メモリの待機中にプロセツサの
制御下で実行すべきである。ワードは再補数化さ
れないので、正しいパターンがプロセツサに送ら
れるものの、ソフト・エラーは除去されない。 以上に説明したコード規則を満たすなら、この
方法を任意のビツト長のワードに関するエラー訂
正および検出に拡張することができる。すなわ
ち、 エラー・シンドロームは次のような偶数である
Ｎ個のビツトを含む。 ECCビツトを生成するために調べられるワー
ド・フイールドも偶数個のビツトを含む。 真の極性で記憶されたワード中の１ビツト・エ
ラーは第１の値（本発明の良好な実施例では
“１”である）にあるn1個のビツトと、上記第１
の値にあるn2個のビツトによつて示される。た
だし、n1＋n2＝Ｎであり、n1とn2は異なる数で
どちらも奇数である。 真の極性または反転された極性で記憶されたワ
ード中の２ビツト・エラーは、第１の値にあるＮ
およびゼロ以外の偶数個のビツトを含むエラー・
シンドロームによつて示さる。 第２図は、本発明にもとづく方法を実施するた
めに用されるエラー訂正機構のブロツク図を表す
ものである。メモリ１は、メモリコントローラ３
およびデータ入力レジスタ５によつて選択される
ワードロケーシヨンで、書き込みまたは読み取る
ことができる。メモリコントローラ３は、母線７
上にワード・アドレスを出し、選択されたワード
をメモリ１に書き込みまたは選択されたワードの
内容を読み取つてデータ出力レジスタ１２に転送
するための読み取りコマンドまたは書き込みコマ
ンドを線９に出す。このような構成は通常のもの
なので詳しい説明は省略する。 エラー訂正・検出機構は、８個のパリテイ・チ
エツカPC１ないしPC８を含んでいる。これらの
パリテイ・チエツカはそれぞれ１つのデータ・ビ
ツト・フイールド１ないし８および関連する
ECCビツトＡないしＨを受け取る。パリテイ・
チエツカは、その真数出力端子Ｔで、良好な実施
例では検査されたビツトのパリテイが正しいとき
“０”レベルとなる信号を生成する。パリテイ・
チエツカの補数出力端子Ｉでは、反転されたレベ
ルが生成される。逆にパリテイが正しくないとき
は、パリテイ・チエツカはその真数出力端子で
“１”レベルを生成し、補数出力端子で“０”レ
ベルを生成する。このようにして、パリテイ・チ
エツカの真数出力端子でエラー・シンドロームが
生成される。 論理回路１４は、パリテイ・チエツカPC１な
いしPC８の真数出力と補数出力を受け取る。こ
れは、その出力母線１６上で訂正制御信号を生成
し、読み取られたワードの各ビツト毎に１つの訂
正制御信号を生成させる。１ビツト・エラーが検
出された場合、すなわち記憶されているワードの
極性に応じてエラー・シンドロームの３個または
５個のビツトが“１”である場合、訂正制御信号
が母線１６の１本の線上で活動化され、その結果
第１表に示したＨマトリツクスにもとづいてエラ
ー・シンドローム中の３個または５個のビツトが
“１”でることによつて示されるエラー・ビツト
が訂正される。 データ出力レジスタ１２に含まれる読み取られ
たワードが、XOR回路のアセンブリ１８に送ら
れる。このアセンブリ中の各XOR回路は、その
第１の入力端子で40ビツト・ワードの１ビツトを
受け取り、第２入力端子で第１入力端子に印加さ
れたビツトを訂正するための訂正制御信号を母線
１６から受け取る。XOR回路の第２入力端子の
エラー訂正信号が活動状態（ハイ・レベル）のと
き、このXOR回路の出力信号のレベルは、その
第１入力端子の信号レベルを反転したものとな
る。こうして、１ビツト・エラーが検出された場
合、XOR回路アセンブリ１８の出力端子は訂正
済みの読み取りワードを供給する。 論理回路１４は、線２０上に反転制御信号を出
力する。アドレスされたロケーシヨンがそのワー
ドの反転された値を含む場合、この信号は活動レ
ベル（ハイ・レベル）にセツトされる。XOR回
路アセンブリ１８の出力が、第２のXOR回路ア
センブリ２２中のXOR回路の第１の入力端子に
送られ、反転制御信号がそれらの第２入力端子に
送られて、エラー・シンドロームか５個または８
個の“１”を含む場合、読み取られたワードを反
転させる。XORアセンブリ２２の出力は母線２
４を経てプロセツサに伝送され、メモリコントロ
ーラ３からのデータ作動可能線２５が活動状態の
とき、すなわち２ビツト・エラー状況が23を経て
メモリコントローラ３に報告されなかつたとき、
読み取られた正しいワードとして使用される。ア
センブリ２２の出力もメモリコントローラ３に印
加されて、反転されたビツト・パターンがメモリ
１に再書き込みされ、第１図に関して説明したス
テツプ−Ｗまたはステツプ−Ｒが遂行され
る。 論理回路１４は、線２３上に２ビツト・エラー
が検出されていることを示す信号を出す。この信
号は、エラー・シンドロームが“１”にあるビツ
トを偶数である２，４または６個含むとき、活動
レベルになる。この２ビツト・エラー指示信号が
メモリコントローラ３に送られて、対応するメモ
リロケーシヨンに反転されたビツト値で再書き込
みさせ、またはエラー訂正が機能しないというこ
とを示す。 第３図は、良好な実施例で使用できる特定の論
理回路１４を表すものである。それぞれECCビ
ツトＡないしＨを含むフイールド１ないし８から
生成される、エラー・シンドローム・ビツトA1，
B2，C3，D4，E5，F6，G7，H8はパリテイ・チ
エツカの真数出力端子Ｔ１ないしＴ８に出力さ
れ、それらの補数出力は補数出力Ｉ１ないしＩ８
に出力される。 ３１のようなNANDゲート構成を40個含むア
センブリ３０が、特動定の真数出力端子Ｔ１ない
しＴ８および補数出力端子Ｉ１ないしＩ８に適切
に接続され、母線１６の線上に訂正制御信号を出
力する。ここでは、アセンブリ３０中でバイト１
のビツト７の訂正制御信号を生成できるNAND
ゲート構成３１のみが示してある。他のNAND
ゲート構成も同様であり、パリテイ・チエツカ
PC１ないしPC８の適切な出力端子に接続され、
第１表に示したＨマトリツクスにもとづいてエラ
ー・シンドローム・ビツトを生成する。 各NANDゲート構成３１は、３個のNANDゲ
ート３３，３５，３６を含んでいる。 NANDゲート３３は出力端子Ｉ１，Ｔ２，Ｔ
３，Ｉ４，Ｉ５，Ｉ６，Ｉ７，Ｔ８に接続されて
いる。したがつて、そのワードが真の極性で記憶
され、バイト１のビツト７が誤つている場合、
NANDゲート３３の出力端子の信号レベルはロ
ー・レベルである。バイト１のビツト７がそのワ
ード中の他のビツト同様に正しい場合は、
NANDゲート３３の出力はハイ・レベルになる。
２個以上のビツトが誤まつている場合は、
NANDゲート３３の出力もハイ・レベルとなる。
そのワードが反転された極性で記憶されていると
きは、NANDゲート３３の出力は全ての場合に
おいてハイ・レベルとなる。 NANDゲート３５は、パリテイ・チエツカPC
１ないしPC８の出力端子Ｔ１，Ｉ２，Ｉ３，Ｔ
４，Ｔ５，Ｔ６，Ｔ７，Ｉ８に接続されている。
したがつて、そのワードが反転された極性で記憶
されており、バイト１のビツト７が誤まつている
場合、NANDゲート３５の出力端子の信号レベ
ルはロー・レベルである。バイト１のビツト７が
そのワード中の他のビツトと同様に正しい場合、
NANDゲートの出力はハイ・レベルになる。２
個以上のビツトが誤まつている場合は、NAND
ゲート３５の出力もハイ・レベルになる。そのワ
ードが真の極性で記憶されているときは、
NANDゲート３５の出力は全ての場合において
ハイ・レベルとなる。 NANDゲート３３および３５の出力端子は
NANDゲート３６に接続されている。この
NANDゲート３６はその出力端子で反転制御信
号を生成する。この信号はバイト１のビツト７が
誤まつているとき活動状態であるハイ・レベルと
なる。他のすべての場合には、この信号は非活動
状態のロー・レベルとなる。 NANDゲート３８は、パリテイ・チエツカの
出力端子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，
Ｔ７，Ｔ８に接続されており、したがつてエラ
ー・シンドロームがすべて“１”のときは（すな
わち読み取られるワードを反転すべき場合）、こ
のゲートの出力レベルはロー・レベルとなる。 NANDゲート４０の入力端子は、アセンブリ
３０の各回路中のNANDゲート３５の出力端子
およびNANDゲート３８の出力端子およびメモ
リコントローラ３からの線２６に接続されてお
り、その出力端子に反転制御信号を生成する。こ
の信号は、NANDゲート３８，３５の出力レベ
ルがロー・レベルのときハイ・レベルとなり、
XORアセンブリ２２によつてプロセツサに送ら
れるワードの反転を制御する。線２６はロー・レ
ベルのとき活動状態となり、読み取られたパター
ンをアセンブリ２２によつて反転させてメモリコ
ントローラ３に転送し、第１図に関して説明した
ように書き込みオペレーシヨンまたは読み取りオ
ペレーシヨンのステツプ−またはステツプ
−Ｒを遂行するため、メモリ１に再書き込みさせ
る。 ２ビツト・エラー状況は、NANDゲート３８，
４２，４４およびパリテイ・チエツカ４６によつ
て生成される。NANDゲート４２の入力端子は、
パリテイ・チエツカPC１ないしPC８の補数出力
端子Ｉ１ないしＩ８に接続されている。したがつ
て、エラー・シンドロームがすべて“０”のと
き、NANDゲート４２の出力はロー・レベルで
あり、少くとも１個の“１”ビツトを含むときは
ハイ・レベルとなる。 パリテイ・チエツカ４６は、エラー・シンドロ
ームが“１”にあるビツトを偶数個含むときハ
イ・レベルになる出力信号を生成する。NAND
ゲート４４の入力端子は、NANDゲート４２，
３８の出力端子およびパリテイ・チエツカ４６の
出力端子に接続されている。したがつて、
NANDゲート４４は、下記の条件が充たされる
とき活動状態ロー・レベルの出力信号を生成す
る。 (a) エラー・シンドローム中の偶数個のビツト
“１”である。 (b) “０”であるビツトの数が８ではない。 (ニ) “１”であるビツトの数が８ではない。 上記の条件(b)および(c)は、エラーがないことを
示す。 ２ビツト・エラー状況は、線２３上を介してメ
モリ３に報告される。線２３はエラー訂正プロセ
スが機能しないことを示すか又は線２６を活動化
することによつて反転極性でのワードの再書き込
みを制御するかを示すのに使用される。エラー訂
正プロセスが機能しない場合（すなわち訂正不能
エラー状況が報告される場合）は、第２図のデー
タ作動可能線２５が非活動状態になり、プロセツ
サは送られてきたデータ・ビツトを無視する。 Ｆ 発明の効果 以上説明したように本発明によれば、データが
反転されて記憶されているかまたは反転されない
で記憶されているかを検査する必要がないので、
従来に比べて効率よくメモリを利用することがで
きるようになる。

【図面の簡単な説明】

第１図は、本発明の方法にもとづく実施例にお
いて遂行される書き込みオペレーシヨンおよび読
み取りオペレーシヨンを説明する流れ図、第２図
は、本発明を実現するエラー訂正機構の実施例を
示す図、第３図は、第２図の論理回路１４の詳細
を示す図である。

Claims (1)

1. 【特許請求の範囲】 １ Ｎ個（ただしＮは偶数）のECCビツトを含
   むワードからＮビツトのエラーシンドロームが生
   成され、該エラーシンドロームは１ビツトエラー
   を示すのに第１の値にあるn1個のビツトを含む
   かまたは２ビツトエラーを示すのにゼロまたはＮ
   以外の偶数個のビツトを含み、前記n1が奇数で
   あるようなメモリにおけるエラー訂正方法であつ
   て、 (a) アドレスされたワードを読み取るステツプ
   と、 (b) エラーシンドロームを生成するステツプと、 (c) 読み取られたワードがエラーを含まないかま
   たは１ビツトエラーを含むということをエラー
   シンドロームが示す場合は読み取りオペレーシ
   ヨンを終了して、 (イ) エラーシンドロームが前記第１の値にある
   ビツトを含まないときは何ら処理をせず、 (ロ) エラーシンドロームが前記第１の値にある
   ビツトをＮ個含むときは読み取られたワード
   を反転し、 (ハ) エラーシンドロームが前記第１の値にある
   ビツトをn1個含むときは読み取られたワー
   ドを訂正し、 (ニ) エラーシンドロームが前記第１の値にある
   ビツトを（Ｎ−n1）個含むときは読み取ら
   れたワードを訂正しおよび反転する、 ステツプと、 (d) エラーシンドロームが２ビツトエラーを示す
   場合は読み取られたワードを反転して再書き込
   みするステツプと、 (e) 反転されたワードを読み取つてそのエラーシ
   ンドロームを生成するステツプと、 (f) ステツプ(e)で生成されたエラーシンドローム
   が２ビツトエラーを示す場合は訂正不能エラー
   状況を報告するステツプと、 (g) ステツプ(e)で生成されたエラーシンドローム
   がエラーなしまたは１ビツトエラーを示す場合
   は読み取りオペレーシヨンを終了して、 (イ) エラーシンドロームが前記第１の値にある
   ビツトを含まないときは何ら処理をせず、 (ロ) エラーシンドロームが前記第１の値にある
   ビツトをＮ個含むときは読み取られたワード
   を反転し、 (ハ) エラーシンドロームが前記第１の値にある
   ビツトをn1個含むときは読み取られたワー
   ドを訂正し、 (ニ) エラーシンドロームが前記第１の値にある
   ビツトを（Ｎ−n1）個含むときは読み取ら
   れたワードを訂正しおよび反転する、 ステツプと、 を遂行することによつてメモリからワードを読み
   取るようにしたことを特徴とするエラー訂正方
   法。