TWI486961B - 非揮發性記憶體的故障遮蔽方法 - Google Patents

非揮發性記憶體的故障遮蔽方法 Download PDF

Info

Publication number
TWI486961B
TWI486961B TW102101601A TW102101601A TWI486961B TW I486961 B TWI486961 B TW I486961B TW 102101601 A TW102101601 A TW 102101601A TW 102101601 A TW102101601 A TW 102101601A TW I486961 B TWI486961 B TW I486961B
Authority
TW
Taiwan
Prior art keywords
volatile memory
address
fault
masking method
cell
Prior art date
Application number
TW102101601A
Other languages
English (en)
Other versions
TW201430849A (zh
Inventor
Shyue Kung Lu
Tsu Lin Li
Original Assignee
Univ Nat Taiwan Science Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan Science Tech filed Critical Univ Nat Taiwan Science Tech
Priority to TW102101601A priority Critical patent/TWI486961B/zh
Priority to US13/940,353 priority patent/US8929166B2/en
Publication of TW201430849A publication Critical patent/TW201430849A/zh
Application granted granted Critical
Publication of TWI486961B publication Critical patent/TWI486961B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair

Description

非揮發性記憶體的故障遮蔽方法
本發明係與一種非揮發性記憶體的故障遮蔽方法有關，特別係與一種使用位址不規則方法來提升製程良率的非揮發性記憶體的故障遮蔽方法有關。
非揮發性記憶體在全世界均是重要的半導體記憶體種類之一，其係廣泛使用在需高性能、低功耗之行動計算產品上，其之特性在電源關閉後儲存內容不會消失，因此在與微控制器與數位處理器結合使用的情境下之產值相當高。非揮發性記憶體包含磁電阻式隨機存取記憶體(MRAM)、唯讀記憶體(ROM)、快閃記憶體(Flash memory)及相變化記憶體(PCM)等等。由於資訊流量日益增多，傳送速率亦日益提升，導致其所需之記憶體容量也日益加大。在製造非揮發性記憶體時，常因記憶體之積體電路的損壞而影響到整個產品的良率。各世界級大廠為了能夠提高記憶體產品之生產良率、降低生產成本，乃發展出一種具有修補功能的記憶體，其可於主記憶體之部分記憶胞(cell)損壞時，應用備用記憶體(redundant memory)來進行修補。
習知之具有修補功能的記憶體，通常係先行記錄生產測試時所測得之損壞晶胞的位置，然後再以雷射方式來熔斷熔絲(fuse)，以使得整列(或行)之備用記憶體，得以取代有位元故障之整列(或行)的主記憶體。圖1A顯示依據先前技術之備用行的使用方式之範例。在記憶體陣列測試期間，往往可發現一記憶體單元有缺陷。該缺陷原因通常分為具有故障模型1或0(Stuck-at 1或0)，即其所讀取出之資料恆為1或0。若在行1中遇到故障晶胞101，則會視行1為故障行並將其映射至備用行A，再以某一方式來記錄此映射，以便不再使用行1。一般係藉由熔斷段熔絲來指示該故障行以記 錄該映射作業。現在將原資料發送至行1時，將由於該重新映射作業，而把未發送至行1之資料發送至備用行A。取代晶胞102係用於取代故障晶胞101。此外，其亦採用備用行A中之其他晶胞來取代行1中之所有其他無故障之晶胞。
圖1B顯示用於執行圖1A所示備用行之一記憶體系統200的簡化示意圖。在進行測試期間，會熔斷一熔絲來指示故障行之位置。對於記憶體陣列221之每一非備用行，都存在一熔絲。記憶體系統200啟動時，會將熔絲220讀取到控制暫存器222中，並從而可藉由該等暫存器之內容來指示故障行及其取代之位置。在主機發送一記憶體存取指令時，其會將欲存取之實體位址與控制暫存器222中的行位址作比較。若指示為一故障行，則其會存取至備用行，而不是嘗試存取於故障行中。因此，控制暫存器222會將一備用行位址提供給位址解碼器224，而不會存取故障行，並藉此一方式來取代多個故障行。一般提供複數個備用行226以取代複數個故障行。然而，習知之具有修補功能的記憶體系統200雖然已大幅改善製程穩定度，但其之備用記憶體所佔比例仍然偏高，以致於體積較大而應用彈性不佳，且在製造過程中良率較低因而成本較高。
本發明之一目的在於提供一種非揮發性記憶體的故障遮蔽方法，其在非揮發性記憶體中大量減少或不配置備用機制以降低製造成本。
本發明之另一目的在於提供一種非揮發性記憶體的故障遮蔽方法，利用增加的電路設計來達到容錯及遮蔽故障的效果，以提升非揮發性記憶體的製程良率。
為了達成上述之一或部分或全部目的或是其他目的，本發明提供一種非揮發性記憶體的故障遮蔽方法，其係應用於一非揮發性記憶體陣列。非揮發性記憶體陣列包括一故障晶胞，並且係電性連接於一位址暫存器，位址暫存器會提供一第一位址。故障晶胞係僅能輸出一固定值，第一位址並不等於固定值。非揮發性記憶體的故障遮蔽方法包括：提供一變補器，其係電性連接於位址暫存器及故障晶胞之間；提供一控制字，並將第一位址及控制字寫入至變補器中；利用變補器將第一位址及控制字進行 一補數運算進而得到一第二位址，其中第二位址的內容等於該固定值，並將第二位址輸入故障晶胞中。
在一實施例中，其中變補器中係為一互斥或(XOR)邏輯電路。
在一實施例中，非揮發性記憶體的故障遮蔽方法更包括：提供一解碼器，其係電性連接於變補器及非揮發性記憶體陣列之間，以將第二位址進行解碼後輸入至故障晶胞。
在一實施例中，非揮發性記憶體的故障遮蔽方法更包括：提供一內建自我測試電路(BIST)，其係電性連接於非揮發性記憶體陣列，內建自我測試電路會讀取非揮發性記憶體陣列內之資料。
在一實施例中，非揮發性記憶體的故障遮蔽方法更包括：提供一多輸入特徵位移暫存器(MISR)，其係電性連接於內建自我測試電路及該非揮發性記憶體陣列之間，多輸入特徵位移暫存器會將揮發性記憶體陣列內之資料壓縮。
在一實施例中，非揮發性記憶體的故障遮蔽方法更包括：多輸入特徵位移暫存器會將壓縮後之資料傳送至內建自我測試電路(BIST)中以進行比對。
101‧‧‧故障晶胞
102‧‧‧取代晶胞
200‧‧‧記憶體系統
220‧‧‧熔絲
221‧‧‧記憶體陣列
222‧‧‧控制暫存器
224‧‧‧位址解碼器
226‧‧‧備用行
300‧‧‧非揮發性記憶體系統
310‧‧‧位址暫存器
311‧‧‧第一位址
312‧‧‧第二位址
320‧‧‧變補器
322‧‧‧控制字
330‧‧‧解碼器
340‧‧‧非揮發性記憶體陣列
342‧‧‧故障晶胞
360‧‧‧多輸入特徵位移暫存器(MISR)
370‧‧‧內建自我測試電路(BIST)
圖1A為先前技術之備用行之使用之一範例。
圖1B為用於執行圖1A所示備用行之一記憶體系統。
圖2及圖2A為本發明之一實施例的非揮發性記憶體系統及非揮發性記憶體的故障遮蔽方法。
圖3為本發明之一實施例的非揮發性記憶的故障遮蔽方法。
圖4為本發明之一實施例的位址不規則的排列方法。
圖5顯示本發明的非揮發性記憶的故障遮蔽方法整合於內建自我測試系統中。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例 中所提到的方向用語，例如：上、下、左、右、前或後等，僅是用於參照隨附圖式的方向。因此，該等方向用語僅是用於說明並非是用於限制本發明。
請參閱圖2及2A，其係為本發明之一實施例的非揮發性記憶體系統300及非揮發性記憶體的故障遮蔽方法。非揮發性記憶體系統300包括一位址暫存器310、一非揮發性記憶體陣列340以及一變補器320。位址暫存器310係電性連接於非揮發性記憶體陣列340，且其係用於儲存一第一位址311。非揮發性記憶體陣列340係包括一故障晶胞342，變補器320係電性連接於故障晶胞342及位址暫存器310之間。故障晶胞342係僅能輸出一固定值，其中第一位址311的內容並不等於該固定值。圖2及2A的重點在於第一位址311經過變補器320後得到一個新的第二位址312，位址的內容就是要寫入的資料。cell(1)指的是故障晶胞342，無論輸入資料是「1」或「0」，cell(1)皆只能輸出資料「1」。利用控制字322引導出另一個第二位址312，並讓第二位址312中的資料「1」輸入故障cell(1)。此方法不需對儲存在第一位址3111中的資料作任何換算。
如圖3，其係為本發明之一實施例的非揮發性記憶體之故障遮蔽方法，其係應用於非揮發性記憶體系統300。請同時參照圖2及圖3，本發明之非揮發性記憶體的故障遮蔽方法包括以下步驟：步驟S110：提供一控制字322，並將第一位址311及控制字322寫入變補器320中。
步驟S120：利用變補器320將第一位址311及控制字322，進行一補數運算進而得到一第二位址312，此第二位址312的內容係等於該固定值，並使第二位址312輸入故障晶胞342中。
其中，第一位址311及第二位址312係為邏輯位址，其可包括一個位元或一個位元組。第一位址311的內容可以例如為0，且第二位址312的內容則可以例如為1。故障晶胞342則為一實體位址，該實體位址係為一儲存空間，其可被存入一個位元或一個位元組，且故障晶胞342之故障方式為不論輸入之位址的內容為0或1，其係僅能輸出一固定值(例如只能輸出1(Stuck-at-1))。因此，在沒有本發明之機制下，有可能發生在將內容 例如為0之第一位址311，存入固定值例如為1之故障晶胞342中時，會使得輸入為0但輸出為1之情況並進而引發故障。然而，在本發明之操作機制下，變補器320會在第一位址311(例如為0)存入故障晶胞342(例如為1)之前，利用控制字322(例如為1)及第一位址311來進行一補數運算，進而得到一第二位址312，其中控制字322與位址內之位元數相同(例如本實施例中第一位址有兩個位元則有兩個控制字)。
在一實施例中，變補器320可以例如為一互斥或(XOR)邏輯電路，互斥或邏輯電路之真值表可參考表(一)。將第一位址311(例如為0)與控制字322(例如為1)一併通過互斥(XOR)邏輯電路，則會產生第二位址312。利用互斥邏輯電路來將該第一位址(例如為0)及控制字(例如為1)進行一補數運算，以使得第一位址(例如為0)不會存入至故障晶胞342(例如為1)，而存入至另一固定值為0之故障晶胞或一正常晶胞中，並且使該第二位址(例如為1)存入故障晶胞342(例如為1)中。
本發明之非揮發性記憶體的故障遮蔽方法更提供一解碼器330，其係電性連接於變補器320及非揮發性記憶體陣列340之間，以將第二位址進行解碼後輸入故障晶胞342。本發明之非揮發性記憶體的故障遮蔽方法，修正了傳統上邏輯位址與實體位址為一對一的對應關係。因此我們將本發明之非揮發性記憶體的故障遮蔽方法，稱之為位址不規則排列方法。如圖4所顯示之位址不規則排列方法，在有4個邏輯位址及4個實體 位址下則會有16種方法，也就是說，若有N個位址則有2N種配對方法。利用此種位址不規則排列方法，可以將內容例如為0之邏輯位址存入固定值為0之實體位址中，而內容例如為1之邏輯位址則存入固定值為1之實體位址中，藉此可以使得故障被遮蔽而不會被激發出來，因而可以達到容錯之目的。
圖5顯示本發明的非揮發性記憶體之故障遮蔽方法，可以輕易的整合於現有的內建自我測試系統中，此一整合方法可參考以下步驟：步驟S130：提供一內建自我測試電路(BIST)370，其係電性連接於非揮發性記憶體陣列340，內建自我測試電路370會讀取非揮發性記憶體陣列340內之資料。
步驟S140：提供一多輸入特徵位移暫存器(MISR)360，其係電性連接於內建自我測試電路370及非揮發性記憶體陣列340之間，多輸入特徵位移暫存器360會將非揮發性記憶體陣列340內之資料壓縮。
步驟S150：多輸入特徵位移暫存器360會將壓縮後之資料，傳送至內建自我測試電路(BIST)370中並進行比對。
本發明之實施例的非揮發性記憶的故障遮蔽方法，可應用於非揮發性記憶體的列及行，運用此方法將可大量減少甚至不需配置備用機制，即可達到故障遮蔽的效果。因此在製造非揮發性記憶時便得以降低製造成本，亦可提升非揮發性記憶體的製程良率。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利所涵蓋之範圍內。
300‧‧‧非揮發性記憶體系統
310‧‧‧位址暫存器
311‧‧‧第一位址
312‧‧‧第二位址
320‧‧‧變補器
322‧‧‧控制字
330‧‧‧解碼器
340‧‧‧非揮發性記憶體陣列
342‧‧‧故障晶胞

Claims (6)

  1. 一種非揮發性記憶體的故障遮蔽方法，其係應用於一非揮發性記憶體陣列，該非揮發性記憶體陣列包括一故障晶胞，並且係電性連接於一位址暫存器，該位址暫存器會提供一第一位址，該故障晶胞係僅能輸出一固定值，且該第一位址的內容並不等於該固定值，該非揮發性記憶體的故障遮蔽方法包括：提供一變補器，其係電性連接於該第一位址及該故障晶胞之間；提供一控制字，並將該第一位址及該控制字寫入至該變補器中；利用該變補器將該第一位址及該控制字進行一補數運算，進而得到一第二位址，其中該第二位址的內容係等於該固定值，並將該第二位址的內容輸入該故障晶胞中。
  2. 如申請專利範圍第1項所述之非揮發性記憶體的故障遮蔽方法，其中該變補器中係為一互斥或(XOR)邏輯電路。
  3. 如申請專利範圍第2項所述之非揮發性記憶體的故障遮蔽方法，其更包括：提供一解碼器，其係電性連接於該變補器及該非揮發性記憶體陣列之間，以將該第二位址進行解碼後輸入至該故障晶胞。
  4. 如申請專利範圍第3項所述之非揮發性記憶體的故障遮蔽方法，其更包括：提供一內建自我測試電路(BIST)，其係電性連接至該非揮 發性記憶體陣列，該內建自我測試電路會讀取該非揮發性記憶體陣列內之資料。
  5. 如申請專利範圍第4項所述之非揮發性記憶體的故障遮蔽方法，其更包括：提供一多輸入特徵位移暫存器(MISR)，其係電性連接於該內建自我測試電路及該非揮發性記憶體陣列之間，該多輸入特徵位移暫存器會將該非揮發性記憶體陣列內之資料壓縮。
  6. 如申請專利範圍第5項所述之非揮發性記憶體的故障遮蔽方法，其更包括：該多輸入特徵位移暫存器會將該壓縮後之資料，傳送至該內建自我測試電路(BIST)中以進行比對。
TW102101601A 2013-01-16 2013-01-16 非揮發性記憶體的故障遮蔽方法 TWI486961B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102101601A TWI486961B (zh) 2013-01-16 2013-01-16 非揮發性記憶體的故障遮蔽方法
US13/940,353 US8929166B2 (en) 2013-01-16 2013-07-12 Fault masking method for non-volatile memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102101601A TWI486961B (zh) 2013-01-16 2013-01-16 非揮發性記憶體的故障遮蔽方法

Publications (2)

Publication Number Publication Date
TW201430849A TW201430849A (zh) 2014-08-01
TWI486961B true TWI486961B (zh) 2015-06-01

Family

ID=51165010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102101601A TWI486961B (zh) 2013-01-16 2013-01-16 非揮發性記憶體的故障遮蔽方法

Country Status (2)

Country Link
US (1) US8929166B2 (zh)
TW (1) TWI486961B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712216A (en) * 1984-12-28 1987-12-08 International Business Machines Corporation Method and device for correcting errors in memories
US4961193A (en) * 1988-04-29 1990-10-02 International Business Machines Extended errors correcting device having single package error correcting and double package error detecting codes
US5784323A (en) * 1995-05-25 1998-07-21 International Business Machines Corporation Test converage of embedded memories on semiconductor substrates
US6510537B1 (en) * 1998-08-07 2003-01-21 Samsung Electronics Co., Ltd Semiconductor memory device with an on-chip error correction circuit and a method for correcting a data error therein
US20130010550A1 (en) * 2011-07-06 2013-01-10 Samsung Electronics Co., Ltd. Nonvolatile Memory Devices Including Selective RWW and RMW Decoding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712216A (en) * 1984-12-28 1987-12-08 International Business Machines Corporation Method and device for correcting errors in memories
US4961193A (en) * 1988-04-29 1990-10-02 International Business Machines Extended errors correcting device having single package error correcting and double package error detecting codes
US5784323A (en) * 1995-05-25 1998-07-21 International Business Machines Corporation Test converage of embedded memories on semiconductor substrates
US6510537B1 (en) * 1998-08-07 2003-01-21 Samsung Electronics Co., Ltd Semiconductor memory device with an on-chip error correction circuit and a method for correcting a data error therein
US20130010550A1 (en) * 2011-07-06 2013-01-10 Samsung Electronics Co., Ltd. Nonvolatile Memory Devices Including Selective RWW and RMW Decoding

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hsieh, T. Y. et al., "An Error Rate Based Test Methodology to Support Error-Tolerance", IEEE Transactions on Reliability, Volume: 57 , Issue: 1 ,March 2008 *
Kuznetsov, A.V. et al.,"An error correcting scheme for defective memory", IEEE Transactions on Information Theory, Volume: 24 , Issue: 6 , Nov 1978 *

Also Published As

Publication number Publication date
US8929166B2 (en) 2015-01-06
US20140198592A1 (en) 2014-07-17
TW201430849A (zh) 2014-08-01

Similar Documents

Publication Publication Date Title
US10446253B2 (en) Semiconductor memory device and repair method thereof
KR101903915B1 (ko) 블록 기반 아키텍처들에 대해 epwr을 사용하는 부분적 불량 블록 검출 및 재사용
KR102204390B1 (ko) 빠른 불량 셀 구제 동작의 메모리 장치
US8015438B2 (en) Memory circuit
US11119857B2 (en) Substitute redundant memory
TWI733967B (zh) 用於修復操作的修復電路以及包括修復電路的記憶體裝置
US8874979B2 (en) Three dimensional(3D) memory device sparing
US8869007B2 (en) Three dimensional (3D) memory device sparing
KR20180065423A (ko) 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
JP2006511904A5 (zh)
US9886339B2 (en) Semiconductor device using fuse arrays to store weak cell addresses
US20190279734A1 (en) Memory chip and test system including the same
TW202001917A (zh) 記憶體裝置
US8995217B2 (en) Hybrid latch and fuse scheme for memory repair
TW201916060A (zh) 記憶體位元級的修復方法
JP3659350B2 (ja) 高性能ｅＤＲＡＭ用の新しいマイクロ・セル冗長性方式
CN104750577A (zh) 面向片上大容量缓冲存储器的任意多位容错方法及装置
JP4351649B2 (ja) 半導体記憶装置
KR20200104791A (ko) Ssd에서의 결함 보호를 위한 메모리 다이 레이아웃
TWI486961B (zh) 非揮發性記憶體的故障遮蔽方法
TWI725306B (zh) 記憶體的修復方法
CN111863059A (zh) 具有动态冗余功能的mram芯片
TWI502597B (zh) 非揮發性記憶體的資料反轉與回復方法
TWI509622B (zh) 具分散錯誤功能的記憶體及其分散錯誤位元的方法
WO2021196619A1 (zh) 读写方法及存储器装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees