CN111863059A - 具有动态冗余功能的mram芯片 - Google Patents

具有动态冗余功能的mram芯片 Download PDF

Info

Publication number
CN111863059A
CN111863059A CN201910356086.4A CN201910356086A CN111863059A CN 111863059 A CN111863059 A CN 111863059A CN 201910356086 A CN201910356086 A CN 201910356086A CN 111863059 A CN111863059 A CN 111863059A
Authority
CN
China
Prior art keywords
address
error
error correction
replacement
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910356086.4A
Other languages
English (en)
Inventor
戴瑾
王春林
叶力
夏文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201910356086.4A priority Critical patent/CN111863059A/zh
Publication of CN111863059A publication Critical patent/CN111863059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

具有动态冗余功能的MRAM芯片，ECC纠错单元在正常读操作时接收主存储区中被读取数据，将查到的出错信息上报；当该正常读操作完成时，纠错控制器判断收到的错误数量是否超过设定值，为是时判断被读取数据地址是否在寄存器的出错地址中，为是时则将该出错地址对应的计数器加一，判断该计数器的计数值是否达到设定值，为是时则标明该出错地址对应的替换标识为永久替换标识，并在冗余存储区中寻找空闲地址作为替换地址，将经过ECC纠错的数据写入替换地址中；在被读取数据地址不在寄存器的出错地址中时，查找到一组空闲的寄存器，将被读取数据地址写入查到的寄存器中，并将该出错地址对应计数器的计数设为1、对应的替换标识标记为非替换。

Description

具有动态冗余功能的MRAM芯片
技术领域
本发明涉及MRAM芯片技术领域，特别是涉及一种具有动态冗余功能的MRAM芯片。
背景技术
MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。它的经济性非常好，单位容量占用的硅片面积非常小，比SRAM有很大的优势；其制造工艺中需要的附加光罩数量较少，比嵌入式NOR Flash的成本优势更大。它的性能也相当好，读写时延接近SRAM，功耗则比闪存低得多。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。
MRAM的原理是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。如图1：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。
读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。
一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：行地址解码器：把收到的地址变成Word Line的选择；列地址解码器：把收到的地址变成Bit Line的选择；读写控制器：控制Bit Line上的读(测量)写(加电流)操作；输入输出控制：和外部交换数据。
MRAM的读出电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元，再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。
由于MRAM的工艺尚不完美，目前在开发中的MRAM芯片，普遍具有ECC纠错功能。这种技术，采用给每一个读写的字(通常是32或64比特)增加一些比特的方法，实现对不超过一定数量的错误的纠正。比如，给一个64比特的字进行编码，增加14个纠错比特；读出的过程中，如果发生的错误不超过2个比特，就会在解码时被纠正过来。
对于存储芯片，常见有因小部分的存储单元由于制造工艺不完美失效，一般采用冗余单元进行替换。但在MRAM的使用过程中，可能会发生少量存储单元损坏或者是电阻漂移造成错误。需要有一种方法在不丢失数据的情况下，自动修补这些失效的单元。
美国专利US20030133333提出建立一个地址翻译器实现损坏单元的替换。美国专利US8929167提出在芯片中增加一个BIST系统，自动地测试存储单元，并自动地用冗余单元修补失效了的存储单元。但二者都不能解决使用过程中的损坏问题，只能用在生产线上。
美国专利US20150074474是最接近的技术。他们提出在每次开机时进行一次检测，替换损坏的单元。但现代计算系统持续开机的时间很长。如果使用过程中发生存储单元的损坏，这种方法仍难免数据存储错误。
发明内容
本发明针对现有技术存在的问题和不足，提供一种具有动态冗余功能的MRAM芯片。
本发明是通过下述技术方案来解决上述技术问题的：
本发明提供一种具有动态冗余功能的MRAM芯片，其特点在于，其包括主存储区、ECC纠错单元、冗余存储区和纠错控制器，所述纠错控制器内含有多组非易失的寄存器，每组寄存器包括出错地址、替换地址、替换标识和计数器；
所述ECC纠错单元用于在MRAM芯片进行正常读操作时接收主存储区中被读取的数据，检查数据中比特错误信息并进行ECC纠错，并将查到的比特错误信息上报至纠错控制器；
所述纠错控制器用于当该次正常读操作完成时，判断收到的比特错误信息中比特错误数量是否超过设定值，在为是时，判断被读取数据的地址是否在纠错控制器的寄存器的出错地址中，在为是时则将该出错地址对应的计数器实施加一操作，进一步判断该计数器的计数值是否达到计数设定值，在为是时则标记该出错地址对应的替换标识为永久替换标识，并在冗余存储区中寻找一空闲地址作为替换地址，将经过ECC纠错的数据写入该替换地址中；在被读取数据的地址不在纠错控制器的寄存器的出错地址中时，在纠错控制器中查找到一组空闲的寄存器，将被读取数据的地址写入查找到的寄存器的出错地址中，并将被写入的出错地址对应的计数器的计数设为1、对应的替换标识标记为非替换标识。
较佳地，所述纠错控制器用于当MRAM芯片收到读写指令时，判断读写指令中的地址是否在替换标识为永久替换标识的寄存器中，在为否时继续进行正常的读写操作，在为是且读写指令为读指令时，返回冗余存储区中读指令中的地址对应的替换地址中的数据，在为是且读写指令为写指令时，将写指令中的地址中的数据写入冗余存储区中写指令中的地址对应的替换地址中。
较佳地，所述纠错控制器用于在纠错控制器中没有空闲的寄存器时，清空计数器的计数最低的寄存器中的内容，并将清空后的寄存器作为空闲寄存器。
较佳地，每组寄存器还设有一个用于标记该组寄存器是否空闲的标志。
较佳地，所述冗余存储区独立于主存储区设置，或者，所述冗余存储区分布式地分配于主存储区的每一个存储阵列内。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：
本发明能够解决使用损坏问题，结合ECC，在整个字没有损坏到不可纠错时，提前进行替换，使得修复过程不发生错误，结合ECC的使用，能够保证在不丢失数据的情况下，自动修复使用过程中失效的单元。
本发明解决了使用损坏问题，使得可以增加写入电压，进一步提高速度。
附图说明
图1为现有MTJ示意图。
图2为本发明较佳实施例的具有动态冗余功能的MRAM芯片的结构框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本实施例提供一种具有动态冗余功能的MRAM芯片，其包括主存储区1、ECC纠错单元2、冗余存储区3和纠错控制器4，所述纠错控制器4内含有多组非易失的寄存器，每组寄存器包括出错地址、替换地址、替换标识和计数器。所述冗余存储区3独立于主存储区1设置，或者，所述冗余存储区3分布式地分配于主存储区1的每一个存储阵列内。
所述ECC纠错单元2用于在MRAM芯片进行正常读操作时接收主存储区1中被读取的数据，检查数据中比特错误信息并进行ECC纠错，并将查到的比特错误信息上报至纠错控制器4。
所述纠错控制器4用于当该次正常读操作完成时，判断收到的比特错误信息中比特错误数量是否超过设定值，在为是时，判断被读取数据的地址是否在纠错控制器4的寄存器的出错地址中，在为是时则将该出错地址对应的计数器实施加一操作，进一步判断该计数器的计数值是否达到计数设定值，在为是时则标记该出错地址对应的替换标识为永久替换标识，并在冗余存储区3中寻找一空闲地址作为替换地址，将经过ECC纠错的数据写入该替换地址中；在被读取数据的地址不在纠错控制器4的寄存器的出错地址中时，在纠错控制器4中查找到一组空闲的寄存器，将被读取数据的地址写入查找到的寄存器的出错地址中，并将被写入的出错地址对应的计数器的计数设为1、对应的替换标识标记为非替换标识。
所述纠错控制器4用于当MRAM芯片收到读写指令时，判断读写指令中的地址是否在替换标识为永久替换标识的寄存器中，在为否时继续进行正常的读写操作，在为是且读写指令为读指令时，返回冗余存储区3中读指令中的地址对应的替换地址中的数据，在为是且读写指令为写指令时，将写指令中的地址中的数据写入冗余存储区3中写指令中的地址对应的替换地址中。
所述纠错控制器4用于在纠错控制器中没有空闲的寄存器时，清空计数器的计数最低的寄存器中的内容，并将清空后的寄存器作为空闲寄存器。
此外，每组寄存器还设有一个用于标记该组寄存器是否空闲的标志。
下面举一具体的例子来说明本发明，以使得本领域的技术人员能够更好地理解本发明的技术方案：
MRAM芯片进行正常读操作，ECC纠错单元2接收主存储区1中被读取的数据，检查数据中比特错误信息并纠错，并将查到的比特错误信息上报至纠错控制器4。
当该次正常读操作完成时，纠错控制器4判断收到的比特错误信息中比特错误数量是否超过设定值(例如5)，在比特错误数量超过设定值时，判断被读取数据的地址是否在纠错控制器4的寄存器的出错地址中，若被读取数据的地址在纠错控制器4的寄存器的出错地址1中，则将该出错地址1对应的计数器1实施加一操作，判断该计数器1的计数值是否达到设定值(如3)，在为是时则标明该出错地址1对应的替换标识1为永久替换标识，并在冗余存储区3中寻找一空闲地址作为替换地址1，将经过ECC纠错的数据写入替换地址1中。
在被读取数据的地址不在纠错控制器4的寄存器的出错地址中时，在纠错控制器4中查找到一组空闲的寄存器(如出错地址2、替换地址2、替换标识2、计数器2)，将被读取数据的地址写入查找到的寄存器的出错地址2中，并将该出错地址2对应的计数器2的计数设为1、对应的替换标识2标记为非替换标识。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (5)

1.一种具有动态冗余功能的MRAM芯片，其特征在于，其包括主存储区、ECC纠错单元、冗余存储区和纠错控制器，所述纠错控制器内含有多组非易失的寄存器，每组寄存器包括出错地址、替换地址、替换标识和计数器；
所述ECC纠错单元用于在MRAM芯片进行正常读操作时接收主存储区中被读取的数据，检查数据中比特错误信息并进行ECC纠错，并将查到的比特错误信息上报至纠错控制器；
所述纠错控制器用于当该次正常读操作完成时，判断收到的比特错误信息中比特错误数量是否超过设定值，在为是时，判断被读取数据的地址是否在纠错控制器的寄存器的出错地址中，在为是时则将该出错地址对应的计数器实施加一操作，进一步判断该计数器的计数值是否达到计数设定值，在为是时则标记该出错地址对应的替换标识为永久替换标识，并在冗余存储区中寻找一空闲地址作为替换地址，将经过ECC纠错的数据写入该替换地址中；在被读取数据的地址不在纠错控制器的寄存器的出错地址中时，在纠错控制器中查找到一组空闲的寄存器，将被读取数据的地址写入查找到的寄存器的出错地址中，并将被写入的出错地址对应的计数器的计数设为1、对应的替换标识标记为非替换标识。
2.如权利要求1所述的具有动态冗余功能的MRAM芯片，其特征在于，所述纠错控制器用于当MRAM芯片收到读写指令时，判断读写指令中的地址是否在替换标识为永久替换标识的寄存器中，在为否时继续进行正常的读写操作，在为是且读写指令为读指令时，返回冗余存储区中读指令中的地址对应的替换地址中的数据，在为是且读写指令为写指令时，将写指令中的地址中的数据写入冗余存储区中写指令中的地址对应的替换地址中。
3.如权利要求1所述的具有动态冗余功能的MRAM芯片，其特征在于，所述纠错控制器用于在纠错控制器中没有空闲的寄存器时，清空计数器的计数最低的寄存器中的内容，并将清空后的寄存器作为空闲寄存器。
4.如权利要求1所述的具有动态冗余功能的MRAM芯片，其特征在于，每组寄存器还设有一个用于标记该组寄存器是否空闲的标志。
5.如权利要求1所述的具有动态冗余功能的MRAM芯片，其特征在于，所述冗余存储区独立于主存储区设置，或者，所述冗余存储区分布式地分配于主存储区的每一个存储阵列内。
CN201910356086.4A 2019-04-29 2019-04-29 具有动态冗余功能的mram芯片 Pending CN111863059A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910356086.4A CN111863059A (zh) 2019-04-29 2019-04-29 具有动态冗余功能的mram芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910356086.4A CN111863059A (zh) 2019-04-29 2019-04-29 具有动态冗余功能的mram芯片

Publications (1)

Publication Number Publication Date
CN111863059A true CN111863059A (zh) 2020-10-30

Family

ID=72966409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910356086.4A Pending CN111863059A (zh) 2019-04-29 2019-04-29 具有动态冗余功能的mram芯片

Country Status (1)

Country Link
CN (1) CN111863059A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157490A (zh) * 2021-04-01 2021-07-23 深圳市纽创信安科技开发有限公司 一种芯片内嵌的Flash存储器和存储控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757474A (en) * 1986-01-28 1988-07-12 Fujitsu Limited Semiconductor memory device having redundancy circuit portion
US20030033567A1 (en) * 2001-08-09 2003-02-13 Hitachi, Ltd. Memory card and memory controller
CN104282342A (zh) * 2013-07-01 2015-01-14 点序科技股份有限公司 闪存装置、存储器控制器及闪存的控制方法
US20150074491A1 (en) * 2013-09-10 2015-03-12 Kabushiki Kaisha Toshiba Magnetic random access memory
CN106030541A (zh) * 2014-02-23 2016-10-12 高通股份有限公司 Dram缺陷的内核掩蔽
CN107430558A (zh) * 2015-03-09 2017-12-01 东芝存储器株式会社 半导体存储装置
CN108369545A (zh) * 2015-12-15 2018-08-03 高通股份有限公司 用于解决dram缺陷的系统，方法、以及计算机程序

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757474A (en) * 1986-01-28 1988-07-12 Fujitsu Limited Semiconductor memory device having redundancy circuit portion
US20030033567A1 (en) * 2001-08-09 2003-02-13 Hitachi, Ltd. Memory card and memory controller
CN104282342A (zh) * 2013-07-01 2015-01-14 点序科技股份有限公司 闪存装置、存储器控制器及闪存的控制方法
US20150074491A1 (en) * 2013-09-10 2015-03-12 Kabushiki Kaisha Toshiba Magnetic random access memory
CN106030541A (zh) * 2014-02-23 2016-10-12 高通股份有限公司 Dram缺陷的内核掩蔽
CN107430558A (zh) * 2015-03-09 2017-12-01 东芝存储器株式会社 半导体存储装置
CN108369545A (zh) * 2015-12-15 2018-08-03 高通股份有限公司 用于解决dram缺陷的系统，方法、以及计算机程序

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157490A (zh) * 2021-04-01 2021-07-23 深圳市纽创信安科技开发有限公司 一种芯片内嵌的Flash存储器和存储控制方法
CN113157490B (zh) * 2021-04-01 2023-12-26 深圳市纽创信安科技开发有限公司 一种芯片内嵌的Flash存储器和存储控制方法

Similar Documents

Publication Publication Date Title
US10108509B2 (en) Dynamic enabling of redundant memory cells during operating life
CN108877870B (zh) 用于修复操作的修复电路以及包括修复电路的存储器件
US7149948B2 (en) Manufacturing test for a fault tolerant magnetoresistive solid-state storage device
US20240136006A1 (en) Memory Testing Techniques
US20100220517A1 (en) Semiconductor device
US10338835B2 (en) Memory device
CN107430558B (zh) 半导体存储装置
US7325157B2 (en) Magnetic memory devices having selective error encoding capability based on fault probabilities
TW202001917A (zh) 記憶體裝置
US11315654B2 (en) Memory testing techniques
US11929136B2 (en) Reference bits test and repair using memory built-in self-test
Münch et al. MBIST-based Trim-Search Test Time Reduction for STT-MRAM
JP2005100542A (ja) 半導体記憶装置とそのテスト方法
CN111863059A (zh) 具有动态冗余功能的mram芯片
US10943949B2 (en) Semiconductor storage device
CN111951876B (zh) 具有写检测功能和动态冗余的mram芯片及其数据读写方法
CN111899783A (zh) 一种利用写检测的高速mram芯片及其数据读写方法
CN111951845A (zh) 一种分级管理冗余存储的mram芯片
US20240321334A1 (en) Storage device and driving method of storage device
US20240029813A1 (en) Self-Repair Memory Techniques
US11922023B2 (en) Read/write method and memory device
CN112289352B (zh) 具有ecc功能的mram系统及其操作方法
US12032439B2 (en) Memory including error correction circuit and operation method of memory
US20210311666A1 (en) Method for reading and writing and memory device
US20230005565A1 (en) Semiconductor device equipped with global column redundancy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030