JPS62251949A - 記憶装置の誤り訂正方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、記憶装置から読出されたデータの誤り訂正
方法に関するものである。

〔従来の技術〕

記憶装置へデータを書込む場合には書込むべきデータビ
ット（二冗長ビットを付加して書込み、この記憶装置か
ら読出したデータに対し上記冗長ビットによりビット誤
りの検出又はビット誤りの訂正を行うのが一般である。

多くの場合、１ビツトのビット誤りを訂正することがで
き、２ピッ＋−Ｕ上のビット誤りは訂正不能であるが誤
りがあるということは検出できるような冗長ビット（す
なわちチェックビット）を付加するので、以下の説明で
はこのような場合を想定して説明するが、この発明はこ
のような場合にだけ限定されるものではない。

第３図は従来の方法を示すブロック図で、図において（
１）は記憶部、（２１はリードデータラフ％　（ｒｅａ
ｄｄａｔａ　１ａｔｃｈ）　、（３１はチｚ　”７クコ
ードラツチ（ｃｈｅｃｋｃｏｄｅ　１ａｔｃｈ）、（４
）は検出回路、（５）は訂正回路、（６）はり−ドデー
タバッフｙ　（ｒｅａｄ　ｄａｔａ　ｂｕｆｆｅｒ　）
である。

次に動作について説明する。記憶部（１）には、あらか
じめデータとともにチェックコードが書込まれている。

記憶部（１）から読出した内容のうちデータ部分をリー
ドデータラッチ（２）に一時記憶し、チェックコードの
部分をチェックコードラッチ（３）に一時記憶する。

リードデータラッチ（２）の内容とチェックコードラッ
チ１３）の内容が検出回路（４１でビット誤りの有無が
検査される。誤りがなければ、リードデータラッチ（２
）の内容がリードデータバッファ（６）に書込まれる。

検出回路（４）でビット誤りが検出され、これが訂正可
能な誤りであると判定されたときは、検出回路（４）で
は誤りビットの位置を示す情報を出力し、訂正回路（５
）においてビット誤りが訂正されたデータが生成され、
このデータがリードデータバッファ（６）に書込まれる
。

この場合、従来の方法ではビット誤りがチェックコード
ラッチ（３）の内容にあってリードデータラッチ（２）
の内容には誤りがない場合であっても検出回路（４（は
ビット誤りとして処理し、データは訂正回路（５）を経
てリードデータバッファ（６）に書込まれる。すなわち
、リードデータバッファ）の内容は何等の訂正を受ける
こともないの（：訂正回路（５）を経てリードデータバ
ッファ（６）に書込まれる。また、検出回路（４）で訂
正不能なビット誤りが検出されればエラー信号を出して
異常終了となる。

第４図は第３図の装置の動作を示すフローチャートで、
（４０）、＜４１）は各ステップを表す。

〔発明が解決しようとする問題点〕

以上のようＣ：従来の方法では、データ内（二誤りビッ
トが存在しない場合でもチェックビット中（二誤りがあ
る場合はデータは訂正回路を経て出力されるという無駄
があり、かつ、訂正回路で訂正されたデータは再チェッ
クを受けることなく出力されるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、データビット中に誤りがない場合はそのまま
出力し、かつ、訂正回路で訂正されたデータは再チェッ
クして出力する誤りｉＪ正方法を得ることを目的とする
。

〔問題点を解決するための手段〕

この発明では、訂正可能なビット誤りが検出されたとき
、検出回路から出力される誤りビット位置を示す情報（
以下シンドローム（ｓｙｎｄｒｏｍｅ　）という）を解
析するための解析回路を設け、誤りビット位置がデータ
ビット内にない場合は、そのデータビットをそのまま出
力し、誤りビット位置がデータビット中に存在する場合
は訂正回路で訂正した上で再チェックを行った後出力す
るようにした。

〔作用〕

訂正可能なビット誤りがデータビット中にあることはチ
ェックコードラッチ（３）の内容は正しいチェックコー
ドであることを意味するので、これを用いて訂正済みの
データビットを再チェックすることは容易である。

〔実施例〕

以下この発明の実施例を図面について説明する。

第１図はこの発明の一実施例を示すブロック図であり、
図において第３図と同一符号は同−又は相画部分を示し
、（７）はシンドロームを解析する解析回路である。

第２図は第１図の回路の動作を示すフローチャートであ
って、（２０）〜（２５）は各ステップを示す。

以下、第２図を用いて第１図の装置の動作を説明する。

ステップ（２０）は第４図のステップ（４ｏ）に相当す
るステップである。ステップ（２０）で訂正可能な誤り
であると判定された場合、検出回路（４）は誤りビット
が何番目のビットであるかをシンドロームとして解析回
路（７）に出力する。解析回路（７）ではその誤りビッ
トがデータビット内にあるかチェックコード内にあるか
を判定しくステップ（２１）　）　、データビット内に
誤りがなければステップ（２４）にうつりリードデータ
ラッチ（２）の内容を直接リードデータバッファ（６）
に書込む。

ステップ（２１）の判定がＹｅｓであれば、データ内の
上記シンドロームで示されるビットを訂正しくステップ
（２２）Ｌこの訂正済みのデータをチェックコードラッ
チ（３）の内容により再チェックしくステップ（２３）
　）　、再チェックの結果誤りがなければ正常終了とし
、再チェックの結果誤りが検出されれば異常終了となる
。

〔発明の効果〕

以上のようにこの発明によれば、誤り訂正後のデータを
再チェックできるよう）；シたので、記憶装置の信頼性
を向上させ、誤り検出回路や訂正回路の故障発見を容易
にするという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の装置における動作を示すフローチャート、第
３図は従来の方法を示すブロック図、第４図は第３図の
装置における動作を示すフローチャート。 （１）は記憶部、（２）はり−ドデータラッチ、（３）
はチェックコードラッチ、（４）は検出回路、（５）は
訂正回路、（６）はリードデータバッファ、（７）は解
析回路。 尚、各図中同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 ビット誤りを訂正することができるチェックコードを付
   加して記憶装置に書込まれたデータを読出して、この読
   出したデータのビット誤りを訂正する記憶装置の誤り訂
   正方法において、 記憶装置から読出した信号のうちデータ部分をリードデ
   ータラッチに一時記憶し、チェックコードの部分をチェ
   ックコードラッチに一時記憶する段階、 検出回路に上記リードデータラッチと上記チェックコー
   ドラッチの内容を入力してビット誤りの検出を行い、ビ
   ット誤りがあるか否か、ビット誤りがある場合はその訂
   正が可能であるか否か、訂正可能な誤りである場合訂正
   すべきビット位置を決定する検出段階、 この検出段階において訂正不能なビット誤りを検出した
   場合はエラー信号を出力する段階、上記検出段階におい
   て検出した訂正可能な誤りビットの位置が上記リードデ
   ータラッチの内容の中に存在するか否かを決定する解析
   段階、 上記検出段階でビット誤りが存在しないことが検出され
   た場合、又は上記解析段階において上記リードデータラ
   ッチの内容の中には誤りビットが存在しないと決定され
   た場合は、上記リードデータラッチの内容を正しいデー
   タとして出力する段階、 上記解析段階において上記リードデータラッチの内容の
   中に訂正可能な誤りビットが存在すると決定された場合
   は上記リードデータラッチの内容を訂正した上、この訂
   正したデータと上記チェックコードラッチの内容とを上
   記検出回路に入力して再チェックを行う段階、 を備えたことを特徴とする記憶装置の誤り訂正方法。