KR100234413B1 - 에러검출장치 및 정정 불능 판단장치 - Google Patents

Abstract

본 발명은 에러 정정 장치에 관한 것으로서, 특히 보다 빠르고 안정되게 단일 에러 검출과 2중 에러 이상의 정정 불능 여부를 판단하기 위한 에러 검출 장치 및 정정 불능 판단 장치에 관한 것이다.

본 발명에 의한 에러 검출 장치는 수신되는 데이터의 제1,2,3신드롬을 연산하기 위한 신드롬 연산부, 제1,2,3신드롬이 모두 0인 경우에 스위칭 제어신호를 에러 검출 신호 발생시 연산 정지 신호를 발생시키기 위한 스위칭 제어부, 스위칭 제어신호가 입력되지 않는 경우에는 제1신드롬을 출력시키고, 스위칭 제어신호가 입력되는 경우에 연산 정지 신호가 발생될 때까지 제1신드롬에 누적적으로 원시원(α)을 곱한 제1연산데이터를 발생시키기 위한 제1연산부, 스위칭 제어신호가 입력되지 않는 경우에는 제2신드롬을 스위칭 제어신호가 입력되는 경우에는 연산 정지 신호가 발생될 때까지 제2신드롬에 누적적으로 원시원(α)을 곱한 제1연산데이터를 발생시키기 위한 제2연산부 및 제1,2,3신드롬이 모두 0이 아닌 경우에 제2신드롬과 제1연산데이터를 비교하여 동일하고, 제3신드롬과 제2연산데이터가 동일한 경우에만 에러 검출 신호를 발생시키기 위한 제3연산부를 포함함을 특징으로 한다.

본 발명에 의하면 에러 검출의 정확도를 높일 수 있고 데이터의 처리 속도를 높일 수 있는 효과가 있다.

Description

에러 검출 장치 및 정정 불능 판단 장치{Apparatus for detecting the error data and diciding the lack of error correction}

본 발명은 에러 정정 장치에 관한 것으로서, 특히 보다 빠르고 안정되게 단일 에러 검출과 2중 에러 이상의 정정 불능 여부를 판단하기 위한 에러 검출 장치 및 정정 불능 판단 장치에 관한 것이다.

CD-ROM에서 사용하는 ECC(Error Checking Code) 규격은 도 1과 같으며, (45, 43) Q 코드와 (26, 24) P 코드로 구성되어 있어 각각 1 에러/2 이레이져 정정이 가능하다.

일반적으로 ECC 디코딩은 다음과 같은 순서로 진행된다. 제1단계에서 수신된 데이터로부터 신드롬(syndrome)을 계산하고, 제2단계에서 계산된 신드롬으로부터 에러 개수를 판정하고, 제3단계에서 정정 범위 내의 에러 발생 시 에러 위치를 계산하고, 제4단계에서 에러 값을 계산하고, 마지막으로 제5단계에서 에러를 정정한다.

즉, 1에러 검출을 위한 신드롬 연산은 다음과 같다.

S₀= e_i

S₁= e_iαⁱ

S₂= e_iα²ⁱ

그러므로 연산된 신드롬들은 다음의 수학식 4, 수학식 5와 같은 관계가 성립한다.

S₁= S₀αⁱ

S₂= S₁αⁱ

이와 같은 신드롬 관계를 이용하여 에러의 발생을 검출할 수 있을 뿐만 아니라 에러의 위치를 구할 수 있다.

그러나 종래의 기술에 의한 에러 검출 기술은 수학식 4 또는 수학식 5 하나만을 이용하여 에러를 검출하므로 연산 과정에서 정확도가 다소 떨어지는 문제점이 있었다. 이와 더불어 에러를 검출하였으나, 에러를 정정하지 못한 경우에 이에 대한 판단 값을 발생시키지 못하고 데이터 처리의 다음 단계인 CRC(Cyclic Redundancy Check) 단계에서 이에 대한 판단 값을 다시 연산함으로써 데이터의 처리 속도가 늦어지는 문제점이 있었다.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 복수의 신드롬 관계식을 이용하여 정확하게 에러를 검출하는 에러 검출 장치를 제공하는데 있다.

본 발명이 이루고자 하는 또 다른 기술적 과제는 상술한 문제점을 해결하기 위하여 에러 정정 여부 판단을 실행하는 정정 불능 판단 장치를 제공하는데 있다.

도 1은 CD-ROM의 ECC 규격을 도시한 것이다.

도 2은 본 발명에 의한 에러 검출 장치의 구성도이다.

도 3은 본 발명에 의한 정정 불능 판단 장치의 구성도이다.

도 4는 도 3에 도시된 레지스터의 세부 구성도이다.

도 5는 도 4의 주요 신호의 타이밍도이다.

상기 기술적 과제를 달성하기 위하여 본 발명에 의한 에러 검출 장치는 코드워드를 구성하는 데이터의 단일 에러 정정을 위한 에러 검출하는 에러 검출 장치에 있어서, 상기 수신되는 데이터의 제1신드롬(S₀), 제2신드롬(S₁) 및, 제3신드롬(S₂)을 연산하기 위한 신드롬 연산부, 제1신드롬, 제2신드롬, 제3신드롬이 모두 0인 경우에 스위칭 제어신호를 발생시키기고, 에러 검출 신호 발생시 연산 정지 신호를 발생시키기 위한 스위칭 제어부, 스위칭 제어신호가 입력되지 않는 경우에는 제1신드롬을 출력시키고, 스위칭 제어신호가 입력되는 경우에 연산 정지 신호가 발생될 때까지 제1신드롬에 누적적으로 원시원(α)을 곱한 제1연산데이터를 발생시키기 위한 제1연산부, 스위칭 제어신호가 입력되지 않는 경우에는 제2신드롬을 출력시키고, 스위칭 제어신호가 입력되는 경우에는 연산 정지 신호가 발생될 때까지 제2신드롬에 누적적으로 원시원(α)을 곱한 제1연산데이터를 발생시키기 위한 제2연산부 및 제1,2,3신드롬이 모두 0이 아닌 경우에 제2신드롬과 제1연산데이터를 비교하여 동일하고, 제3신드롬과 제2연산데이터를 비교하여 동일한 경우에만 에러 검출 신호를 발생시키기 위한 제3연산부를 포함함을 특징으로 한다.

상기 또 다른 기술적 과제를 달성하기 위하여 본 발명에 의한 정정 불능 판단 장치는 소정의 제1코드 및 소정의 제2코드로 구성된 코드워드의 에러 검출 장치에 의하여 발생된 에러 검출 신호에 의하여 검출된 에러의 정정 불능을 판단하기 위한 정정 불능 판단 장치에 있어서, 에러 검출 신호가 발생될 때까지 각 코드에 대응하여 초기 설정 값부터 상기 코드 워드를 구성하는 각 데이터 입력 시마다 카운팅을 실행하는 하는 카운팅부, 상기 카운팅부의 출력을 입력하여 소정의 코드워드의 범위를 벗어나는 경우에 정정 불능 신호를 발생시키는 비교부 및 상기 비교부의 정정 불능 신호를 저장하는 레지스터를 포함함을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.

도 2에 도시된 바와 같이 본 발명에 의한 에러 검출 장치는 수신 데이터의 제1신드롬(S₀)을 연산하는 제1신드롬 연산부(101), 수신 데이터의 제2신드롬(S₁)을 연산하는 제2신드롬 연산부(102), 수신 데이터의 제3신드롬(S₂)을 연산하는 제3신드롬 연산부(103), 원시원(α)을 거듭하여 곱하는 제1,2곱셈부(104, 105), 다중의 입력 데이터 중 하나의 입력 데이터를 선택하여 출력하는 제1,2멀티플렉서(106, 107), 입력 데이터를 일시 저장하는 제1,2레지스터(108, 109), 다중 입력 값이 동일할 경우에만 1인 출력을 발생시키는 제1,2배타적 부정 논리합 게이트(110, 111), 입력 값이 모두 1인 경우에만 1인 출력을 발생시키는 제1,2,3논리곱 게이트(112, 113, 114), 입력 값이 모두 1인 경우에만 0인 출력을 발생시키는 부정 논리곱 게이트(115), 입력 값이 모두 0인 경우에만 1인 출력을 발생시키는 부정 논리합 게이트(116), 입력 값 중 하나 이상이 1인 경우에 1인 출력을 발생시키는 논리합 게이트(117), 멀티플렉서의 스위칭 제어 및 제1,2곱셈부를 제어하는 제어부(118), 반전기(119)를 구비한다.

본 발명에서는 도 1에 도시된 바와 같이 데이터를 P코드와 Q코드로 구성하여 각 코드에서의 신드롬을 연산한 후에 이들 값을 이용하여 각 코드의 코드워드에서 에러를 검출하고 그 위치를 판정한다.

제1신드롬 연산부(101)는 입력되는 코드워드의 제1신드롬(S₀)을 연산하여 출력한다. 즉, 단일 에러 정정을 위한 에러 검출 시에 제1신드롬(S₀)은 수신하는 과정에서 발생한 에러 값인 e_i으로 된다.

제2신드롬 연산부(102)는 입력되는 데이터의 제2신드롬(S₁)을 연산하여 출력한다. 제2신드롬(S₁)은 e_iαⁱ의 식으로 연산된다.

제3신드롬 연산부(103)는 입력되는 데이터의 제3신드롬(S₂)을 연산하여 출력한다. 제3신드롬(S₂)은 e_iα²ⁱ의 식으로 연산된다.

제1,2,3신드롬 연산 결과 S₀= S₁= S₂= 0 이면, 에러가 검출되지 않는 것을 의미하므로 부정 논리합 게이트(116)의 출력은 1이 되고 논리합 게이트(117)의 출력 또한 1이 되어 에러 불 검출 출력(NE)은 1이 된다.

그러나 만일 연산된 모든 신드롬이 0이 아닌 경우에 제어부(118)는 이를 판단한 후에 스위칭 제어 신호를 발생시킨다. 그러면 제1,2멀티플렉서(106, 107)는 각각 제1,2곱셈부(104, 105)를 경유하여 제1,2신드롬에 원시원(α)을 거듭하여 곱한 제1,2연산데이터를 출력시킨다. 그리고 나서 제2신드롬과 제1연산데이터를 비교하고, 이와 동시에 제3신드롬과 제2연산데이터를 비교하여 동일한 경우에는 에러 검출 출력을 발생시킨다.

즉, S₁= αⁱ(S₀)이고, S₂= αⁱ(S₁) 의 식이 성립될 때까지 제1,2신드롬에 원시원을 반복하여 곱한다.

만일 따라서 제2신드롬과 제1연산데이터가 동일하고, 제3신드롬과 제2연산데이터가 동일한 경우에 에러 검출 출력을 발생시키는 동작을 설명하기로 한다.

제2연산데이터가 동일한 경우 제1배타적 부정 논리합 게이트(110) 및 제2배타적 부정 논리합 게이트(111)의 출력이 각각 1이 되고, 동일하지 않은 경우에 출력은 0이 된다.

그리고 부정 논리곱 게이트(115)는 제1,2배타적 부정 논리합 게이트(110, 111)의 출력이 모두 1인 경우에만 0인 출력이 발생된다.

부정 논리합 게이트(116)는 제1,2,3신드롬 모두가 0인 경우에만 1인 출력을 발생시킨다. 즉, 데이터에 에러가 검출되지 않는 경우에만 1인 출력을 발생시킨다.

그러므로 논리합 게이트(117)의 출력은 제1,2,3신드롬이 모두 0인 경우이거나, 제2신드롬과 제1연산데이터 또는 제3신드롬과 제2연산데이터가 동일하지 않은 경우에 에러 불 검출을 표시하는 1인 출력을 발생시킨다.

그러나 제2신드롬과 제1연산데이터가 동일하고, 제3신드롬과 제2연산데이터가 동일한 경우에 제1배타적 부정 논리합 게이트(110) 및 제2배타적 부정 논리합 게이트(111)의 출력은 각각 1이 된다. 그리고 이 경우에 제1,2논리곱 게이트(112, 113)의 출력은 모두 1이 되고, 이에 따라 제3논리곱 게이트(114)의 출력이 1이 되어 에러가 검출되었음을 알려준다.

에러 검출을 위한 신드롬 연산에 있어서, 데이터에 한 개의 에러가 존재하면 이론적으로 제2신드롬과 제1연산데이터가 동일할 뿐만 아니라 제3신드롬과 제2연산데이터도 동일해햐 한다. 그런데 본 발명에서 제2신드롬과 제1연산데이터 뿐만 아니라 제3신드롬과 제2연산데이터의 동일 여부를 동시에 판단하는 이유는 에러 검출의 정확도를 높이기 위함이다.

이상과 같은 동작에 의하여 코드워드를 구성하는 데이터에 에러가 있는지를 판단할 수 있게 된다.

도 3에 도시된 바와 같이 본 발명에 의한 정정 불능 판단 장치는 설정된 경로에서 카운팅을 실행하는 카운팅부(310), 논리곱 게이트(320), 데이터를 임시로 저장하는 레지스터(330)를 구비한다.

그리고 위의 레지스터(330)의 일 실시예는 도 4에 도시된 바와 같다.

카운팅부(310)의 초기값은 00 (D₀)이고, 데이터를 Q코드(45,43)와 P코드(26,24)로 구성하는 경우에 P코드 정정에서는 D₁경로에 초기값을 CNT_-OUT(5:0)=19(h)로 설정하고, D₂경로에 초기값을 CNT_-OUT(5:0)=2C(h)로 설정한다.

이와 같은 동작은 1개의 코드워드 디코딩 시마다 각 경로의 위의 초기값부터 다운 카운팅을 실행한다.

따라서 P코드 정정을 실행한 후에 Q코드 정정을 실행하게 경로를 설정하여 놓으면 우선 P코드 정정을 모두 실행한 후에 Q코드 정정을 실행한다.

일 예로 Q코드 정정을 실행하는 경우에 출력값 CNT_-OUT(5:0)=2C(h)로 설정한 후에 경로를 D₂에서 D₃으로 바꾼 후에 Q 코드워드를 구성하는 하나의 데이터마다 1씩 다운 카운팅을 실행하다가 입력 단자 신호인 에러 검출 신호(E1)가 1이 될 때 카운팅을 멈추며, 그 때의 카운팅 값이 에러의 위치를 나타내게 된다.

또한 CNT_-OUT(5:0)=2C(h)에서 00(h)까지 다운 카운팅을 실행하였으나, 에러 위치를 찾지 못하면 한번더 카운팅을 실행하여 출력은 CNT_-OUT(5:0)=3F(h)가 된다. 즉, 5비트 출력이 모두 1인 값이 출력된다. 따라서 이 경우에는 카운팅 값이 코드워드의 범위를 벗어난 경우를 의미하게 된다.

따라서 논리곱 게이트(320)는 CNT_-OUT(5:0)의 최상위 4, 5비트의 데이터를 입력하여 논리 연산함으로 CNT_-OUT(5:0)=3F(h)인 경우에 1인 출력이 발생된다. 그리고 이 논리곱 게이트(320)의 출력은 해당 코드워드를 정정하지 못하였다는 상태(STATUS)를 레지스터(330)에 저장한다.

위의 정정 불능을 판단한 상태를 임시 저장하는 레지스터(330)의 일 예를 도 4를 중심으로 설명하기로 한다.

코드워드 스타트 신호 발생 후 데이터에 에러가 검출되어 에러 검출 신호 E1이 하이 상태가 되면 논리곱 게이트(430)의 출력은 하이 상태가 되고 ECC 하이 구간에서 P/Q 스타트 신호가 입력되어 로우 상태가 될 때 부정 논리곱 게이트(440)의 출력은 하이 상태가 되고, 이에 따라 논리곱 게이트(460)의 입력은 모두 하이 상태가 되어 출력은 하이 상태로 되어 클럭이 입력될 때 논리곱 게이트(460)의 출력이 그대로 D 플립플롭의 출력으로 된다.

그리고 D 플립플롭(470)은 1 코드워드 정정시마다 업 데이트(update)할 수 있으나, 일단 업 데이트되어 출력이 1이 되면 다음번 P/Q스타트 신호가 하이 상태가 될 때까지는 그 값을 그대로 유지한다.

도 5의 타이밍도에 나타난 바와 같이 CD-ROM 1블록에서는 P정정/Q정정 구간이 한 번씩 존재하므로 1 ECC 구간 신호 후에 유지하고 있는 D 플립플롭(470) 출력은 그 블록의 ECC 정정 상태가 된다.

이상과 같은 동작에 의하여 데이터의 에러를 검출하고 검출된 에러가 정정되었는지를 판단할 수 있게 되었다.

상술한 바와 같이 본 발명에 의하면 2개의 신드롬 방정식을 동시에 이용하여 에러를 검출하고, 검출된 에러 데이터의 에러 정정 불능 유무를 판단함으로써, 에러 검출의 정확도를 높일 수 있고 CRC 확인 단계 이전에 에러 정정 불능 판단 신호를 이용하여 재정정을 실행하면 데이터의 처리 속도를 높일 수 있는 효과가 있다.

Claims (1)

1. 코드워드를 구성하는 데이터의 에러 검출에 상응하는 에러 위치의 검출 및 정정 불능 여부를 판단하기 위한 장치에 있어서,

   상기 코드워드의 디코딩시에 수신되는 데이터로부터 신드롬을 계산하여, 소정의 에러 판정 방법에 의하여 에러가 검출되는 경우에 에러 검출 신호를 발생시키기 위한 에러 검출 수단;

   상기 코드워드를 구성하는 각 코드의 데이터 수에 상응하여 카운터의 초기값을 설정하고, 상기 코드워드를 구성하는 소정의 코드의 데이터가 입력될 때마다 카운팅을 실행하여 상기 에러 검출 신호가 인가될 때 카운팅을 종료하고 종료된 카운팅 값(에러 위치 검출값)을 출력시키기 위한 카운팅부;

   상기 카운팅부의 출력을 입력하여, 상기 카운팅 입력값이 상기 코드워드의 범위를 벗어나는 경우에 정정 불능 신호를 발생시키는 비교부; 및

   상기 비교부의 정정 불능 신호를 저장하는 레지스터를 포함함을 특징으로 하는 정정 불능 판단 장치.

Images