JP3366721B2 - 多数バイトのエラー訂正装置 - Google Patents
多数バイトのエラー訂正装置Info
- Publication number
- JP3366721B2 JP3366721B2 JP04069694A JP4069694A JP3366721B2 JP 3366721 B2 JP3366721 B2 JP 3366721B2 JP 04069694 A JP04069694 A JP 04069694A JP 4069694 A JP4069694 A JP 4069694A JP 3366721 B2 JP3366721 B2 JP 3366721B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- error correction
- byte
- sub
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Error Detection And Correction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディスク装置などの記
憶装置に記録した符号語を読み取る際に生じる読み取り
エラーを訂正するエラー訂正装置に関し、特に、リード
・ソロモン符号を用いて一度に複数バイトのエラー訂正
ができる多数バイトエラーの訂正装置に関する。
憶装置に記録した符号語を読み取る際に生じる読み取り
エラーを訂正するエラー訂正装置に関し、特に、リード
・ソロモン符号を用いて一度に複数バイトのエラー訂正
ができる多数バイトエラーの訂正装置に関する。
【０００２】
【従来の技術】従来、計算機システムの外部記憶装置を
構成するサブシステムにあっては、入出力制御装置(inp
ut/output control unit) との配下に入出力装置として
のディスクユニットを接続している。このような外部記
憶記憶装置で用いられるエラー訂正システムは、下位の
ディスクユニットにおいて記憶媒体から読出したデータ
やシンドロームを上位の入出力制御装置に送って一旦メ
モリへ保持し、ディスクユニットからエラー検出の通知
を受けた場合に、訂正動作を行うようにしている。この
ようなエラー訂正システムは、据え置き型として知られ
ている。
構成するサブシステムにあっては、入出力制御装置(inp
ut/output control unit) との配下に入出力装置として
のディスクユニットを接続している。このような外部記
憶記憶装置で用いられるエラー訂正システムは、下位の
ディスクユニットにおいて記憶媒体から読出したデータ
やシンドロームを上位の入出力制御装置に送って一旦メ
モリへ保持し、ディスクユニットからエラー検出の通知
を受けた場合に、訂正動作を行うようにしている。この
ようなエラー訂正システムは、据え置き型として知られ
ている。
【０００３】これに対し下位のディスクユニットで記憶
媒体から読出したデータやシンドロームを上位の入出力
制御装置に送ってメモリへ保持しておくことはせず、デ
ータ転送中、即ち、磁気ディスクユニットの場合には、
データの存在するトラック上をヘッドが飛行中（On-the
-fly) に、データを上位の入出力制御装置に向けて流し
ながら訂正動作を行うオン・ザ・フライ態様のエラー訂
正システムがある。
媒体から読出したデータやシンドロームを上位の入出力
制御装置に送ってメモリへ保持しておくことはせず、デ
ータ転送中、即ち、磁気ディスクユニットの場合には、
データの存在するトラック上をヘッドが飛行中（On-the
-fly) に、データを上位の入出力制御装置に向けて流し
ながら訂正動作を行うオン・ザ・フライ態様のエラー訂
正システムがある。
【０００４】このようなオン・ザ・フライ態様のエラー
訂正システムは、入出力制御装置でのメモリ格納を必要
とせず、データ転送を行いながらエラー訂正を行うた
め、入出力装置の専有時間が短く、ディスク同期を崩さ
なくて済むため、すぐに次の動作に移れる。また訂正可
能エラーが下位のディスクユニットで訂正された後に上
位の入出力制御装置に送られるため、エラーなしの場合
と同じ扱いになる等の多くのメリットがある。
訂正システムは、入出力制御装置でのメモリ格納を必要
とせず、データ転送を行いながらエラー訂正を行うた
め、入出力装置の専有時間が短く、ディスク同期を崩さ
なくて済むため、すぐに次の動作に移れる。また訂正可
能エラーが下位のディスクユニットで訂正された後に上
位の入出力制御装置に送られるため、エラーなしの場合
と同じ扱いになる等の多くのメリットがある。
【０００５】
【発明が解決しようとする課題】ところで、据置き型の
エラー訂正システムにあっては、下位のディスクユニッ
トからのエラー情報によって上位の入出力制御装置が訂
正可能か訂正不可能か、エラー位置、エラーのあったデ
ータサブブロックの位置などを知ることができる。
エラー訂正システムにあっては、下位のディスクユニッ
トからのエラー情報によって上位の入出力制御装置が訂
正可能か訂正不可能か、エラー位置、エラーのあったデ
ータサブブロックの位置などを知ることができる。
【０００６】しかしながら、オン・ザ・フライ態様のエ
ラー訂正システムでは、訂正可能なエラーについては下
位のディスクユニットでエラー訂正が行われてしまうた
め、リードエラーが発生しても、訂正可能であったこと
すら上位の入出力制御装置には見えず、下位ユニットで
行っているエラー訂正の状況を把握できない問題があっ
た。
ラー訂正システムでは、訂正可能なエラーについては下
位のディスクユニットでエラー訂正が行われてしまうた
め、リードエラーが発生しても、訂正可能であったこと
すら上位の入出力制御装置には見えず、下位ユニットで
行っているエラー訂正の状況を把握できない問題があっ
た。
【０００７】本発明は、このような従来の問題点に鑑み
てなされたもので、オン・ザ・フライ態様のデータ訂正
であっても、上位の入出力制御装置ユニットで下位の入
出力装置におけるエラー訂正の状況が適確に把握できる
ようにした多数バイトエラーの訂正装置を提供すること
を目的とする。また従来のエラー訂正システムにおいて
は、訂正能力を越えたエラーが発生した場合に誤訂正や
未検出が生じる可能性がある。特に磁気ディスク装置の
ようなユーザーデータを読み書きするシステムでは、い
わゆるデータ化けが発生し、システムの信頼性を著しく
損ねてしまう。
てなされたもので、オン・ザ・フライ態様のデータ訂正
であっても、上位の入出力制御装置ユニットで下位の入
出力装置におけるエラー訂正の状況が適確に把握できる
ようにした多数バイトエラーの訂正装置を提供すること
を目的とする。また従来のエラー訂正システムにおいて
は、訂正能力を越えたエラーが発生した場合に誤訂正や
未検出が生じる可能性がある。特に磁気ディスク装置の
ようなユーザーデータを読み書きするシステムでは、い
わゆるデータ化けが発生し、システムの信頼性を著しく
損ねてしまう。
【０００８】本発明の他の目的は、エラー訂正符号の他
にエラー検出符号を設けることにより、エラーの未検出
や誤訂正を認識できるようにした多数バイトのエラー訂
正装置を提供する。一方、エラー訂正システムでエラー
を訂正する方法の一つとしてチェン・サーチという方法
が一般に知られている。このチェン・サーチの方法は、
データを転送しながら迅速にエラー訂正するオン・ザ・
フライのような場合に特に有効である。
にエラー検出符号を設けることにより、エラーの未検出
や誤訂正を認識できるようにした多数バイトのエラー訂
正装置を提供する。一方、エラー訂正システムでエラー
を訂正する方法の一つとしてチェン・サーチという方法
が一般に知られている。このチェン・サーチの方法は、
データを転送しながら迅速にエラー訂正するオン・ザ・
フライのような場合に特に有効である。
【０００９】すなわち、チェン・サーチは、エラーロケ
ーション多項式、
ーション多項式、
【００１０】
【数１】
【００１１】を用いて、符号語全体にわたりサーチを行
い、この式の値が零か非零かで誤りの位置を検出すると
いうものである。この式の係数βはシンドロームを係数
にもつｎ元連立方程式を解くことにより得られる。迅速
にエラーを訂正するオン・ザ・フライ態様のエラー訂正
システムでは、符号語の読み取によりシンドロームを得
てから、エラーを訂正できる状態にしてデータを送り出
すまでに、一つの符号語分程度の遅延しか認められな
い。そのため、ｎ元連立方程式を解く演算回路は、組み
合わせ回路によって実現する必要がある。
い、この式の値が零か非零かで誤りの位置を検出すると
いうものである。この式の係数βはシンドロームを係数
にもつｎ元連立方程式を解くことにより得られる。迅速
にエラーを訂正するオン・ザ・フライ態様のエラー訂正
システムでは、符号語の読み取によりシンドロームを得
てから、エラーを訂正できる状態にしてデータを送り出
すまでに、一つの符号語分程度の遅延しか認められな
い。そのため、ｎ元連立方程式を解く演算回路は、組み
合わせ回路によって実現する必要がある。
【００１２】更に詳細に説明すると、磁気ディスク装置
のような入出力装置では、高記録密度・高転送レートが
開発の主眼になっている。高記録密度によるデータ読み
取りエラーに対処するため、リード・ソロモン符号のよ
うな強力な符号を用いたエラー訂正システムが実用化さ
れている。しかし従来のエラー訂正システムでは処理に
時間がかかり、転送レートが犠牲になっている。この問
題を解決するため、特開昭５９−１２３９４５号の多数
バイトエラー訂正システムが知られている。
のような入出力装置では、高記録密度・高転送レートが
開発の主眼になっている。高記録密度によるデータ読み
取りエラーに対処するため、リード・ソロモン符号のよ
うな強力な符号を用いたエラー訂正システムが実用化さ
れている。しかし従来のエラー訂正システムでは処理に
時間がかかり、転送レートが犠牲になっている。この問
題を解決するため、特開昭５９−１２３９４５号の多数
バイトエラー訂正システムが知られている。
【００１３】しかし、この多数バイトエラー訂正システ
ムでは、ｎ個のバイトエラーを訂正するにはｎ元連立方
程式を解いてエラーロケーション多項式の係数β0 〜β
n-1を求める回路が必要である。ここで、ｎは訂正可能
な最大エラーバイト数を示す定数である。これに対し、
ｔは実際に発生したエラーバイト数を示す変数として定
義される。
ムでは、ｎ個のバイトエラーを訂正するにはｎ元連立方
程式を解いてエラーロケーション多項式の係数β0 〜β
n-1を求める回路が必要である。ここで、ｎは訂正可能
な最大エラーバイト数を示す定数である。これに対し、
ｔは実際に発生したエラーバイト数を示す変数として定
義される。
【００１４】文字係数を持つｎ元連立方程式を求めるた
めには、Cramer公式を用いるのが一般的である。この場
合、ｎ元連立方程式をｎ行ｎ列の行列式に展開する必要
がある。行列式を展開した後に得られる項数はｎ！とな
る。このため、ｎ＝３バイトのエラー訂正能力では、項
数は６個であり、回路規模も実用可能な範囲に入る。し
かし、ｎ＝６バイトのエラー訂正能力を得る場合には、
項数は７２０個にもなり、回路も複雑で膨大なものとな
る。
めには、Cramer公式を用いるのが一般的である。この場
合、ｎ元連立方程式をｎ行ｎ列の行列式に展開する必要
がある。行列式を展開した後に得られる項数はｎ！とな
る。このため、ｎ＝３バイトのエラー訂正能力では、項
数は６個であり、回路規模も実用可能な範囲に入る。し
かし、ｎ＝６バイトのエラー訂正能力を得る場合には、
項数は７２０個にもなり、回路も複雑で膨大なものとな
る。
【００１５】本発明の別の目的は、任意のｎバイトの訂
正能力に要求されるｎ元連立方程式の解を比較的簡潔な
回路構成で実現可能とし、更に、数学的関係を用いて回
路量を極力減らすようにした多数バイトのエラー訂正装
置を提供する。
正能力に要求されるｎ元連立方程式の解を比較的簡潔な
回路構成で実現可能とし、更に、数学的関係を用いて回
路量を極力減らすようにした多数バイトのエラー訂正装
置を提供する。
【００１６】
【課題を解決するための手段】図１は本発明の原理説明
図である。本発明の多数バイトのエラー訂正装置は、リ
ード・ソロモン符号として知られた符号（以下「符号語
という）を用いてエラー訂正を行う。この符号語は、任
意の自然数ｍで定義されるガロア体ＧＦ（２m）の元で
構成される。ディスク媒体などの記憶装置からリードさ
れた符号語は、αa , αa+1 ，・・・αa+2n-1（αは前
記ガロア体の原始元、ａは任意の自然数でａ＋２ｎ−１
≦２m −１、ｎは最大訂正可能なエラーバイト数を示す
定数）を解にもつ生成多項式によってシンドロームを生
成し、符号中のｎ個までのバイトエラーを、２ｎ個のシ
ンドロームバイトを処理することにより訂正する。
図である。本発明の多数バイトのエラー訂正装置は、リ
ード・ソロモン符号として知られた符号（以下「符号語
という）を用いてエラー訂正を行う。この符号語は、任
意の自然数ｍで定義されるガロア体ＧＦ（２m）の元で
構成される。ディスク媒体などの記憶装置からリードさ
れた符号語は、αa , αa+1 ，・・・αa+2n-1（αは前
記ガロア体の原始元、ａは任意の自然数でａ＋２ｎ−１
≦２m −１、ｎは最大訂正可能なエラーバイト数を示す
定数）を解にもつ生成多項式によってシンドロームを生
成し、符号中のｎ個までのバイトエラーを、２ｎ個のシ
ンドロームバイトを処理することにより訂正する。
【００１７】磁気ディスク装置などの入出力装置におけ
るリードエラーの訂正では、例えばｎ＝３個までのバイ
トエラーを訂正する場合が最適な例として取扱われてい
る。この場合は、符号語はガロア体ＧＦ（２8 ）の元で
構成される。すなわち符号語は、２8 ＝２５６個のキャ
ラクタポジションを有し、各キャラクタの各々がｍ＝８
個の２元ビットのバイトで現わされる。勿論、本発明は
ｎ＝３個を越えるバイトエラーの訂正も対象とする。
るリードエラーの訂正では、例えばｎ＝３個までのバイ
トエラーを訂正する場合が最適な例として取扱われてい
る。この場合は、符号語はガロア体ＧＦ（２8 ）の元で
構成される。すなわち符号語は、２8 ＝２５６個のキャ
ラクタポジションを有し、各キャラクタの各々がｍ＝８
個の２元ビットのバイトで現わされる。勿論、本発明は
ｎ＝３個を越えるバイトエラーの訂正も対象とする。
【００１８】また本発明は図１（Ａ）に示すように、オ
ン・ザ・フライ（On-the-fly）態様によって下位側で行
っているエラー訂正の状況を、上位の入出力制御装置で
適確に把握できようにする。すなわち、本発明は、ディ
スクユニット等の入出力装置の記憶媒体に記録された符
号語を読出し、データ訂正符号デコード手段３０でデー
タ転送を行いながらエラー訂正を行う。
ン・ザ・フライ（On-the-fly）態様によって下位側で行
っているエラー訂正の状況を、上位の入出力制御装置で
適確に把握できようにする。すなわち、本発明は、ディ
スクユニット等の入出力装置の記憶媒体に記録された符
号語を読出し、データ訂正符号デコード手段３０でデー
タ転送を行いながらエラー訂正を行う。
【００１９】ｎ＝３個のバイトエラーを訂正するリード
・ソロモン符号によるエラー訂正を例にとると、エラー
訂正符号デコード手段３０は、次の演算処理を行う。 符号語（サブブロック）からシンドロームＳ0 〜Ｓ5
を計算する。 シンドロームＳ0 〜Ｓ5 に基づいてエラーロケーショ
ン多項式の係数β0 〜β2 を決定する。
・ソロモン符号によるエラー訂正を例にとると、エラー
訂正符号デコード手段３０は、次の演算処理を行う。 符号語（サブブロック）からシンドロームＳ0 〜Ｓ5
を計算する。 シンドロームＳ0 〜Ｓ5 に基づいてエラーロケーショ
ン多項式の係数β0 〜β2 を決定する。
【００２０】チェンサーチにより、エラーロケーショ
ン多項式からエラーロケーションを決定する。 エラー訂正の準備に必要な時間（のシンドロームの
計算に必要な時間）だけ遅延させたリードデータと、エ
ラーロケーションのタイミングで出力されたエラー訂正
用バリュウとの排他論理和（ＥＸ−ＯＲ）をとってデー
タ転送をしながらエラーを訂正する。
ン多項式からエラーロケーションを決定する。 エラー訂正の準備に必要な時間（のシンドロームの
計算に必要な時間）だけ遅延させたリードデータと、エ
ラーロケーションのタイミングで出力されたエラー訂正
用バリュウとの排他論理和（ＥＸ−ＯＲ）をとってデー
タ転送をしながらエラーを訂正する。
【００２１】このようなエラー訂正符号デコード手段３
０に対し本発明にあっては、エラー訂正符号デコード手
段３０においてリード動作時の エラーなし、 訂正可能エラーあり、又は 訂正不可能エラーあり、 のいずれかの状態を検出する。そして制御プロセッサ手
段１８のステータス報告手段７５によって、１レコード
分ユーザデータの記憶媒体からのリード直後に上位のデ
ィスク制御装置１２に検出された３状態のいずれかを報
告可能することを特徴とする。
０に対し本発明にあっては、エラー訂正符号デコード手
段３０においてリード動作時の エラーなし、 訂正可能エラーあり、又は 訂正不可能エラーあり、 のいずれかの状態を検出する。そして制御プロセッサ手
段１８のステータス報告手段７５によって、１レコード
分ユーザデータの記憶媒体からのリード直後に上位のデ
ィスク制御装置１２に検出された３状態のいずれかを報
告可能することを特徴とする。
【００２２】ここで、ステータス報告手段７５は、エラ
ー訂正符号デコード手段３０により決定されたリード動
作時のエラーなし、訂正可能エラーあり又は訂正不可能
エラーありのいずれかの状態を示すステータス情報を制
御プロセッサ手段１８で読取り、１レコード分のユーザ
データの記憶媒体からのリード直後に上位のディスク制
御装置１２に報告可能とする。
ー訂正符号デコード手段３０により決定されたリード動
作時のエラーなし、訂正可能エラーあり又は訂正不可能
エラーありのいずれかの状態を示すステータス情報を制
御プロセッサ手段１８で読取り、１レコード分のユーザ
データの記憶媒体からのリード直後に上位のディスク制
御装置１２に報告可能とする。
【００２３】また訂正状態検出手段４８は、訂正済みサ
ブブロックを検出する訂正済みサブブロック検出手段５
２と、誤訂正サブブロックを検出する誤訂正サブブロッ
ク検出手段５６と、エラーの未検出または誤訂正による
異常動作を検出する異常動作監視手段６４で構成され
る。ここで、訂正済みサブブロック検出手段５２、誤訂
正サブブロック検出手段５６および異常動作監視手段６
４の各々は、記憶媒体からリードされるユーザデータが
１又は複数の符号語に対応したサブブロックで構成され
ていることから、サブブロックのリード終了ごとに検出
状態を制御プロセッサ手段１８で読取って上位のディス
ク制御装置１２に報告可能とする。
ブブロックを検出する訂正済みサブブロック検出手段５
２と、誤訂正サブブロックを検出する誤訂正サブブロッ
ク検出手段５６と、エラーの未検出または誤訂正による
異常動作を検出する異常動作監視手段６４で構成され
る。ここで、訂正済みサブブロック検出手段５２、誤訂
正サブブロック検出手段５６および異常動作監視手段６
４の各々は、記憶媒体からリードされるユーザデータが
１又は複数の符号語に対応したサブブロックで構成され
ていることから、サブブロックのリード終了ごとに検出
状態を制御プロセッサ手段１８で読取って上位のディス
ク制御装置１２に報告可能とする。
【００２４】また訂正済みサブブロック検出手段５２
は、エラー訂正符号デコード手段３０によるサブブロッ
クの訂正処理中に、エラー訂正のタイミングで出力され
たエラーロケーション信号をサブブロックの訂正終了ま
でラッチして制御プロセッサ手段１８に出力する。この
ため制御プロセッサ手段１８は、サブブロックの転送終
了タイミングに同期して訂正済みサブブロック検出手段
５２の検出信号を読込み、上位のディスク制御装置１２
にステータス情報として報告可能とする。
は、エラー訂正符号デコード手段３０によるサブブロッ
クの訂正処理中に、エラー訂正のタイミングで出力され
たエラーロケーション信号をサブブロックの訂正終了ま
でラッチして制御プロセッサ手段１８に出力する。この
ため制御プロセッサ手段１８は、サブブロックの転送終
了タイミングに同期して訂正済みサブブロック検出手段
５２の検出信号を読込み、上位のディスク制御装置１２
にステータス情報として報告可能とする。
【００２５】誤訂正サブブロック検出手段５６は、エラ
ー訂正符号デコード手段３０においてシンドロームＳ0
〜Ｓ5 からエラーロケーション多項式の係数β0 〜β2
を求める過程で計算されるエラー数と、エラーロケーシ
ョン多項式から決定されるエラー数を比較し、両者が不
一致の場合に誤訂正があることを検出してサブブロック
単位に制御プロセッサ手段１８に出力する。
ー訂正符号デコード手段３０においてシンドロームＳ0
〜Ｓ5 からエラーロケーション多項式の係数β0 〜β2
を求める過程で計算されるエラー数と、エラーロケーシ
ョン多項式から決定されるエラー数を比較し、両者が不
一致の場合に誤訂正があることを検出してサブブロック
単位に制御プロセッサ手段１８に出力する。
【００２６】異常動作監視手段６４は、訂正済みサブブ
ロック検出手段５２の検出出力、およびエラー訂正符号
デコード手段３０で求めた訂正不可エラーと非零シンド
ロームの検出結果に基づいて、エラー訂正符号デコード
手段３０の訂正異常動作を検出する。具体的には、異常
動作監視手段６４は、非零シンドロームが未検出で且つ
訂正可能エラーを検出した場合、非零シンドロームが未
検出で且つ訂正不可エラーを検出した場合、訂正可能エ
ラーおよび訂正不可エラーが未検出で非零シンドローム
を検出した場合、のいずれかを判別して異常動作を検出
する。
ロック検出手段５２の検出出力、およびエラー訂正符号
デコード手段３０で求めた訂正不可エラーと非零シンド
ロームの検出結果に基づいて、エラー訂正符号デコード
手段３０の訂正異常動作を検出する。具体的には、異常
動作監視手段６４は、非零シンドロームが未検出で且つ
訂正可能エラーを検出した場合、非零シンドロームが未
検出で且つ訂正不可エラーを検出した場合、訂正可能エ
ラーおよび訂正不可エラーが未検出で非零シンドローム
を検出した場合、のいずれかを判別して異常動作を検出
する。
【００２７】また本発明は、エラー訂正デコード手段３
０によるエラーの未検出や誤訂正を検出するため、書込
データに対するエラー訂正用エンコード手段２２による
エラー訂正符号の作成に並行してエラー検出用エンコー
ド手段３８でエラー検出符号を生成する。エラー検出符
号は、図１（Ｂ）示すように、エラー訂正用エンコード
手段２２から出力されるユーザデータを構成する１又は
複数のサブブロックの後にエラー検出用チェックバイト
（ＥＤＣチェックバイト）Ｄ1 , Ｄ2 ，・・・，Ｄn を
設けたものである。エラー検出用チェックバイトＤ1 ,
Ｄ2 ，・・・，Ｄn は、エラー訂正用エンコード手段２
２に対するユーザデータをエラー検出用エンコード手段
３８に並列的に入力して生成する。
０によるエラーの未検出や誤訂正を検出するため、書込
データに対するエラー訂正用エンコード手段２２による
エラー訂正符号の作成に並行してエラー検出用エンコー
ド手段３８でエラー検出符号を生成する。エラー検出符
号は、図１（Ｂ）示すように、エラー訂正用エンコード
手段２２から出力されるユーザデータを構成する１又は
複数のサブブロックの後にエラー検出用チェックバイト
（ＥＤＣチェックバイト）Ｄ1 , Ｄ2 ，・・・，Ｄn を
設けたものである。エラー検出用チェックバイトＤ1 ,
Ｄ2 ，・・・，Ｄn は、エラー訂正用エンコード手段２
２に対するユーザデータをエラー検出用エンコード手段
３８に並列的に入力して生成する。
【００２８】読出ユーザデータは、エラー訂正用デコー
ド手段３０によるエラー訂正を行った後に、上位の入出
力制御装置１８に転送すると同時にエラー検出符号デコ
ード手段４０に入力する。エラー検出符号デコード手段
４０は、訂正済みのユーザデータを入力してシンドロー
ムを生成処理し、エラー訂正用デコード手段３０におけ
る誤訂正又は未検出を含む訂正誤動作を検出し上位の入
出力制御装置１８に報告する。このエラー検出処理はエ
ラー訂正符号デコード手段（３０）と直列に行なわれ
る。
ド手段３０によるエラー訂正を行った後に、上位の入出
力制御装置１８に転送すると同時にエラー検出符号デコ
ード手段４０に入力する。エラー検出符号デコード手段
４０は、訂正済みのユーザデータを入力してシンドロー
ムを生成処理し、エラー訂正用デコード手段３０におけ
る誤訂正又は未検出を含む訂正誤動作を検出し上位の入
出力制御装置１８に報告する。このエラー検出処理はエ
ラー訂正符号デコード手段（３０）と直列に行なわれ
る。
【００２９】エラー検出符号エンコード手段３８は、１
次の生成多項式により符号語長が異なるように複数のエ
ラー検出用チェックバイトＤ1 , Ｄ2 ，・・・，Ｄn を
生成する。すなわち、
次の生成多項式により符号語長が異なるように複数のエ
ラー検出用チェックバイトＤ1 , Ｄ2 ，・・・，Ｄn を
生成する。すなわち、
【００３０】
【数２】
【００３１】として生成する。エラー検出符号エンコー
ド手段３８は、具体的には、エラー検出用チェックバイ
トＤ1 , Ｄ2 ，・・・，Ｄn の各々ごとに、ユーザデー
タを構成するサブブロック分の書込バイトデータＣn 〜
Ｃ1 を入力し、１次の生成多項式に従った前回の計算結
果との排他論理和を排他論理回路で求める。次に乗算回
路で排他論理和回路の出力に１次多項式の定数αn を乗
算する。最後に乗算回路の出力をラッチ回路で次のバイ
トデータの入力時までラッチして排他論理和回路に帰還
入力する。このループ演算を符号中の全バイトデータに
ついて繰り返す。
ド手段３８は、具体的には、エラー検出用チェックバイ
トＤ1 , Ｄ2 ，・・・，Ｄn の各々ごとに、ユーザデー
タを構成するサブブロック分の書込バイトデータＣn 〜
Ｃ1 を入力し、１次の生成多項式に従った前回の計算結
果との排他論理和を排他論理回路で求める。次に乗算回
路で排他論理和回路の出力に１次多項式の定数αn を乗
算する。最後に乗算回路の出力をラッチ回路で次のバイ
トデータの入力時までラッチして排他論理和回路に帰還
入力する。このループ演算を符号中の全バイトデータに
ついて繰り返す。
【００３２】またエラー検出符号エンコード手段３８
は、エラー検出用チェックバイトＤ1, Ｄ2 ，・・・，
Ｄn の中の半分の生成について、各サブブロックの中の
エラー訂正用チェックバイト（ＥＣＣチェックバイト）
の一部を、１次生成多項式の計算対象から除くようにす
る。これはガロア体ＧＦ（２m ）の元の指数はＭＯＤ２
m −１で演算され、２m −１の周期をもつ。このため２
m −１バイト隔てた位置に同じエラーパターンがある
と、エラーが消えてしまい検出できない。
は、エラー検出用チェックバイトＤ1, Ｄ2 ，・・・，
Ｄn の中の半分の生成について、各サブブロックの中の
エラー訂正用チェックバイト（ＥＣＣチェックバイト）
の一部を、１次生成多項式の計算対象から除くようにす
る。これはガロア体ＧＦ（２m ）の元の指数はＭＯＤ２
m −１で演算され、２m −１の周期をもつ。このため２
m −１バイト隔てた位置に同じエラーパターンがある
と、エラーが消えてしまい検出できない。
【００３３】ＧＦ（２8 ）の元の場合は、２５４バイト
隔てた位置に同じエラーパターンがあると、エラーが消
失してしまう。これを回避するために、各サブブロック
の中のエラー訂正用チェックバイトの一部を除くように
する。またエラー検出用エンコード手段３８は、サブブ
ロック中のエラー訂正用チェックバイトを零としてエラ
ー検出用のチェックバイトＤ1 , Ｄ2 ，・・・，Ｄnを
生成する。これはデータ部のみが保証されればよいため
であり、サブブロック中のエラー訂正用チェックバイト
は無視する。
隔てた位置に同じエラーパターンがあると、エラーが消
失してしまう。これを回避するために、各サブブロック
の中のエラー訂正用チェックバイトの一部を除くように
する。またエラー検出用エンコード手段３８は、サブブ
ロック中のエラー訂正用チェックバイトを零としてエラ
ー検出用のチェックバイトＤ1 , Ｄ2 ，・・・，Ｄnを
生成する。これはデータ部のみが保証されればよいため
であり、サブブロック中のエラー訂正用チェックバイト
は無視する。
【００３４】一方、リード系統のエラー検出符号デコー
ド手段４０は、エラー訂正が済んだユーザデータとエラ
ー検出用チェックバイトを入力するごとに、１次の生成
多項式によりチェックバイトＤ1 , Ｄ2 ，・・・，Ｄn
に対応したｎ個の符号語長の異なるデータから複数のシ
ンドロームＳＤ1 , ＳＤ2 ，・・・，ＳＤn を生成す
る。そして誤動作検出手段でシンドローム生成手段で生
成したシンドロームＳＤ 1 , ＳＤ2 ，・・・，ＳＤn の
各々のが零か非零かを検出し、非零が所定数以上の場合
に、エラー訂正用デコード手段３０の実検出または誤訂
正による誤動作として上位の入出力制御装置１８に通知
する。
ド手段４０は、エラー訂正が済んだユーザデータとエラ
ー検出用チェックバイトを入力するごとに、１次の生成
多項式によりチェックバイトＤ1 , Ｄ2 ，・・・，Ｄn
に対応したｎ個の符号語長の異なるデータから複数のシ
ンドロームＳＤ1 , ＳＤ2 ，・・・，ＳＤn を生成す
る。そして誤動作検出手段でシンドローム生成手段で生
成したシンドロームＳＤ 1 , ＳＤ2 ，・・・，ＳＤn の
各々のが零か非零かを検出し、非零が所定数以上の場合
に、エラー訂正用デコード手段３０の実検出または誤訂
正による誤動作として上位の入出力制御装置１８に通知
する。
【００３５】エラー検出符号デコード手段４０における
シンドロームＳＤ1 , ＳＤ2 ，・・・，ＳＤn の生成
は、エラー検出符号エンコード手段３８におけるエラー
検出用チェックバイトＤ1 , Ｄ2 ，・・・，Ｄn の生成
と同じになる。さらに本発明は、図１（Ｃ）に示すよう
に、エラーロケーション多項式の係数βを求めるｎ元連
立方程式を比較的簡潔な回路構成で解くことのできる演
算回路手段を提供する。
シンドロームＳＤ1 , ＳＤ2 ，・・・，ＳＤn の生成
は、エラー検出符号エンコード手段３８におけるエラー
検出用チェックバイトＤ1 , Ｄ2 ，・・・，Ｄn の生成
と同じになる。さらに本発明は、図１（Ｃ）に示すよう
に、エラーロケーション多項式の係数βを求めるｎ元連
立方程式を比較的簡潔な回路構成で解くことのできる演
算回路手段を提供する。
【００３６】まずエラー訂正手段８２は、符号語を読込
んで２ｎ個のシンドロームを生成するシンドローム生成
手段８４と、シンドローム生成手段８４で求めた２ｎ個
のシンドロームＳ0 〜Ｓ2n-1を用いて、エラーロケーシ
ョン多項式の係数βk （ｋ＝０〜ｎ−１）を、ｎ元連立
方程式の解から求める係数生成手段８６とを備える。本
発明にあっては、．係数演算手段２００により、ｎ−１
元連立方程式の解を決定する値γn-1,0 〜γn-1,n-1 と
ｎ＋１個のシンドロームからｎ元連立方程式の解βk を
決定する値γn0〜γnnを得るため、ｎ個のｎ元演算回路
手段２００−１〜２００−ｎを、１元からｎ元まで順に
繋げて任意のエラーバイト数ｔに対するｔ元連立方程式
の解βを決定する値γを得る。
んで２ｎ個のシンドロームを生成するシンドローム生成
手段８４と、シンドローム生成手段８４で求めた２ｎ個
のシンドロームＳ0 〜Ｓ2n-1を用いて、エラーロケーシ
ョン多項式の係数βk （ｋ＝０〜ｎ−１）を、ｎ元連立
方程式の解から求める係数生成手段８６とを備える。本
発明にあっては、．係数演算手段２００により、ｎ−１
元連立方程式の解を決定する値γn-1,0 〜γn-1,n-1 と
ｎ＋１個のシンドロームからｎ元連立方程式の解βk を
決定する値γn0〜γnnを得るため、ｎ個のｎ元演算回路
手段２００−１〜２００−ｎを、１元からｎ元まで順に
繋げて任意のエラーバイト数ｔに対するｔ元連立方程式
の解βを決定する値γを得る。
【００３７】図１（Ｃ）はｔ＝３バイトのエラー訂正を
示しており、１元演算手段２００−１、２元演算手段２
００−２、および３元演算手段２００−３の組合せ回路
で構成される。ｔ＝３バイトの場合、１元組合せ回路２
００−１はシンドロームＳ0 , Ｓ1 を入力し、γ10，γ
11をシンドロームＳ2 ，Ｓ3 と共に２元組合せ回路手段
２００−２に入力する。
示しており、１元演算手段２００−１、２元演算手段２
００−２、および３元演算手段２００−３の組合せ回路
で構成される。ｔ＝３バイトの場合、１元組合せ回路２
００−１はシンドロームＳ0 , Ｓ1 を入力し、γ10，γ
11をシンドロームＳ2 ，Ｓ3 と共に２元組合せ回路手段
２００−２に入力する。
【００３８】また２元組合せ回路２００−１は、γ20，
γ21，γ22をシンドロームＳ2 〜Ｓ 5 を３元組合せ回路
手段２００−３に入力する。３元組合せ回路手段２００
−３はγ30，γ31，γ32，γ33を出力する。係数選択演
算手段２０２は、係数演算手段２００の出力からエラー
数ｔを認識し、エラー数ｔに対応したｎ元連立方程式の
正則性から係数β0 〜βt-1 を演算する。γnnが非零で
あれば、ｎバイトのエラーをもつことが判る。例えばｔ
＝３の場合、３元演算手段２００−３の出力γ30〜γ33
を選択し、 β0 ＝γ30／γ33 β1 ＝γ31／γ33 β2 ＝γ32／γ33 を求める。
γ21，γ22をシンドロームＳ2 〜Ｓ 5 を３元組合せ回路
手段２００−３に入力する。３元組合せ回路手段２００
−３はγ30，γ31，γ32，γ33を出力する。係数選択演
算手段２０２は、係数演算手段２００の出力からエラー
数ｔを認識し、エラー数ｔに対応したｎ元連立方程式の
正則性から係数β0 〜βt-1 を演算する。γnnが非零で
あれば、ｎバイトのエラーをもつことが判る。例えばｔ
＝３の場合、３元演算手段２００−３の出力γ30〜γ33
を選択し、 β0 ＝γ30／γ33 β1 ＝γ31／γ33 β2 ＝γ32／γ33 を求める。
【００３９】ｎ元演算手段２００−１〜２００−ｎの各
々は、２つのシンドロームを乗算する複数の乗算回路
と、複数の乗算回路の排他論理和を求める排他論理和回
路で構成される。そして、乗算器群へ２ｔ個のシンドロ
ームＳの内のシンドロームＳt- 1+ｉ（ｉ＝０〜ｔ）を選
択して入力させる。さらに複数のｎ元演算手段２００−
１〜２００−ｎの各々に設けた異なる２つの乗算回路へ
のシンドローム入力が同値に決定されることに基づき、
２つの乗算回路の入力を共通化するように構成する。
々は、２つのシンドロームを乗算する複数の乗算回路
と、複数の乗算回路の排他論理和を求める排他論理和回
路で構成される。そして、乗算器群へ２ｔ個のシンドロ
ームＳの内のシンドロームＳt- 1+ｉ（ｉ＝０〜ｔ）を選
択して入力させる。さらに複数のｎ元演算手段２００−
１〜２００−ｎの各々に設けた異なる２つの乗算回路へ
のシンドローム入力が同値に決定されることに基づき、
２つの乗算回路の入力を共通化するように構成する。
【００４０】
【作用】このような第１図（Ａ）の多数バイトのエラー
訂正装置によれば、磁気ディスク装置等の下位の入出力
装置に設けたエラー訂正ユニットにおけるエラーなし、
訂正可能エラーあり、訂正不可エラーありの各状態をユ
ーザデータのリードごとに上位のディスク制御装置で認
識することができる。このためオン・ザ・フライ態様で
あっても外部から入出力装置内での訂正動作を知ること
ができ、また訂正動作を監視できるので、システムの信
頼性が向上する。
訂正装置によれば、磁気ディスク装置等の下位の入出力
装置に設けたエラー訂正ユニットにおけるエラーなし、
訂正可能エラーあり、訂正不可エラーありの各状態をユ
ーザデータのリードごとに上位のディスク制御装置で認
識することができる。このためオン・ザ・フライ態様で
あっても外部から入出力装置内での訂正動作を知ること
ができ、また訂正動作を監視できるので、システムの信
頼性が向上する。
【００４１】また、データ書込時に、図１（Ｂ）に示す
ように、エラー訂正符号をエンコードしたユーザデータ
の後にエラー検出用チェックバイトの付加して書込むこ
とで、データ読出時に、エラー訂正済みのユーザデータ
とエラー検出用チェックバイトを解読することで、エラ
ー訂正時の未検出および誤訂正を検出することができ
る。
ように、エラー訂正符号をエンコードしたユーザデータ
の後にエラー検出用チェックバイトの付加して書込むこ
とで、データ読出時に、エラー訂正済みのユーザデータ
とエラー検出用チェックバイトを解読することで、エラ
ー訂正時の未検出および誤訂正を検出することができ
る。
【００４２】このためエラー訂正における誤訂正や誤検
出を上位の入出力制御装置に通知することで、リトライ
処理を行うことでき、装置の信頼性を向上することがで
きる。さらに、また図１（Ｃ）の場合には、係数βk を
値求めるためのｎ元連立方程式を解くための行列式の数
学的展開を工夫することで、回路規模を大幅に低減でき
る。このためｎ＝３バイトエラーという最も一般的なエ
ラー訂正能力の実現は勿論のこと、例えばｎ＝６バイト
エラーというような従来は回路規模が膨大となって実用
化が困難であった多数バイトのエラー訂正能力を、簡潔
な回路構成で実現できる。
出を上位の入出力制御装置に通知することで、リトライ
処理を行うことでき、装置の信頼性を向上することがで
きる。さらに、また図１（Ｃ）の場合には、係数βk を
値求めるためのｎ元連立方程式を解くための行列式の数
学的展開を工夫することで、回路規模を大幅に低減でき
る。このためｎ＝３バイトエラーという最も一般的なエ
ラー訂正能力の実現は勿論のこと、例えばｎ＝６バイト
エラーというような従来は回路規模が膨大となって実用
化が困難であった多数バイトのエラー訂正能力を、簡潔
な回路構成で実現できる。
【００４３】
＜目 次＞
１．ハードウェア構成
２．エラー訂正状態の検出報告
３．エラー訂正符号デコード回路の詳細
４．エラー検出符号（ＥＤＣ）を用いた未検出・誤訂正
の監視 ５．エラーロケーション方程式の係数を得るｎ元連立方
程式の演算回路 １．ハードウェア構成 図２はオン・ザ・フライ態様でデータ転送を行いながら
エラー訂正を行う本発明のエラー訂正装置の基本的な構
成を示す。
の監視 ５．エラーロケーション方程式の係数を得るｎ元連立方
程式の演算回路 １．ハードウェア構成 図２はオン・ザ・フライ態様でデータ転送を行いながら
エラー訂正を行う本発明のエラー訂正装置の基本的な構
成を示す。
【００４４】図２において、１０は下位の入出力装置と
なるディスクユニットであり、ディスクエンクロージャ
１４，エラー訂正部１６およびフォーマッタ制御プロセ
ッサ１８で構成される。ディスクユニット１０は入出力
制御装置であるディスクコントローラ１２の配下に接続
されている。ディスクコントローラ１２はホストコンピ
ュータのチャネル装置に接続される。ホストコンピュー
タからの入出力要求に基づきディスクコントローラ１２
にライトまたはリードのアクセス要求が行われると、デ
ィスクコントローラ１２はまずディスクユニット１０に
シークコマンドを発行して切離す。フォーマッタ制御プ
ロセッサ１８はディスクエンクロージャ１４に設けてい
るヘッド機構のシーク動作を行って、目的とするトラッ
クにヘッドを位置付ける。
なるディスクユニットであり、ディスクエンクロージャ
１４，エラー訂正部１６およびフォーマッタ制御プロセ
ッサ１８で構成される。ディスクユニット１０は入出力
制御装置であるディスクコントローラ１２の配下に接続
されている。ディスクコントローラ１２はホストコンピ
ュータのチャネル装置に接続される。ホストコンピュー
タからの入出力要求に基づきディスクコントローラ１２
にライトまたはリードのアクセス要求が行われると、デ
ィスクコントローラ１２はまずディスクユニット１０に
シークコマンドを発行して切離す。フォーマッタ制御プ
ロセッサ１８はディスクエンクロージャ１４に設けてい
るヘッド機構のシーク動作を行って、目的とするトラッ
クにヘッドを位置付ける。
【００４５】ディスクユニット１０よりシーク完了報告
を受けるとディスクコントローラ１２との再結合が行わ
れ、ライトデータの転送による書込みまたはディスク媒
体からのデータ読出しによるリード動作が行われる。エ
ラー訂正部１６はライト動作の際には、リード・ソロモ
ン符号を生成するエンコード動作を行う。またリード動
作時には、リードデータを転送しながらのオン・ザ・フ
ライ態様のエラー訂正（デコード動作）が行われる。
を受けるとディスクコントローラ１２との再結合が行わ
れ、ライトデータの転送による書込みまたはディスク媒
体からのデータ読出しによるリード動作が行われる。エ
ラー訂正部１６はライト動作の際には、リード・ソロモ
ン符号を生成するエンコード動作を行う。またリード動
作時には、リードデータを転送しながらのオン・ザ・フ
ライ態様のエラー訂正（デコード動作）が行われる。
【００４６】図３は図２のディスクユニット１０に設け
られたエラー訂正部１６の実施例を示す。まずライト系
統を説明する。フォーマッタ制御プロセッサ１８からの
ライトデータは、ゲート２０を通ってエラー訂正用エン
コーダ２２に入力される。この実施例にあっては、訂正
能力ｎ＝３バイトのエラーを訂正するリードソロモン符
号を使用する場合を例にとっている。ここでライトデー
タは、８ビット幅のバイトデータのストリームとして供
給される。
られたエラー訂正部１６の実施例を示す。まずライト系
統を説明する。フォーマッタ制御プロセッサ１８からの
ライトデータは、ゲート２０を通ってエラー訂正用エン
コーダ２２に入力される。この実施例にあっては、訂正
能力ｎ＝３バイトのエラーを訂正するリードソロモン符
号を使用する場合を例にとっている。ここでライトデー
タは、８ビット幅のバイトデータのストリームとして供
給される。
【００４７】エラー訂正用エンコーダ２２は、ガロア体
ＧＦ（２8 ）で構成されるエラー訂正符号のチェックバ
イト（以下「ＥＣＣチェックバイト」という）を生成す
る。この場合の生成多項式は、ガロア体の元α0 ，
α1 ，α2 ，α3 ，α4 ，α5 を解にもつ。具体的に生
成多項式は、
ＧＦ（２8 ）で構成されるエラー訂正符号のチェックバ
イト（以下「ＥＣＣチェックバイト」という）を生成す
る。この場合の生成多項式は、ガロア体の元α0 ，
α1 ，α2 ，α3 ，α4 ，α5 を解にもつ。具体的に生
成多項式は、
【００４８】
【数３】
【００４９】となる。エラー訂正用エンコーダ２２によ
りデータ部から生成されたＥＣＣチェックバイトは、デ
ータの後に付加され、マルチプレクサ２４，３６を介し
てディスクエンクロージャ１４にライトデータとして出
力され、ディスク媒体に書き込まれる。
りデータ部から生成されたＥＣＣチェックバイトは、デ
ータの後に付加され、マルチプレクサ２４，３６を介し
てディスクエンクロージャ１４にライトデータとして出
力され、ディスク媒体に書き込まれる。
【００５０】この実施例において、エラー訂正用エンコ
ーダ２２は、入力するユーザデータを偶数バイトと奇数
バイトに分けるサブブロックを構成するインタリーブを
行った後に、各サブブロック毎にＥＣＣチェックバイト
を生成して付加し、出力段で元に戻している。図４はエ
ラー訂正用エンコーダ２２におけるインタリーブを示
す。ユーザデータはバイト分けした番号で示されてい
る。このユーザデータは偶数バイトと奇数バイトにイン
ターリーブされ、偶数サブブロック４２−１と奇数サブ
ブロック４２−２の繰り返しとなる。サブブロックの符
号長は最大で例えば２５５バイトとなり、その範囲内で
適宜に定めることができる。サブブロック４２−１，４
２−２の後には、エラー訂正用エンコーダ２２によって
チェックバイトＥＣＣが６バイト付加される。エラー訂
正用エンコーダ２２は、出力時にインタリーブと逆の操
作で元に戻したデータを出力する。このためサブブロッ
ク４２は見掛け上、最大で５００バイトデータと１２バ
イトのＥＣＣチェックバイトから構成されている。
ーダ２２は、入力するユーザデータを偶数バイトと奇数
バイトに分けるサブブロックを構成するインタリーブを
行った後に、各サブブロック毎にＥＣＣチェックバイト
を生成して付加し、出力段で元に戻している。図４はエ
ラー訂正用エンコーダ２２におけるインタリーブを示
す。ユーザデータはバイト分けした番号で示されてい
る。このユーザデータは偶数バイトと奇数バイトにイン
ターリーブされ、偶数サブブロック４２−１と奇数サブ
ブロック４２−２の繰り返しとなる。サブブロックの符
号長は最大で例えば２５５バイトとなり、その範囲内で
適宜に定めることができる。サブブロック４２−１，４
２−２の後には、エラー訂正用エンコーダ２２によって
チェックバイトＥＣＣが６バイト付加される。エラー訂
正用エンコーダ２２は、出力時にインタリーブと逆の操
作で元に戻したデータを出力する。このためサブブロッ
ク４２は見掛け上、最大で５００バイトデータと１２バ
イトのＥＣＣチェックバイトから構成されている。
【００５１】更に、ディスクユニット１０は、ＣＫＤレ
コードフォーマットを採用していることから、レコード
長は可変であり、１レコード長はユーザデータの長さで
決まる。したがって、ユーザデータのサブブロック数
も、ユーザデータの長さによって変わる。更に、最後の
サブブロックは、ユーザデータに合わせるために、固定
サブブロック長の範囲で長さが変化する可変長サブブロ
ックとなる場合がある。次に図３のリード系統を説明す
る。ディスクエンクロージャ１４側から読み出された生
のリードデータ、即ちサブブロック単位の符号語は、ゲ
ート２８を介してエラー訂正用デコーダ３０に入力され
る。
コードフォーマットを採用していることから、レコード
長は可変であり、１レコード長はユーザデータの長さで
決まる。したがって、ユーザデータのサブブロック数
も、ユーザデータの長さによって変わる。更に、最後の
サブブロックは、ユーザデータに合わせるために、固定
サブブロック長の範囲で長さが変化する可変長サブブロ
ックとなる場合がある。次に図３のリード系統を説明す
る。ディスクエンクロージャ１４側から読み出された生
のリードデータ、即ちサブブロック単位の符号語は、ゲ
ート２８を介してエラー訂正用デコーダ３０に入力され
る。
【００５２】同時に、ゲート２８からのリードデータは
分岐されてＦＩＦＯバッファメモリ３２に格納される。
ＦＩＦＯバッファメモリ３２はエラー訂正用デコーダ３
０における訂正動作に必要な１サブブロック分以内の遅
延を行う。エラー訂正用デコーダ３０はリードデータの
サブブロックに含まれる２つの符号語を対象に、ｎ＝３
バイトまでのエラーを訂正する強力なエラー訂正を行
う。エラー訂正用デコーダ３０からは排他論理和回路３
４に対し、サブブロック内のエラー・ロケーションのバ
イトタイミングでエラー訂正バリュウが出力され、同じ
タイミングでＦＩＦＯバッファメモリ３２により出力さ
れる訂正前のバイトデータとの排他論理和をとること
で、エラーを起こしているバイトのエラービットを反転
してエラー訂正を行う。
分岐されてＦＩＦＯバッファメモリ３２に格納される。
ＦＩＦＯバッファメモリ３２はエラー訂正用デコーダ３
０における訂正動作に必要な１サブブロック分以内の遅
延を行う。エラー訂正用デコーダ３０はリードデータの
サブブロックに含まれる２つの符号語を対象に、ｎ＝３
バイトまでのエラーを訂正する強力なエラー訂正を行
う。エラー訂正用デコーダ３０からは排他論理和回路３
４に対し、サブブロック内のエラー・ロケーションのバ
イトタイミングでエラー訂正バリュウが出力され、同じ
タイミングでＦＩＦＯバッファメモリ３２により出力さ
れる訂正前のバイトデータとの排他論理和をとること
で、エラーを起こしているバイトのエラービットを反転
してエラー訂正を行う。
【００５３】排他論理和回路３４でエラーが訂正が行わ
れたクリアデータは、マルチプレクサ３６を介して訂正
済みユーザデータとしてフォーマッタ制御プロセッサ１
８を経由して上位のディスクコントローラ１２に転送さ
れる。このようなリードデータのオン・ザ・フライ態様
によるエラー訂正にあっては、ディスクエンクロージャ
１４側からのリードデータのバイトストリームが途切れ
ることがなく、フォーマッタ制御プロセッサ１８側に流
れながらｎ＝３バイトまでの同時訂正を可能としてい
る。
れたクリアデータは、マルチプレクサ３６を介して訂正
済みユーザデータとしてフォーマッタ制御プロセッサ１
８を経由して上位のディスクコントローラ１２に転送さ
れる。このようなリードデータのオン・ザ・フライ態様
によるエラー訂正にあっては、ディスクエンクロージャ
１４側からのリードデータのバイトストリームが途切れ
ることがなく、フォーマッタ制御プロセッサ１８側に流
れながらｎ＝３バイトまでの同時訂正を可能としてい
る。
【００５４】更に図３にあっては、エラー訂正用デコー
ダ３０における異常動作としての未検出および誤訂正を
データ検出符号（ＥＤＣ）を用いて監視するため、ライ
ト系統にエラー検出用エンコーダ３８を設け、またリー
ド系統にはエラー検出用デコーダ４０を設けている。図
５は本発明におけるエラー検出用のチェックバイトを付
加したユーザデータを示す。ユーザデータは可変長デー
ダであり、データ長に応じたｎ個のサブブロック４２−
１〜４２−ｎで構成されている。サブブロック４２−１
〜４２−２は、エラー訂正用エンコーダ２２から出力さ
れることから、最大５００バイトのデータ部と１２バイ
トのＥＣＣチェックバイトで構成される。
ダ３０における異常動作としての未検出および誤訂正を
データ検出符号（ＥＤＣ）を用いて監視するため、ライ
ト系統にエラー検出用エンコーダ３８を設け、またリー
ド系統にはエラー検出用デコーダ４０を設けている。図
５は本発明におけるエラー検出用のチェックバイトを付
加したユーザデータを示す。ユーザデータは可変長デー
ダであり、データ長に応じたｎ個のサブブロック４２−
１〜４２−ｎで構成されている。サブブロック４２−１
〜４２−２は、エラー訂正用エンコーダ２２から出力さ
れることから、最大５００バイトのデータ部と１２バイ
トのＥＣＣチェックバイトで構成される。
【００５５】このようなエラー訂正用エンコーダ２２か
ら出力されるユーザデータの後には、エラー検出用エン
コーダ３８で生成したエラー検出用チェックバイト部
（以下「ＥＤＣチェックバイト部」という）４４が付加
される。このエラー検出用エンコーダ３８およびエラー
検出用デコーダ４０の詳細は、後の説明で明らかにす
る。
ら出力されるユーザデータの後には、エラー検出用エン
コーダ３８で生成したエラー検出用チェックバイト部
（以下「ＥＤＣチェックバイト部」という）４４が付加
される。このエラー検出用エンコーダ３８およびエラー
検出用デコーダ４０の詳細は、後の説明で明らかにす
る。
【００５６】リード系のエラー訂正デコーダ３０に対し
ては、ステータス検出部４６と訂正状態検出部４８が設
けられる。ステータス検出部４６は、エラー訂正デコー
ダ３０におけるリード時の訂正動作において決定された
エラーなしを示すステータス信号Ｅ１２、訂正可能エラ
ーありを示すステータス信号Ｅ１３、又は訂正不可能エ
ラーありを示すステータス信号Ｅ１４を、１レコード分
のユーザデータの記憶媒体からのリード直後にフォーマ
ッタ制御プロセッサ１８に読み取らせる。
ては、ステータス検出部４６と訂正状態検出部４８が設
けられる。ステータス検出部４６は、エラー訂正デコー
ダ３０におけるリード時の訂正動作において決定された
エラーなしを示すステータス信号Ｅ１２、訂正可能エラ
ーありを示すステータス信号Ｅ１３、又は訂正不可能エ
ラーありを示すステータス信号Ｅ１４を、１レコード分
のユーザデータの記憶媒体からのリード直後にフォーマ
ッタ制御プロセッサ１８に読み取らせる。
【００５７】フォーマッタ制御プロセッサ１８は、上位
のディスクコントローラ１２からのステータスコマンド
を受領すると、エラーなし、訂正可能エラーあり、又は
訂正不可能エラーありのステータス情報を応答する。こ
のためオン・ザ・フライ態様であっても上位のディスク
コントローラ１２でディスクユニット１０内での訂正動
作を知ることができ、また訂正動作を監視できる訂正状
態検出部４８は、上位のディスクコントローラ１２に対
しフォーマッタ制御プロセッサ１８のロギング機能を使
用して訂正済みサブブロック検出信号Ｅ 1 ，誤訂正サブ
ブロック検出信号Ｅ2 および異常動作検出信号Ｅ3 を通
知できる。訂正済みサブブロック検出信号Ｅ1 はエラー
訂正用デコーダ３０で訂正可能なエラーが検出されて訂
正したことを示す。また誤訂正サブブロック検出信号Ｅ
2はエラー訂正用デコーダ３０で訂正不可能なエラーが
あったことを示す。
のディスクコントローラ１２からのステータスコマンド
を受領すると、エラーなし、訂正可能エラーあり、又は
訂正不可能エラーありのステータス情報を応答する。こ
のためオン・ザ・フライ態様であっても上位のディスク
コントローラ１２でディスクユニット１０内での訂正動
作を知ることができ、また訂正動作を監視できる訂正状
態検出部４８は、上位のディスクコントローラ１２に対
しフォーマッタ制御プロセッサ１８のロギング機能を使
用して訂正済みサブブロック検出信号Ｅ 1 ，誤訂正サブ
ブロック検出信号Ｅ2 および異常動作検出信号Ｅ3 を通
知できる。訂正済みサブブロック検出信号Ｅ1 はエラー
訂正用デコーダ３０で訂正可能なエラーが検出されて訂
正したことを示す。また誤訂正サブブロック検出信号Ｅ
2はエラー訂正用デコーダ３０で訂正不可能なエラーが
あったことを示す。
【００５８】更に、異常動作検出信号Ｅ3 はエラー訂正
用デコーダ３０においてエラー未検出やエラー誤訂正の
異常動作が行われたことを示す。更に、エラー訂正用デ
コーダ３０からはエラー訂正動作の際に計算されたシン
ドロームＳ0 〜Ｓ5 がフォーマッタ制御プロセッサ１８
を経由して上位のディスクコントローラ１２に出力され
ている。 ２．エラー訂正状態の検出と報告 図６は図２のエラー訂正部１６の詳細をフォーマッタ制
御プロセッサ１８および上位のディスクコントローラ１
２と共と共に示す。
用デコーダ３０においてエラー未検出やエラー誤訂正の
異常動作が行われたことを示す。更に、エラー訂正用デ
コーダ３０からはエラー訂正動作の際に計算されたシン
ドロームＳ0 〜Ｓ5 がフォーマッタ制御プロセッサ１８
を経由して上位のディスクコントローラ１２に出力され
ている。 ２．エラー訂正状態の検出と報告 図６は図２のエラー訂正部１６の詳細をフォーマッタ制
御プロセッサ１８および上位のディスクコントローラ１
２と共と共に示す。
【００５９】図６において、まずエラー訂正用デコーダ
３０はリードデータのバイトストリームを入力し、サブ
ブロック単位にエラー訂正動作を行う。この実施例にお
いて、エラー訂正用デコーダ３０は各種の論理素子を用
いた大規模集積回路で実現される。エラー訂正用デコー
ド３０はサブブロック分のリードデータを入力して、ま
ずサブブロック単位の符号語ごとシンドロームＳ0 〜Ｓ
5 を計算する。同時にＦＩＦＯバッファメモリ３２に入
力されたバイトデータは、エラー訂正デコーダ３０でシ
ンドロームＳ0 〜Ｓ5 の計算にサブブロックのバイトデ
ータを必要とすることから、１サブブロックの転送時間
分だけ遅延される。
３０はリードデータのバイトストリームを入力し、サブ
ブロック単位にエラー訂正動作を行う。この実施例にお
いて、エラー訂正用デコーダ３０は各種の論理素子を用
いた大規模集積回路で実現される。エラー訂正用デコー
ド３０はサブブロック分のリードデータを入力して、ま
ずサブブロック単位の符号語ごとシンドロームＳ0 〜Ｓ
5 を計算する。同時にＦＩＦＯバッファメモリ３２に入
力されたバイトデータは、エラー訂正デコーダ３０でシ
ンドロームＳ0 〜Ｓ5 の計算にサブブロックのバイトデ
ータを必要とすることから、１サブブロックの転送時間
分だけ遅延される。
【００６０】シンドロームＳ0 〜Ｓ5 の計算が済むと、
排他論理和回路３４に、入力から１サブブロック分遅延
されたバイトデータが符号語の先頭から順次出力され
る。このバイトデータの転送に同期し、エラーロケーシ
ョン多項式の係数β0 〜β2 から特定されるエラーロケ
ーションのバイトデータの転送タイミングで、エラー訂
正符号として求めているエラーバリュウが排他論理和回
路３４に出力される。
排他論理和回路３４に、入力から１サブブロック分遅延
されたバイトデータが符号語の先頭から順次出力され
る。このバイトデータの転送に同期し、エラーロケーシ
ョン多項式の係数β0 〜β2 から特定されるエラーロケ
ーションのバイトデータの転送タイミングで、エラー訂
正符号として求めているエラーバリュウが排他論理和回
路３４に出力される。
【００６１】このため排他論理和回路３４は、ＦＩＦＯ
バッファメモリ３２より出力されたバイトデータの中の
エラービットをエラーバリュウに従って反転し、訂正す
る。勿論、エラーロケーション以外のバイトデータはそ
のまま排他論理和回路３４を通過する。エラー訂正用デ
コーダ３０に対しては訂正状態検出部４８が設けられ
る。訂正状態検出部４８は、訂正済みサブブロック検出
部５２、誤訂正サブブロック検出部５６および異常動作
監視部６４で構成される。
バッファメモリ３２より出力されたバイトデータの中の
エラービットをエラーバリュウに従って反転し、訂正す
る。勿論、エラーロケーション以外のバイトデータはそ
のまま排他論理和回路３４を通過する。エラー訂正用デ
コーダ３０に対しては訂正状態検出部４８が設けられ
る。訂正状態検出部４８は、訂正済みサブブロック検出
部５２、誤訂正サブブロック検出部５６および異常動作
監視部６４で構成される。
【００６２】訂正済みサブブロック検出部５２はラッチ
回路５４を備える。ラッチ回路５４のセット端子Ｓに
は、エラー訂正符号デコード回路３０で決定された転送
サブブロックの中のエラーバイト位置のタイミングでエ
ラー位置検出信号Ｅ4 が出力される。一方、ラッチ回路
１４４のリセット端子Ｒにはサブブロックの終端を示す
サブブロックエンド信号Ｅ5 が入力されている。
回路５４を備える。ラッチ回路５４のセット端子Ｓに
は、エラー訂正符号デコード回路３０で決定された転送
サブブロックの中のエラーバイト位置のタイミングでエ
ラー位置検出信号Ｅ4 が出力される。一方、ラッチ回路
１４４のリセット端子Ｒにはサブブロックの終端を示す
サブブロックエンド信号Ｅ5 が入力されている。
【００６３】図７のタイミングチャートは、図６の訂正
済みサブブロック検出部５２の動作を示す。図７（Ａ）
はＦＩＦＯバッファメモリ３２に対する入力データを示
し、最大で５００バイトとなるデータ部と、１２バイト
のＥＣＣチェックバイト部で２つの符号語を含むサブブ
ロック４２を構成している。図７（Ｂ）のＦＩＦＯ出力
は、エラー訂正符号デコード回路３０におけるシンドロ
ームの計算時間分だけ遅れた例えば１サブブロック分経
過した後となる。
済みサブブロック検出部５２の動作を示す。図７（Ａ）
はＦＩＦＯバッファメモリ３２に対する入力データを示
し、最大で５００バイトとなるデータ部と、１２バイト
のＥＣＣチェックバイト部で２つの符号語を含むサブブ
ロック４２を構成している。図７（Ｂ）のＦＩＦＯ出力
は、エラー訂正符号デコード回路３０におけるシンドロ
ームの計算時間分だけ遅れた例えば１サブブロック分経
過した後となる。
【００６４】ここで、サブブロック４２のデータ部の任
意のバイト位置にエラー４５が存在していたとする。図
７（Ｃ）はサブブロックエンド信号Ｅ5 であり、ＦＩＦ
Ｏ出力に同期したサブブロックの終端の時刻ｔ０，ｔ
１，ｔ３でイネーブルとなる。図７（Ｄ）に示すエラー
位置検出信号Ｅ4 は、ＦＩＦＯ出力におけるデータブロ
ック４２の中のエラーバイト４５が出力されたタイミン
グでエラーバリュウを排他論理和回路３４に出力するた
めに、時刻ｔ２でイネーブルとなる。
意のバイト位置にエラー４５が存在していたとする。図
７（Ｃ）はサブブロックエンド信号Ｅ5 であり、ＦＩＦ
Ｏ出力に同期したサブブロックの終端の時刻ｔ０，ｔ
１，ｔ３でイネーブルとなる。図７（Ｄ）に示すエラー
位置検出信号Ｅ4 は、ＦＩＦＯ出力におけるデータブロ
ック４２の中のエラーバイト４５が出力されたタイミン
グでエラーバリュウを排他論理和回路３４に出力するた
めに、時刻ｔ２でイネーブルとなる。
【００６５】このエラー位置検出信号Ｅ4 の出力に対
し、ラッチ回路５４はその立下がりでラッチ動作を行
い、ラッチ出力として訂正済みサブブロック検出信号Ｅ
1 をフォーマッタ制御プロセッサ１８に出力する。フォ
ーマッタ制御プロセッサ１８は図７（Ｆ）に示すよう
に、サブブロックエンド信号Ｅ5 の立ち上がる時刻ｔ
０，ｔ１，ｔ３のそれぞれで訂正済みサブブロック検出
信号Ｅ1 を図６の訂正済みサブブロック検出レジスタ７
２に読み込んでロギングしている。時刻ｔ０，ｔ１につ
いては、エラー位置検出信号Ｅ4 がイネーブルとなら
ず、ラッチ出力０得られないことから、フォーマッタ制
御プロセッサ１８はエラーなしを読み込む。
し、ラッチ回路５４はその立下がりでラッチ動作を行
い、ラッチ出力として訂正済みサブブロック検出信号Ｅ
1 をフォーマッタ制御プロセッサ１８に出力する。フォ
ーマッタ制御プロセッサ１８は図７（Ｆ）に示すよう
に、サブブロックエンド信号Ｅ5 の立ち上がる時刻ｔ
０，ｔ１，ｔ３のそれぞれで訂正済みサブブロック検出
信号Ｅ1 を図６の訂正済みサブブロック検出レジスタ７
２に読み込んでロギングしている。時刻ｔ０，ｔ１につ
いては、エラー位置検出信号Ｅ4 がイネーブルとなら
ず、ラッチ出力０得られないことから、フォーマッタ制
御プロセッサ１８はエラーなしを読み込む。
【００６６】これに対し時刻ｔ３にあっては、ラッチ出
力の読込みで対応するサブブロックについてエラー位置
検出信号Ｅ4 がイネーブルになったことを認識し、この
サブブロックには訂正可能なエラーがあり、訂正済みサ
ブブロックであることを認識できる。フォーマッタ制御
プロセッサ１８で読み込まれた訂正済みサブブロックの
検出情報は、上位のディスクコントローラ１２からの要
求でロギングデータとして転送され、保守情報などに利
用することができる。
力の読込みで対応するサブブロックについてエラー位置
検出信号Ｅ4 がイネーブルになったことを認識し、この
サブブロックには訂正可能なエラーがあり、訂正済みサ
ブブロックであることを認識できる。フォーマッタ制御
プロセッサ１８で読み込まれた訂正済みサブブロックの
検出情報は、上位のディスクコントローラ１２からの要
求でロギングデータとして転送され、保守情報などに利
用することができる。
【００６７】再び図６を参照するに、誤訂正サブブロッ
ク検出部５６は、カウンタ５８，階数エンコーダ６０お
よび比較器６２で構成される。カウンタ５８はサブブロ
ックごとにエラー訂正符号デコード回路３０より出力さ
れるエラーロケーションを示すエラー位置検出信号Ｅ4
を計数する。この実施例はｎ＝３個までのバイトエラー
の訂正能力を例にとることから、カウンタ５８で計数す
るエラー位置検出信号Ｅ4 の回数は１符号語当り最大で
３となる。
ク検出部５６は、カウンタ５８，階数エンコーダ６０お
よび比較器６２で構成される。カウンタ５８はサブブロ
ックごとにエラー訂正符号デコード回路３０より出力さ
れるエラーロケーションを示すエラー位置検出信号Ｅ4
を計数する。この実施例はｎ＝３個までのバイトエラー
の訂正能力を例にとることから、カウンタ５８で計数す
るエラー位置検出信号Ｅ4 の回数は１符号語当り最大で
３となる。
【００６８】階数エンコーダ６０はエラー訂正符号デコ
ード回路３０におけるエラーロケーションの多項式の係
数β0 〜β2 を求める過程で、ハードウェアによって計
算される階数を検出する。比較器６２はカウンタによる
エラー数と階数エンコーダ６０によるエラー数とが不一
致となったとき、訂正不可能なエラー状態にあるものと
して、誤訂正サブブロック検出信号Ｅ2 をフォーマッタ
制御プロセッサ１８の訂正不可エラー検出レジスタ７４
に読込んでロギングさせる。
ード回路３０におけるエラーロケーションの多項式の係
数β0 〜β2 を求める過程で、ハードウェアによって計
算される階数を検出する。比較器６２はカウンタによる
エラー数と階数エンコーダ６０によるエラー数とが不一
致となったとき、訂正不可能なエラー状態にあるものと
して、誤訂正サブブロック検出信号Ｅ2 をフォーマッタ
制御プロセッサ１８の訂正不可エラー検出レジスタ７４
に読込んでロギングさせる。
【００６９】ここで、エラー訂正符号デコード回路３０
において訂正不可能なエラー状態の数学的意味を説明す
る。エラー訂正符号デコード回路３０において、シンド
ロームＳ0 〜Ｓ5 から計算した係数β0 〜β2 をもつエ
ラーロケーション多項式が
において訂正不可能なエラー状態の数学的意味を説明す
る。エラー訂正符号デコード回路３０において、シンド
ロームＳ0 〜Ｓ5 から計算した係数β0 〜β2 をもつエ
ラーロケーション多項式が
【００７０】
【数４】
【００７１】を因数にもってしまった場合、位置Ｌ1 ，
Ｌ2 でエラーロケーション多項式が０となり、誤訂正を
行う。このエラーロケーション多項式の出力がエラー位
置検出信号となる。このような誤訂正を検出する方法は
次のようになる。まずエラーロケーション多項式の係数
はシンドロームＳ0 〜Ｓ5 から計算される。エラー位置
がｉ1 ，ｉ2 ，ｉ3 であるとすると、エラーロケーショ
ン多項式は
Ｌ2 でエラーロケーション多項式が０となり、誤訂正を
行う。このエラーロケーション多項式の出力がエラー位
置検出信号となる。このような誤訂正を検出する方法は
次のようになる。まずエラーロケーション多項式の係数
はシンドロームＳ0 〜Ｓ5 から計算される。エラー位置
がｉ1 ，ｉ2 ，ｉ3 であるとすると、エラーロケーショ
ン多項式は
【００７２】
【数５】
【００７３】となる。訂正可能なｎ＝３個のエラーパタ
ーンをＥi1，Ｅi2，Ｅi3、６個のシンドロームをＳ0 ，
Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 ，Ｓ5 とすると、次のように表
わすことができる。
ーンをＥi1，Ｅi2，Ｅi3、６個のシンドロームをＳ0 ，
Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 ，Ｓ5 とすると、次のように表
わすことができる。
【００７４】
【数６】
【００７５】また（１）式にＸ＝αi （但し、ｉ＝
ｉ1 ，ｉ2 ，ｉ3 ）を代入すると、次のようになる。
ｉ1 ，ｉ2 ，ｉ3 ）を代入すると、次のようになる。
【００７６】
【数７】
【００７７】この（２）式と（３）式からエラーパター
ンＥとαを消去すると、次の関係式が得られる。
ンＥとαを消去すると、次の関係式が得られる。
【００７８】
【数８】
【００７９】この（４）〜（６）式の左辺の行列の階数
によりエラーの数が決まる。図６の誤訂正サブブロック
検出部５６に設けた階数エンコーダ６０は、エラー訂正
符号デコード回路３０のエラーロケーション多項式、即
ち（４）（５）式の左辺の行列の階数（ランク）を解読
してエラー数を検出する。この階数エンコーダ６０から
の行列の階数に基づくエラー数と、カウンタ５８で計数
しているエラー位置検出信号がイネーブルとなった回数
を比較器６２で比較し、両者が不一致となったときに誤
訂正を検出し、誤訂正サブブロック検出信号Ｅ2 を出力
する。
によりエラーの数が決まる。図６の誤訂正サブブロック
検出部５６に設けた階数エンコーダ６０は、エラー訂正
符号デコード回路３０のエラーロケーション多項式、即
ち（４）（５）式の左辺の行列の階数（ランク）を解読
してエラー数を検出する。この階数エンコーダ６０から
の行列の階数に基づくエラー数と、カウンタ５８で計数
しているエラー位置検出信号がイネーブルとなった回数
を比較器６２で比較し、両者が不一致となったときに誤
訂正を検出し、誤訂正サブブロック検出信号Ｅ2 を出力
する。
【００８０】このカウンタ５８と階数エンコーダ６０に
よるエラー数の相違は、エラー訂正符号デコード回路３
０の訂正能力を越えたエラーが発生した場合に起こる可
能性がある。一方、カウンタ５８と階数エンコーダ６０
のエラー数が一致した場合やエラー未検出の場合には、
訂正不可サブブロック検出部５６では検出できず、サブ
ブロックは特定できない。
よるエラー数の相違は、エラー訂正符号デコード回路３
０の訂正能力を越えたエラーが発生した場合に起こる可
能性がある。一方、カウンタ５８と階数エンコーダ６０
のエラー数が一致した場合やエラー未検出の場合には、
訂正不可サブブロック検出部５６では検出できず、サブ
ブロックは特定できない。
【００８１】この場合についてはサブブロックの訂正不
可エラーの検出ではなく、排他論理和回路３４から出力
されている訂正済みのクリアデータに基づいたエラー検
出用デコーダ４０におけるエラー検出符号ＥＤＣを用い
たエラー検出で対応する。異常動作監視部６４はオア回
路６６，６８および排他論理和回路７０で構成される。
オア回路６６にはエラー訂正符号デコード回路３０から
のシンドロームＳ 0 〜Ｓ5 の６つが並列的に入力され、
４８ビットとなる全ビットの論理和をとり、非零シンド
ロームを検出する。即ち、エラーがあることをシンドロ
ームの非零によって検出している。このシンドロームＳ
0 〜Ｓ5 の出力は、ＦＩＦＯバッファメモリ３２からの
出力と同時に行われる。
可エラーの検出ではなく、排他論理和回路３４から出力
されている訂正済みのクリアデータに基づいたエラー検
出用デコーダ４０におけるエラー検出符号ＥＤＣを用い
たエラー検出で対応する。異常動作監視部６４はオア回
路６６，６８および排他論理和回路７０で構成される。
オア回路６６にはエラー訂正符号デコード回路３０から
のシンドロームＳ 0 〜Ｓ5 の６つが並列的に入力され、
４８ビットとなる全ビットの論理和をとり、非零シンド
ロームを検出する。即ち、エラーがあることをシンドロ
ームの非零によって検出している。このシンドロームＳ
0 〜Ｓ5 の出力は、ＦＩＦＯバッファメモリ３２からの
出力と同時に行われる。
【００８２】一方、オア回路６８には訂正済みサブブロ
ック検出部５２からの訂正済みサブブロック検出信号Ｅ
1 と、エラー訂正デコーダ３０からのＦＩＦＯ出力に同
期して出力される訂正不可能サブブロック検出信号Ｅ20
が入力されている。排他論理和回路７０はオア回路６６
と６８の排他論理和をとり、これを異常動作検出信号Ｅ
3 としてフォーマッタ制御プロセッサ１８の異常動作検
出レジスタ７６に出力する。この異常動作監視部６４は
訂正可能エラー検出結果Ｅ1 ，訂正不可エラー検出結果
Ｅ20およびシンドローム非零の検出結果Ｅ6 に基づき、
少なくとも次表の条件が成立したときに排他論理和回路
７０から出力される異常動作検出信号Ｅ 3 がイネーブル
となる。
ック検出部５２からの訂正済みサブブロック検出信号Ｅ
1 と、エラー訂正デコーダ３０からのＦＩＦＯ出力に同
期して出力される訂正不可能サブブロック検出信号Ｅ20
が入力されている。排他論理和回路７０はオア回路６６
と６８の排他論理和をとり、これを異常動作検出信号Ｅ
3 としてフォーマッタ制御プロセッサ１８の異常動作検
出レジスタ７６に出力する。この異常動作監視部６４は
訂正可能エラー検出結果Ｅ1 ，訂正不可エラー検出結果
Ｅ20およびシンドローム非零の検出結果Ｅ6 に基づき、
少なくとも次表の条件が成立したときに排他論理和回路
７０から出力される異常動作検出信号Ｅ 3 がイネーブル
となる。
【００８３】
【数９】
【００８４】更に、エラー訂正用デコーダ３０に対して
はステータス検出部４６が設けられる。ステータス検出
部４６には、エラー訂正デコーダ３０で決定されたエラ
ー訂正検出信号Ｅ１０が入力され、そのまま訂正可能エ
ラーがあったことを示すステータス検出信号Ｅ１３とし
てフォーマッタ制御プロセッサ１８のステータス報告レ
ジスタ７５に出力される。
はステータス検出部４６が設けられる。ステータス検出
部４６には、エラー訂正デコーダ３０で決定されたエラ
ー訂正検出信号Ｅ１０が入力され、そのまま訂正可能エ
ラーがあったことを示すステータス検出信号Ｅ１３とし
てフォーマッタ制御プロセッサ１８のステータス報告レ
ジスタ７５に出力される。
【００８５】またエラー訂正用デコーダ３０で決定され
た訂正不可能エラー検出信号Ｅ１１が入力され、そのま
ま訂正不可能エラーがあったことを示すステータス検出
信号Ｅ１４としてフォーマッタ制御プロセッサ１８のス
テータス報告レジスタ７５に出力される。更に、ステー
タス検出部４６にはＮＯＲ回路５０が設けられ、検出信
号Ｅ１０，Ｅ１２の両方が得られない場合に、エラーな
しを示すステータス検出信号Ｅ１２を出力する。
た訂正不可能エラー検出信号Ｅ１１が入力され、そのま
ま訂正不可能エラーがあったことを示すステータス検出
信号Ｅ１４としてフォーマッタ制御プロセッサ１８のス
テータス報告レジスタ７５に出力される。更に、ステー
タス検出部４６にはＮＯＲ回路５０が設けられ、検出信
号Ｅ１０，Ｅ１２の両方が得られない場合に、エラーな
しを示すステータス検出信号Ｅ１２を出力する。
【００８６】フォーマッタ制御プロセッサ１８は、エラ
ー訂正部１６から転送される訂正済みユーザデータのリ
ード終了を監視しており、リード終了の直後のタイミン
グで、エラーなし、訂正可能エラーあり、訂正不可能エ
ラーありのステータス検出信号Ｅ１２，Ｅ１３，Ｅ１４
を読み取ってステータス報告レジスタ７５に格納する。
そして上位のディスクコントローラ１２からのステータ
スコマンドに対しフォーマッタ制御プロセッサ１８はス
テータス報告レジスタ７５の内容に従ったリード時のエ
ラー訂正状態を示すステータス応答を返す。したがって
フォーマッタ制御プロセッサ１８のステータス報告レジ
スタ７５は、ステータス報告手段としての機能をもつこ
とになる。 ３．エラー訂正符号デコード回路の詳細 図８は図３に示したエラー訂正用デコーダ３０の詳細を
示す。
ー訂正部１６から転送される訂正済みユーザデータのリ
ード終了を監視しており、リード終了の直後のタイミン
グで、エラーなし、訂正可能エラーあり、訂正不可能エ
ラーありのステータス検出信号Ｅ１２，Ｅ１３，Ｅ１４
を読み取ってステータス報告レジスタ７５に格納する。
そして上位のディスクコントローラ１２からのステータ
スコマンドに対しフォーマッタ制御プロセッサ１８はス
テータス報告レジスタ７５の内容に従ったリード時のエ
ラー訂正状態を示すステータス応答を返す。したがって
フォーマッタ制御プロセッサ１８のステータス報告レジ
スタ７５は、ステータス報告手段としての機能をもつこ
とになる。 ３．エラー訂正符号デコード回路の詳細 図８は図３に示したエラー訂正用デコーダ３０の詳細を
示す。
【００８７】図８において、エラー訂正用エンコーダ３
０は、シンドローム生成回路８４，係数演算回路８６，
８８，エラー位置およびエラー値演算回路９０で構成さ
れる。シンドローム生成回路８４は、最大３バイトエラ
ー訂正の場合、符号語から６つのシンドロームＳ0 〜Ｓ
5 を計算して出力する。このシンドロームＳ0 〜Ｓ5の
計算方法は周知であり、例えば排他論理和（ＥＸ−ＯＲ
回路）、ＯＲ回路およびシフトレジスタを用いることで
実現される。係数演算回路８６はシンドロームＳ0 〜Ｓ
5 を入力し、再度示す次のエラーロケーション多項式の
係数β0 〜β2を算出する。
０は、シンドローム生成回路８４，係数演算回路８６，
８８，エラー位置およびエラー値演算回路９０で構成さ
れる。シンドローム生成回路８４は、最大３バイトエラ
ー訂正の場合、符号語から６つのシンドロームＳ0 〜Ｓ
5 を計算して出力する。このシンドロームＳ0 〜Ｓ5の
計算方法は周知であり、例えば排他論理和（ＥＸ−ＯＲ
回路）、ＯＲ回路およびシフトレジスタを用いることで
実現される。係数演算回路８６はシンドロームＳ0 〜Ｓ
5 を入力し、再度示す次のエラーロケーション多項式の
係数β0 〜β2を算出する。
【００８８】
【数１０】
【００８９】本発明の係数演算回路８６は、後の説明で
明らかにするように、従来のハードウェアに比べ、その
回路量を大幅に低減する新規な回路構成を備える。次の
係数演算回路８８は、係数演算回路８６からのエラーロ
ケーション多項式の係数をｎ元連立方程式の解β0 ，β
1 ，β2 として求める過程で得られた値γ 30〜γ33とシ
ンドロームＳ0 , Ｓ1 ，Ｓ2 を入力し、エラーバリュウ
を求めるための係数Φ0 ，Φ1 ，Φ2 を算出する。尚、
γ30〜γ33の算出は後の説明で明らかにされる。
明らかにするように、従来のハードウェアに比べ、その
回路量を大幅に低減する新規な回路構成を備える。次の
係数演算回路８８は、係数演算回路８６からのエラーロ
ケーション多項式の係数をｎ元連立方程式の解β0 ，β
1 ，β2 として求める過程で得られた値γ 30〜γ33とシ
ンドロームＳ0 , Ｓ1 ，Ｓ2 を入力し、エラーバリュウ
を求めるための係数Φ0 ，Φ1 ，Φ2 を算出する。尚、
γ30〜γ33の算出は後の説明で明らかにされる。
【００９０】このエラーバリュウを求めるための係数Φ
0 〜Φ2 は、次式により算出される。
0 〜Φ2 は、次式により算出される。
【００９１】
【数１１】
【００９２】ここで、γ0 〜γ3 は、エラー数t=１〜
３に対し次の値をとる。 γ3 ： ｔ＝３ γ33 ｔ＝２以下 ０ γ2 ： ｔ＝３ γ32 ｔ＝２ γ22 ｔ＝１ ０ γ1 ： ｔ＝３ γ31 ｔ＝２ γ21 ｔ＝１ γ11 γ0 ： ｔ＝３ γ30 ｔ＝２ γ20 ｔ＝１ γ10 このエラー数ｔ＝１〜３についてγ0 〜γ3 を求める処
理が、後の説明で明らかにする図１４の係数選択演算器
２０２の演算となる。
３に対し次の値をとる。 γ3 ： ｔ＝３ γ33 ｔ＝２以下 ０ γ2 ： ｔ＝３ γ32 ｔ＝２ γ22 ｔ＝１ ０ γ1 ： ｔ＝３ γ31 ｔ＝２ γ21 ｔ＝１ γ11 γ0 ： ｔ＝３ γ30 ｔ＝２ γ20 ｔ＝１ γ10 このエラー数ｔ＝１〜３についてγ0 〜γ3 を求める処
理が、後の説明で明らかにする図１４の係数選択演算器
２０２の演算となる。
【００９３】最終段に設けたエラー位置およびエラー値
演算回路９０はエラーロケーション係数β0 〜β2 およ
びエラーバリュウ係数Φ0 〜Φ2 が得られた状態で、実
際のエラーロケーションおよびエラーパターンかどうか
の試行錯誤的なチェンサーチを行い、算出したエラーロ
ケーションのタイミングでエラー位置検出信号Ｅ4 をア
ンド回路９２−１に出力して許容状態とし、同時に得ら
れているエラーパターンベクトルＥi1を訂正動作のため
に出力する。
演算回路９０はエラーロケーション係数β0 〜β2 およ
びエラーバリュウ係数Φ0 〜Φ2 が得られた状態で、実
際のエラーロケーションおよびエラーパターンかどうか
の試行錯誤的なチェンサーチを行い、算出したエラーロ
ケーションのタイミングでエラー位置検出信号Ｅ4 をア
ンド回路９２−１に出力して許容状態とし、同時に得ら
れているエラーパターンベクトルＥi1を訂正動作のため
に出力する。
【００９４】エラーパターンベクトルＥi1はアンド回路
９２−１を介して排他論理和回路３４に与えられ、同じ
タイミングでＦＩＦＯバッファメモリ３２より出力され
たエラーロケーションのバイトデータとの排他論理和を
とることで、エラービットを反転する訂正を行う。エラ
ー位置及びエラー値演算回路９０のハードウェア構成の
詳細は、例えば特開昭５９−１２３９４５号に開示され
ている。 ４．エラー検出符号（ＥＤＣ）を用いた未検出・誤訂正
の監視 図３の実施例にあっては、ライト系統にエラー検出用エ
ンコーダ３８が設けられ、またリード系統にエラー検出
用デコーダ４０が設けられている。エラー検出用エンコ
ーダ３８およびエラー検出用デコーダ４０はエラー訂正
用デコーダ３０におけるエラーの未検出および誤訂正
を、新たに生成したエラー検出符号（ＥＤＣ）を用いて
監視するものである。
９２−１を介して排他論理和回路３４に与えられ、同じ
タイミングでＦＩＦＯバッファメモリ３２より出力され
たエラーロケーションのバイトデータとの排他論理和を
とることで、エラービットを反転する訂正を行う。エラ
ー位置及びエラー値演算回路９０のハードウェア構成の
詳細は、例えば特開昭５９−１２３９４５号に開示され
ている。 ４．エラー検出符号（ＥＤＣ）を用いた未検出・誤訂正
の監視 図３の実施例にあっては、ライト系統にエラー検出用エ
ンコーダ３８が設けられ、またリード系統にエラー検出
用デコーダ４０が設けられている。エラー検出用エンコ
ーダ３８およびエラー検出用デコーダ４０はエラー訂正
用デコーダ３０におけるエラーの未検出および誤訂正
を、新たに生成したエラー検出符号（ＥＤＣ）を用いて
監視するものである。
【００９５】図８に示したエラー訂正用デコーダ３０に
あっては、生成多項式によってチェックバイトやシンド
ロームを生成し、エラーロケーション多項式によってエ
ラー位置およびエラーバリュウを生成して、オン・ザ・
フライ態様でデータ転送を行いながらエラー訂正を行
う。しかし、訂正能力を越えたエラーが発生した場合、
正しいバイトデータを誤って訂正してしまう誤訂正やエ
ラーを検出できない未検出を起こす場合がある。これを
一般的に示すと、生成多項式をＧ（Ｘ）、エラーロケー
ション多項式をＥ（Ｘ）としたとき、 Ｅ（Ｘ）＝Ｐ（Ｘ）＊Ｇ（Ｘ） 但し、Ｐ（Ｘ）は任意の関数 となるようなエラーが発生したとき、シンドロームが零
となり、未検出になる。
あっては、生成多項式によってチェックバイトやシンド
ロームを生成し、エラーロケーション多項式によってエ
ラー位置およびエラーバリュウを生成して、オン・ザ・
フライ態様でデータ転送を行いながらエラー訂正を行
う。しかし、訂正能力を越えたエラーが発生した場合、
正しいバイトデータを誤って訂正してしまう誤訂正やエ
ラーを検出できない未検出を起こす場合がある。これを
一般的に示すと、生成多項式をＧ（Ｘ）、エラーロケー
ション多項式をＥ（Ｘ）としたとき、 Ｅ（Ｘ）＝Ｐ（Ｘ）＊Ｇ（Ｘ） 但し、Ｐ（Ｘ）は任意の関数 となるようなエラーが発生したとき、シンドロームが零
となり、未検出になる。
【００９６】一方、シンドロームから計算した値を係数
にもつエラーロケーション多項式が例えばｎ＝３バイト
のエラー訂正を例にとると、
にもつエラーロケーション多項式が例えばｎ＝３バイト
のエラー訂正を例にとると、
【００９７】
【数１２】
【００９８】を因数にもってしまった場合、位置ｉ１，
ｉ２，ｉ３でエラーロケーション多項式が零となり、誤
訂正を行ってしまう。このようなエラー訂正用エンコー
ダ３０に未検出および誤訂正を検出するため、図９に示
すように、任意数のサブブロック４２−０〜４２−Ｎで
構成されるユーザデータの後ろに、数バイトのＥＤＣチ
ェックバイト４４を設る。
ｉ２，ｉ３でエラーロケーション多項式が零となり、誤
訂正を行ってしまう。このようなエラー訂正用エンコー
ダ３０に未検出および誤訂正を検出するため、図９に示
すように、任意数のサブブロック４２−０〜４２−Ｎで
構成されるユーザデータの後ろに、数バイトのＥＤＣチ
ェックバイト４４を設る。
【００９９】この実施例ではＥＤＣチェックバイト４４
に４バイトのチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を
設けた場合を例にとっている。サブブロック４２−０〜
４２−Ｎのそれぞれはデータ部とＥＣＣチェックバイト
で構成されたエラー訂正用エンコーダ２２から出力され
たユーザデータである。このユーザデータは、ＥＤＣチ
ェックバイトＤ1 〜Ｄ4 を生成するためのキャラクタ・
バイトＣn 〜Ｃ1 の連続したバイトストリームとして扱
う。
に４バイトのチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を
設けた場合を例にとっている。サブブロック４２−０〜
４２−Ｎのそれぞれはデータ部とＥＣＣチェックバイト
で構成されたエラー訂正用エンコーダ２２から出力され
たユーザデータである。このユーザデータは、ＥＤＣチ
ェックバイトＤ1 〜Ｄ4 を生成するためのキャラクタ・
バイトＣn 〜Ｃ1 の連続したバイトストリームとして扱
う。
【０１００】図３に示したエラー検出用エンコーダ３８
はエラー訂正用エンコーダ２２によるエラー訂正符号の
生成と並行して、任意数のサブブロックをもつ書込ユー
ザデータからＥＤＣチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，
Ｄ4 を生成し、エラー訂正用エンコーダ２２から出力さ
れるユーザデータの後に、マルチプレクサ２４の切替え
で、ＥＤＣチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4を付
加し、４つのエラー訂正符号を生成する。
はエラー訂正用エンコーダ２２によるエラー訂正符号の
生成と並行して、任意数のサブブロックをもつ書込ユー
ザデータからＥＤＣチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，
Ｄ4 を生成し、エラー訂正用エンコーダ２２から出力さ
れるユーザデータの後に、マルチプレクサ２４の切替え
で、ＥＤＣチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4を付
加し、４つのエラー訂正符号を生成する。
【０１０１】一方、エラー検出用デコーダ４０は、排他
論理和回路３４より出力されるエラー訂正用デコーダ３
０によって訂正が済んだユーザデータとＥＤＣチェック
バイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を、ゲート３６を介して
上位のディスクコントローラ１２に出力すると同時に入
力し、エラー訂正用デコーダ３０における未検出および
誤訂正を検出する。
論理和回路３４より出力されるエラー訂正用デコーダ３
０によって訂正が済んだユーザデータとＥＤＣチェック
バイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を、ゲート３６を介して
上位のディスクコントローラ１２に出力すると同時に入
力し、エラー訂正用デコーダ３０における未検出および
誤訂正を検出する。
【０１０２】エラー検出用エンコーダ３８におけるＥＤ
ＣチェックバイトＤ1 〜Ｄ4 は、次の１次の生成多項式
により符号語長が異なるように生成される。
ＣチェックバイトＤ1 〜Ｄ4 は、次の１次の生成多項式
により符号語長が異なるように生成される。
【０１０３】
【数１３】
【０１０４】このような１次生成多項式により符号語長
を異ならせて生成したＥＤＣチェックバイトＤ1 〜Ｄ4
をユーザデータの後に付加することで、強力なエラー検
出符号を構成することができる。（１１）式の１次生成
多項式における定数項αの指数は、ＥＤＣチェックバイ
トＤ1 〜Ｄ4 のそれぞれに違うものを用いれば値は任意
に決定することができる。
を異ならせて生成したＥＤＣチェックバイトＤ1 〜Ｄ4
をユーザデータの後に付加することで、強力なエラー検
出符号を構成することができる。（１１）式の１次生成
多項式における定数項αの指数は、ＥＤＣチェックバイ
トＤ1 〜Ｄ4 のそれぞれに違うものを用いれば値は任意
に決定することができる。
【０１０５】また、ＥＤＣチェックバイトＤ1 〜Ｄ4 の
計算対象領域は、データ部を構成するキャラクタ・バイ
トＣn 〜Ｃ1 に含まれた各エラー訂正符号におけるデー
タブ部とＥＣＣチェックバイトであるが、データ部が保
障されればよいため、ＥＣＣチェックバイトは零として
計算する。更に、ガロア体ＧＦ（２8 ）の元の指数はＭ
ＯＤ２５５で演算されるため、２５５キャラクタ・バイ
トの周期をもつ。このため、バイトデータのストリーム
上で２５４バイト隔てた位置に同じエラーパターンが存
在するとエラーが消失し、エラー検出符号４５で検出す
ることができない。この関係は次式で示される。
計算対象領域は、データ部を構成するキャラクタ・バイ
トＣn 〜Ｃ1 に含まれた各エラー訂正符号におけるデー
タブ部とＥＣＣチェックバイトであるが、データ部が保
障されればよいため、ＥＣＣチェックバイトは零として
計算する。更に、ガロア体ＧＦ（２8 ）の元の指数はＭ
ＯＤ２５５で演算されるため、２５５キャラクタ・バイ
トの周期をもつ。このため、バイトデータのストリーム
上で２５４バイト隔てた位置に同じエラーパターンが存
在するとエラーが消失し、エラー検出符号４５で検出す
ることができない。この関係は次式で示される。
【０１０６】
【数１４】
【０１０７】この（１０）式の成立によるエラーの消失
を防止するため、エラー検出符号４５のＥＤＣチェック
バイトＤ1 〜Ｄ4 の半分の計算について、計算対象領域
からＥＣＣチェックバイト部４８の数バイトを除く。例
えば、ＥＤＣチェックバイトＤ2 とＤ4 の２つについ
て、ＥＣＣチェックバイトを１バイト除いた場合にはＥ
ＤＣチェックバイトＤ1 〜Ｄ4 は次式のようにして算出
される。
を防止するため、エラー検出符号４５のＥＤＣチェック
バイトＤ1 〜Ｄ4 の半分の計算について、計算対象領域
からＥＣＣチェックバイト部４８の数バイトを除く。例
えば、ＥＤＣチェックバイトＤ2 とＤ4 の２つについ
て、ＥＣＣチェックバイトを１バイト除いた場合にはＥ
ＤＣチェックバイトＤ1 〜Ｄ4 は次式のようにして算出
される。
【０１０８】
【数１５】
【０１０９】尚、（１１）式におけるｊ，ｋはサブブロ
ックの数で決まる。図１０は図３のエラー検出用エンコ
ーダ３８の実施例を示す。図１０において、ゲート９６
はエラー訂正の済んだユーザデータとＥＣＤチェックバ
イトＤ1 〜Ｄ4 を入力する。ゲート回路９６，１０４，
１１４，１２４は１つのエラー訂正符号を構成するサブ
ブロックのデータ部とＥＣＣ部の位置、更にエラー検出
符号の最後のＥＤＣチェックバイト位置を示すゲート信
号で制御される。
ックの数で決まる。図１０は図３のエラー検出用エンコ
ーダ３８の実施例を示す。図１０において、ゲート９６
はエラー訂正の済んだユーザデータとＥＣＤチェックバ
イトＤ1 〜Ｄ4 を入力する。ゲート回路９６，１０４，
１１４，１２４は１つのエラー訂正符号を構成するサブ
ブロックのデータ部とＥＣＣ部の位置、更にエラー検出
符号の最後のＥＤＣチェックバイト位置を示すゲート信
号で制御される。
【０１１０】各サブブロックにおけるデータ部の入力タ
イミングではゲート信号がイネーブルとなり、データを
入力する。ＥＣＣチェックバイトの入力タイミングで
は、ゲート信号はディス・イネーブルとなり、ＥＣＣチ
ェックバイトを零に固定して入力する。最後のＥＤＣチ
ェックバイト部については、ゲート信号はイネーブルと
なってＥＤＣチェックバイトＤ1 〜Ｄ4 を入力する。
尚、エンコード入力時にＥＤＣチェックバイトＤ1 〜Ｄ
4 は空きバイトで全て零となっている。
イミングではゲート信号がイネーブルとなり、データを
入力する。ＥＣＣチェックバイトの入力タイミングで
は、ゲート信号はディス・イネーブルとなり、ＥＣＣチ
ェックバイトを零に固定して入力する。最後のＥＤＣチ
ェックバイト部については、ゲート信号はイネーブルと
なってＥＤＣチェックバイトＤ1 〜Ｄ4 を入力する。
尚、エンコード入力時にＥＤＣチェックバイトＤ1 〜Ｄ
4 は空きバイトで全て零となっている。
【０１１１】ゲート回路９６，１０４，１１４，１２４
の各々に続いてはエラー検出符号の最後につく４つのＥ
ＤＣチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 に対応して
４系統の論理回路が設けられる。例えば、チェックバイ
トＤ1 の系統を例にとると、排他論理和回路９８、定数
α-1の乗算を行う乗算回路１００、および乗算出力を１
バイトクロック分ラッチさせて出力するラッチ回路１０
２で構成される。
の各々に続いてはエラー検出符号の最後につく４つのＥ
ＤＣチェックバイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 に対応して
４系統の論理回路が設けられる。例えば、チェックバイ
トＤ1 の系統を例にとると、排他論理和回路９８、定数
α-1の乗算を行う乗算回路１００、および乗算出力を１
バイトクロック分ラッチさせて出力するラッチ回路１０
２で構成される。
【０１１２】残り３つのチェックバイトＤ2 ，Ｄ3 ，Ｄ
4 についても、各系統の回路構成は排他論理和回路，乗
算回路，およびラッチ回路を備える。ここで、前記（１
１）式に示したように、ＥＤＣチェックバイトＤ2 ，Ｄ
4 については、ＥＣＣチェックバイトの１バイトを除い
ていることから、乗算回路１０８，１２８とラッチ回路
１１２，１３２の各々の間にマルチプレクサ１１０，１
３０を設けている。マルチプレクサ１１０，１３０は、
ＥＣＣチェックバイトの中から除外するバイト位置で切
替信号が入力される。切替信号が入力されるとマルチプ
レクサ１１０，１３０は、乗算回路１０８，１２８の出
力からラッチ回路１１２，１３２の期間出力に切替わ
り、これによってＥＣＣチェックバイト中の１バイトを
計算対象から除外する。
4 についても、各系統の回路構成は排他論理和回路，乗
算回路，およびラッチ回路を備える。ここで、前記（１
１）式に示したように、ＥＤＣチェックバイトＤ2 ，Ｄ
4 については、ＥＣＣチェックバイトの１バイトを除い
ていることから、乗算回路１０８，１２８とラッチ回路
１１２，１３２の各々の間にマルチプレクサ１１０，１
３０を設けている。マルチプレクサ１１０，１３０は、
ＥＣＣチェックバイトの中から除外するバイト位置で切
替信号が入力される。切替信号が入力されるとマルチプ
レクサ１１０，１３０は、乗算回路１０８，１２８の出
力からラッチ回路１１２，１３２の期間出力に切替わ
り、これによってＥＣＣチェックバイト中の１バイトを
計算対象から除外する。
【０１１３】最終段に設けられたマルチプレクサ１３４
は、ユーザデータの後となるＥＤＣチェックバイト
Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 の転送タイミングに同期したバ
イトクロックでラッチ回路１０２，１１２，１２０，１
３２の各出力を選択し、計算済みのＥＤＣチェックデジ
ットＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を順次出力する。このＥＤ
ＣチェックデジットＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 の出力タイ
ミングは、図３に示したエラー訂正用エンコーダ２２に
よるユーザデータの最後の位置であり、エラー訂正用エ
ンコーダ２４からエラー検出用エンコーダ３８側にマル
チプレクサ２４が切り替わることで付加される。
は、ユーザデータの後となるＥＤＣチェックバイト
Ｄ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 の転送タイミングに同期したバ
イトクロックでラッチ回路１０２，１１２，１２０，１
３２の各出力を選択し、計算済みのＥＤＣチェックデジ
ットＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 を順次出力する。このＥＤ
ＣチェックデジットＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 の出力タイ
ミングは、図３に示したエラー訂正用エンコーダ２２に
よるユーザデータの最後の位置であり、エラー訂正用エ
ンコーダ２４からエラー検出用エンコーダ３８側にマル
チプレクサ２４が切り替わることで付加される。
【０１１４】図１１は図３に示したリード系統のエラー
検出用デコーダ４０の実施例を示し、シンドローム生成
回路１３６と判定回路１３８を備える。シンドローム生
成回路１３６は図１２に示す回路構成を有する。シンド
ローム生成回路１３６は図１０に示したエンコーダ側と
基本的に同じであり、エラー訂正済みのユーザデータと
ＥＤＣチェックバイトＤ1 〜Ｄ4 からシンドローム・バ
イトＳＤ1 ，ＳＤ2 ，ＳＤ3 ，ＳＤ4 を計算する。
検出用デコーダ４０の実施例を示し、シンドローム生成
回路１３６と判定回路１３８を備える。シンドローム生
成回路１３６は図１２に示す回路構成を有する。シンド
ローム生成回路１３６は図１０に示したエンコーダ側と
基本的に同じであり、エラー訂正済みのユーザデータと
ＥＤＣチェックバイトＤ1 〜Ｄ4 からシンドローム・バ
イトＳＤ1 ，ＳＤ2 ，ＳＤ3 ，ＳＤ4 を計算する。
【０１１５】図１１の判定回路１３８は図１３に示す構
成を有する。図１３において、判定回路１３４は図１２
に示したラッチ回路１４６，１５６，１６４，１７４か
らのシンドローム・バイトＳＤ1 〜ＳＤ4 を入力するＯ
Ｒ回路１７６とカウンタ１７８を有する。ＯＲ回路１７
６は、エラー訂正済みのユーザデータとＥＤＣチェック
バイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 から（１１）式の１次生
成多項式を用いて算出されたシンドローム・バイトＳＤ
1 ，ＳＤ2 ，ＳＤ3 ，ＳＤ4 が非零か否か検出する。即
ち、シンドローム・バイトＳＤ1 〜ＳＤ4 いずれか１つ
が非零となるＯＲ回路１７６の出力は１となり、全て零
になるとＯＲ回路１７６の出力は０となる。
成を有する。図１３において、判定回路１３４は図１２
に示したラッチ回路１４６，１５６，１６４，１７４か
らのシンドローム・バイトＳＤ1 〜ＳＤ4 を入力するＯ
Ｒ回路１７６とカウンタ１７８を有する。ＯＲ回路１７
６は、エラー訂正済みのユーザデータとＥＤＣチェック
バイトＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 から（１１）式の１次生
成多項式を用いて算出されたシンドローム・バイトＳＤ
1 ，ＳＤ2 ，ＳＤ3 ，ＳＤ4 が非零か否か検出する。即
ち、シンドローム・バイトＳＤ1 〜ＳＤ4 いずれか１つ
が非零となるＯＲ回路１７６の出力は１となり、全て零
になるとＯＲ回路１７６の出力は０となる。
【０１１６】カウンタ１７８はＯＲ回路１７６からの非
零シンドロームレジスタ個数を計数し、エラー訂正用デ
コーダ３０における誤訂正および未検出を判断する。具
体的には、カウンタ１７８によるシンドローム非零デー
タ出力を２以上計数したときに、エラー訂正において誤
訂正あるいは未検出があったものと判断し、異常動作検
出信号Ｅ9 を上位のフォーマッタ制御プロセッサ１８に
出力する。
零シンドロームレジスタ個数を計数し、エラー訂正用デ
コーダ３０における誤訂正および未検出を判断する。具
体的には、カウンタ１７８によるシンドローム非零デー
タ出力を２以上計数したときに、エラー訂正において誤
訂正あるいは未検出があったものと判断し、異常動作検
出信号Ｅ9 を上位のフォーマッタ制御プロセッサ１８に
出力する。
【０１１７】一方、カウンタ１７８によるシンドローム
非零データの計数値が１以下であった場合には、記憶媒
体におけるＥＤＣチェックバイト部の媒体欠陥によるエ
ラーと見做せる。従って、カウンタ１７８が１以下の場
合、即ち１バイト以下のシンドロームレジスタの値につ
いてはエラー訂正による誤訂正および未検出とはしな
い。 ５．エラーロケーション多項式の係数を得るｎ元連立方
程式の演算回路 図１４は、図８に示した係数演算回路８６に用いる本発
明のｎ元連立方程式演算回路の実施例を示す。
非零データの計数値が１以下であった場合には、記憶媒
体におけるＥＤＣチェックバイト部の媒体欠陥によるエ
ラーと見做せる。従って、カウンタ１７８が１以下の場
合、即ち１バイト以下のシンドロームレジスタの値につ
いてはエラー訂正による誤訂正および未検出とはしな
い。 ５．エラーロケーション多項式の係数を得るｎ元連立方
程式の演算回路 図１４は、図８に示した係数演算回路８６に用いる本発
明のｎ元連立方程式演算回路の実施例を示す。
【０１１８】図１４はｔ＝ｎ個のバイトエラーの訂正能
力を有する場合の実施例であり、１元演算器２００−
１、２元演算器２００−２、３元演算器２００−３、４
元演算器２００−４、・・・ｎ元演算器２００−ｎを設
けている。図１５に示すように、１元演算器２００−１
は、シンドロームＳ0 ，Ｓ1 を入力し、解γ10，γ11を
出力する。２元演算器２００−２は、１元演算２００−
１の出力γ10，γ11とシンドロームＳ2 ，Ｓ3 を入力
し、２元連立方程式から解γ 20，γ21，γ22を求めて出
力する。
力を有する場合の実施例であり、１元演算器２００−
１、２元演算器２００−２、３元演算器２００−３、４
元演算器２００−４、・・・ｎ元演算器２００−ｎを設
けている。図１５に示すように、１元演算器２００−１
は、シンドロームＳ0 ，Ｓ1 を入力し、解γ10，γ11を
出力する。２元演算器２００−２は、１元演算２００−
１の出力γ10，γ11とシンドロームＳ2 ，Ｓ3 を入力
し、２元連立方程式から解γ 20，γ21，γ22を求めて出
力する。
【０１１９】３元演算器２００−３は、２元演算２００
−２の出力γ20，γ21，γ22とシンドロームＳ2 〜Ｓ5
を入力し、３元連立方程式から解γ30，γ31，γ32，γ
33を求めて出力する。４元演算器２００−４は、３元演
算２００−３の出力γ30，γ31，γ32，γ33とシンドロ
ームＳ3 〜Ｓ7 を入力し、３元連立方程式から解γ40，
γ41，γ42，γ43，γ44を求めて出力する。
−２の出力γ20，γ21，γ22とシンドロームＳ2 〜Ｓ5
を入力し、３元連立方程式から解γ30，γ31，γ32，γ
33を求めて出力する。４元演算器２００−４は、３元演
算２００−３の出力γ30，γ31，γ32，γ33とシンドロ
ームＳ3 〜Ｓ7 を入力し、３元連立方程式から解γ40，
γ41，γ42，γ43，γ44を求めて出力する。
【０１２０】さらにｎ元演算器２００−ｎは、図示しな
いｎ−１元演算２００−（ｎ−１）の出力γn-1 0 〜γ
n-1 n-1 とシンドロームＳn-1 〜Ｓ2n-1を入力し、ｎ元
連立方程式から解γn0〜γnnを求めて出力する。図８に
示したｔ＝３バイトエラーの訂正能力の場合には、１元
演算器２００−１、２元演算器２００−２、３元演算器
２００−３を含む破線の回路部２０２だけでよい。
いｎ−１元演算２００−（ｎ−１）の出力γn-1 0 〜γ
n-1 n-1 とシンドロームＳn-1 〜Ｓ2n-1を入力し、ｎ元
連立方程式から解γn0〜γnnを求めて出力する。図８に
示したｔ＝３バイトエラーの訂正能力の場合には、１元
演算器２００−１、２元演算器２００−２、３元演算器
２００−３を含む破線の回路部２０２だけでよい。
【０１２１】図１４において、１元演算器２００−１、
２元演算器２００−２、３元演算器２００−３、４元演
算器２００−４、・・・ｎ元演算器２００−ｎの出力は
係数選択演算器２０２に与えられ、エラーロケーション
多項式の係数βk 、すなわちβ0 〜βt-1 が求められ
る。係数βk の一般式は、 βk ＝γnk／γnn 但し、ｋ＝０〜ｎ−１ となる。ｔ＝１，２，３バイトエラーの場合を例にとる
と、次のようになる。
２元演算器２００−２、３元演算器２００−３、４元演
算器２００−４、・・・ｎ元演算器２００−ｎの出力は
係数選択演算器２０２に与えられ、エラーロケーション
多項式の係数βk 、すなわちβ0 〜βt-1 が求められ
る。係数βk の一般式は、 βk ＝γnk／γnn 但し、ｋ＝０〜ｎ−１ となる。ｔ＝１，２，３バイトエラーの場合を例にとる
と、次のようになる。
【０１２２】
【数１６】
【０１２３】すなわち実際の回路では、例えばｔ＝３バ
イトエラーを例にとると、
イトエラーを例にとると、
【０１２４】
【数１７】
【０１２５】ではなく、
【０１２６】
【数１８】
【０１２７】という型でγを用いている。同様にしてｔ
＝２バイトエラーについては、
＝２バイトエラーについては、
【０１２８】
【数１９】
【０１２９】となり、ｔ＝１バイトエラーについては、
【０１３０】
【数２０】
【０１３１】となる。図１６は図１４，図１５に示した
１元演算器２００−１と２元演算器２００−２の詳細を
示す。１元演算器２００−１は演算素子をもたず、入力
したシンドロームＳ0 ，Ｓ1 をそのまま１元連立方程式
の解γ10，γ11として出力する。２元演算器２００−２
には、破線で囲んだ基本的な回路２０６が設けられる。
この回路２０６は、乗算回路２０８，２１０と排他論理
和回路２１２で構成される。乗算回路２０８，２１０は
ＧＦ（２8 ) における２つの８ビット２元ベクトルの乗
算を行うもので、７１個のＥＸ−ＯＲゲートと６４個の
ＡＮＤゲートで構成される。排他論理和回路２１２は、
８個数の２入力ＥＸ−ＯＲゲートを用いてビットごとの
排他論理和を求める。
１元演算器２００−１と２元演算器２００−２の詳細を
示す。１元演算器２００−１は演算素子をもたず、入力
したシンドロームＳ0 ，Ｓ1 をそのまま１元連立方程式
の解γ10，γ11として出力する。２元演算器２００−２
には、破線で囲んだ基本的な回路２０６が設けられる。
この回路２０６は、乗算回路２０８，２１０と排他論理
和回路２１２で構成される。乗算回路２０８，２１０は
ＧＦ（２8 ) における２つの８ビット２元ベクトルの乗
算を行うもので、７１個のＥＸ−ＯＲゲートと６４個の
ＡＮＤゲートで構成される。排他論理和回路２１２は、
８個数の２入力ＥＸ−ＯＲゲートを用いてビットごとの
排他論理和を求める。
【０１３２】図１７は図１４，図１５に示した３元演算
器２００−３の実施例を示す。３元演算器２００−３は
基本的な４個の論理回路２２０，２２２，２２４，２２
６で構成される。論理回路２２０，２２２，２２４，２
２６のそれぞれは、３個の乗算回路と１つの排他論理和
回路で構成されている。図１８は図１４，図１５に示し
た４元演算器２００−４の実施例を示す。４元演算器２
００−４は基本的な５個の論理回路２２８，２３０，２
３２，２３４，２３６で構成され、それぞれ４個の乗算
回路と２つの排他論理和回路で構成されている。
器２００−３の実施例を示す。３元演算器２００−３は
基本的な４個の論理回路２２０，２２２，２２４，２２
６で構成される。論理回路２２０，２２２，２２４，２
２６のそれぞれは、３個の乗算回路と１つの排他論理和
回路で構成されている。図１８は図１４，図１５に示し
た４元演算器２００−４の実施例を示す。４元演算器２
００−４は基本的な５個の論理回路２２８，２３０，２
３２，２３４，２３６で構成され、それぞれ４個の乗算
回路と２つの排他論理和回路で構成されている。
【０１３３】さらに図１９は図１４，図１５に示したｎ
元演算器２００−ｎの実施例を示す。ｎ元演算器２００
−ｎは基本的なｎ個の論理回路２３８，２４０，２４
２，２４４，２４６・・・，２４８で構成され、それぞ
れｎ個の乗算回路とｎ−２個の排他論理和回路で構成さ
れている。次にｎ元連立方程式の解の導出を示す。まず
エラーロケーション多項式は
元演算器２００−ｎの実施例を示す。ｎ元演算器２００
−ｎは基本的なｎ個の論理回路２３８，２４０，２４
２，２４４，２４６・・・，２４８で構成され、それぞ
れｎ個の乗算回路とｎ−２個の排他論理和回路で構成さ
れている。次にｎ元連立方程式の解の導出を示す。まず
エラーロケーション多項式は
【０１３４】
【数２１】
【０１３５】である。ｔ＝ｎ個のエラーパターンをＥ
ｉ１〜Ｅｉｎ，２ｎ個のシンドロームをＳｊ（ｊ＝０〜
２ｎ−１）とすると、
ｉ１〜Ｅｉｎ，２ｎ個のシンドロームをＳｊ（ｊ＝０〜
２ｎ−１）とすると、
【０１３６】
【数２２】
【０１３７】とあらわすことができる。また（１３）式
にｘ＝αｉ（ｉ＝ｉｌ〜ｉｎ）代入すると
にｘ＝αｉ（ｉ＝ｉｌ〜ｉｎ）代入すると
【０１３８】
【数２３】
【０１３９】となる。この（１３），（１４）式からＥ
とαを消去すると次の関係が得られる。
とαを消去すると次の関係が得られる。
【０１４０】
【数２４】
【０１４１】この（１５）式は、β0 からβn-1 のまで
のｎ個があることになる。（１５）式の左辺の行列の行
列式を｜Ｓ｜とし、Ｃｒａｍｅｒの公式を用いると
のｎ個があることになる。（１５）式の左辺の行列の行
列式を｜Ｓ｜とし、Ｃｒａｍｅｒの公式を用いると
【０１４２】
【数２５】
【０１４３】と表せる。この（１６）式の右辺分子の行
列式の値がγnkとなる。ここで（１６）式の分子は絶対
値Ｓのｋ＋１列を（１５）式の右辺で置き換えたもので
ある。（１６）式はつぎのように記号化できる。
列式の値がγnkとなる。ここで（１６）式の分子は絶対
値Ｓのｋ＋１列を（１５）式の右辺で置き換えたもので
ある。（１６）式はつぎのように記号化できる。
【０１４４】
【数２６】
【０１４５】（１７）式でγnn＝０の場合は、（１５）
式がｎ個未満の解を持つことを示す。これからエラーの
数を知ることができる。係数βを求めるには、γを展開
する必要がある。このγを展開するの回路が図１４のｎ
元演算器２００−ｎである。ｎ次正方列Ａ＝［ａij］の
余因子をΔijとすると、次のようにｉ行に関して展開で
きる。
式がｎ個未満の解を持つことを示す。これからエラーの
数を知ることができる。係数βを求めるには、γを展開
する必要がある。このγを展開するの回路が図１４のｎ
元演算器２００−ｎである。ｎ次正方列Ａ＝［ａij］の
余因子をΔijとすると、次のようにｉ行に関して展開で
きる。
【０１４６】
【数２７】
【０１４７】（１６），（１７），（１８）式の関係か
らγは次のように展開できる。
らγは次のように展開できる。
【０１４８】
【数２８】
【０１４９】この（２０）式を回路として実現したもの
が図１５の実施例である。ここでno△n2はγn0の余因子
△n2を表す。即ちこれはｎ行に関する展開であり、他の
行に関する展開では（２０）式のように表せない。（２
０）式を繰り返し用いることによりｎ≧３の場合の展開
を一般的に行うことができ、解が得られる。ｎ＜３の場
合は、説明するまでもなく明らかである。
が図１５の実施例である。ここでno△n2はγn0の余因子
△n2を表す。即ちこれはｎ行に関する展開であり、他の
行に関する展開では（２０）式のように表せない。（２
０）式を繰り返し用いることによりｎ≧３の場合の展開
を一般的に行うことができ、解が得られる。ｎ＜３の場
合は、説明するまでもなく明らかである。
【０１５０】また（２０）式のように展開すると、（２
０）式の右辺、第二項の行列の（ｉｊ）成分（ｉ＜ｊ）
と（ｊｉ）成分が等しいことがわかる。以下にこれを示
す。（１５）式を次のように成分表示に書き換える。
０）式の右辺、第二項の行列の（ｉｊ）成分（ｉ＜ｊ）
と（ｊｉ）成分が等しいことがわかる。以下にこれを示
す。（１５）式を次のように成分表示に書き換える。
【０１５１】
【数２９】
【０１５２】Ｃｒａｍｅｒの公式を用いて、
【０１５３】
【数３０】
【０１５４】となる。（２１），（２２）式を（２０）
式のように展開したとき、右辺、第二項の行列の（ｉ
ｊ）成分をεij（ｉ＜ｊ）と表し、また有限体ＧＦ（２
m ) の和は排他論理和演算であり、極性がないため行列
式の列を交換しても行列式の値は変わらないことに注意
すると次の関係が求まる。
式のように展開したとき、右辺、第二項の行列の（ｉ
ｊ）成分をεij（ｉ＜ｊ）と表し、また有限体ＧＦ（２
m ) の和は排他論理和演算であり、極性がないため行列
式の列を交換しても行列式の値は変わらないことに注意
すると次の関係が求まる。
【０１５５】
【数３１】
【０１５６】この（２３）式の関係から（２０）式を回
路に実現したとき、他の展開の場合に比べ半分の回路量
ですむことがわかる。図２０は、（２０）式の右辺第２
項を取出して示したもので、（２３）式の関係から実線
で囲まれた非対象成分２５０、すなわち（ｉ，ｊ）成分
は、実線で囲まれていない（ｊ，ｉ）成分と等しい。
路に実現したとき、他の展開の場合に比べ半分の回路量
ですむことがわかる。図２０は、（２０）式の右辺第２
項を取出して示したもので、（２３）式の関係から実線
で囲まれた非対象成分２５０、すなわち（ｉ，ｊ）成分
は、実線で囲まれていない（ｊ，ｉ）成分と等しい。
【０１５７】このため例えば図１８に示した４元演算器
における論理回路２２８，２３０，２３２，２３４を例
にとると、図２１に示すように、共通項をまとめた回路
構成とすることができる。その結果、論理回路に対する
入力結線を低減して回路量を半分できる。尚、上記の実
施例は訂正可能なエラー数ｔ＝３の場合を例にとってい
るが、ｔ＝３を越える多数バイトのエラー訂正について
も同様に適用できる。
における論理回路２２８，２３０，２３２，２３４を例
にとると、図２１に示すように、共通項をまとめた回路
構成とすることができる。その結果、論理回路に対する
入力結線を低減して回路量を半分できる。尚、上記の実
施例は訂正可能なエラー数ｔ＝３の場合を例にとってい
るが、ｔ＝３を越える多数バイトのエラー訂正について
も同様に適用できる。
【０１５８】またユーザデータをバイト単位にインタリ
ーブしたサブブロックからＥＣＣチェックバイトを生成
して付加する場合を例にとっているが、インターリーブ
したサブブロックとせずにＥＣＣチェックバイトをサブ
ブロック毎に生成して付加するようにしてもよい。また
本発明は、実施例に示した数値による限定は受けない。
ーブしたサブブロックからＥＣＣチェックバイトを生成
して付加する場合を例にとっているが、インターリーブ
したサブブロックとせずにＥＣＣチェックバイトをサブ
ブロック毎に生成して付加するようにしてもよい。また
本発明は、実施例に示した数値による限定は受けない。
【０１５９】
【発明の効果】以上声明したように本発明によれば、下
位のエラー訂正ユニットにおけるエラーなし、訂正可能
エラーあり、訂正不可エラーあり、訂正異常動作を上位
の制御プロセッサで認識することができ、外部から記憶
装置内の訂正動作を知り、また訂正動作を監視できるの
で、システムの信頼性が向上する。
位のエラー訂正ユニットにおけるエラーなし、訂正可能
エラーあり、訂正不可エラーあり、訂正異常動作を上位
の制御プロセッサで認識することができ、外部から記憶
装置内の訂正動作を知り、また訂正動作を監視できるの
で、システムの信頼性が向上する。
【０１６０】また、データ書込時に、１群のエラー訂正
符号語をデータ部から作成したエラー検出用チェックバ
イトの付加でエラー検出符号語を作成し、データ読出時
に、エラー訂正を行った後のエラー検出符号を解読する
ことで、エラー訂正時の未検出および誤訂正を検出する
ことができる。さらにエラーロケーションの係数をｎ元
連立方程式の介して求める演算回路を簡潔に構成するこ
とができる。また演算回路を構成する論理回路間の入力
共通化により回路量を半分にすることができる。
符号語をデータ部から作成したエラー検出用チェックバ
イトの付加でエラー検出符号語を作成し、データ読出時
に、エラー訂正を行った後のエラー検出符号を解読する
ことで、エラー訂正時の未検出および誤訂正を検出する
ことができる。さらにエラーロケーションの係数をｎ元
連立方程式の介して求める演算回路を簡潔に構成するこ
とができる。また演算回路を構成する論理回路間の入力
共通化により回路量を半分にすることができる。
【図１】本発明の原理説明図
【図２】本発明が適用されるディスクユニットのブロッ
ク図
ク図
【図３】図２のエラー訂正部の構成を示したブロック図
【図４】本発明におけるインタリーブの概念説明図
【図５】複数のサブブロックをもつユーザデータの後に
ＥＤＣチェックバイトを付加した本発明の１レコード分
のデータ構造の説明図
ＥＤＣチェックバイトを付加した本発明の１レコード分
のデータ構造の説明図
【図６】図２のエラー訂正部における訂正状態の検出と
報告の詳細を示した実施例構成図
報告の詳細を示した実施例構成図
【図７】図６における訂正可能エラーの検出処理を示し
たタイミングチャート
たタイミングチャート
【図８】図６のエラー訂正符号デコード回路の詳細を示
したブロック図
したブロック図
【図９】本発明におけるエラー検出符号（ＥＤＣ）のフ
ォーマットの詳細を示した説明図
ォーマットの詳細を示した説明図
【図１０】図３のライト側のエラー検出用エンコーダ回
路を示した回路ブロック図
路を示した回路ブロック図
【図１１】図３のリード側のエラー検出用デコード回路
の概略を示した回路ブロック図
の概略を示した回路ブロック図
【図１２】図１１のシンドローム生成回路の詳細を示し
た回路ブロック図
た回路ブロック図
【図１３】図１１の判定回路の詳細を示した回路ブロッ
ク図
ク図
【図１４】図８の係数演算回路の本発明による実施例を
示したブロック図
示したブロック図
【図１５】図１４の１〜ｎ元演算器の入出力を詳細に示
したブロック図
したブロック図
【図１６】図１４の１元演算器と２元演算器の実施例を
示した回路図
示した回路図
【図１７】図１４の３元演算器の実施例を示した回路図
【図１８】図１４の４元演算器の実施例を示した回路図
【図１９】図１４のｎ元演算器の実施例を示した回路図
【図２０】回路量低減の根拠となる展開した行列式にお
ける（ｉｊ）成分と（ｊｉ）成分が等しいことを示した
説明図
ける（ｉｊ）成分と（ｊｉ）成分が等しいことを示した
説明図
【図２１】図１５の４元演算回路について入力を共通化
した場合の実施例を示した回路図
した場合の実施例を示した回路図
１０：ディスクユニット
１２：ディスクコントローラ
１４：ディスクエンクロージャ
１６：エラー訂正部
１８：制御プロセッサ
２０，２６，２８，３６：ゲート回路
２２：エラー訂正用エンコーダ（エラー訂正符号エンコ
ード手段） ２４：マルチプレクサ ３０：エラー訂正用デコーダ（エラー訂正符号デコード
手段） ３２：ＦＩＦＯバッファメモリ ３４，７０：排他論理和回路 ３８：エラー検出用エンコーダ（エラー検出符号エンコ
ード手段） ４０：エラー検出用デコーダ（エラー検出用デコード手
段） ４２：サブブロック ４４：エラー検出用チェックバイト（ＥＤＣチェックバ
イト部） ４６：ステータス検出部 ４８：訂正状態検出部（訂正状態検出手段） ５０：ＮＯＲ回路 ５２：訂正済みサブブロック検出部 ５４：ラッチ回路 ５６：誤訂正サブフロック検出部 ５８：カウンタ ６０：階数エンコーダ ６２：比較器 ６４：異常動作監視部 ７５：ステータス報告レジスタ（ステータス報告手段） ８４：シンドローム生成回路 ８６，８８：計数演算回路 ９０：エラー位置及びエラー値演算回路 １３６：シンドローム生成回路 １３８：判定回路 ２００−１〜２００−ｎ：１〜ｎ元演算器 ２０２：計数選択演算器
ード手段） ２４：マルチプレクサ ３０：エラー訂正用デコーダ（エラー訂正符号デコード
手段） ３２：ＦＩＦＯバッファメモリ ３４，７０：排他論理和回路 ３８：エラー検出用エンコーダ（エラー検出符号エンコ
ード手段） ４０：エラー検出用デコーダ（エラー検出用デコード手
段） ４２：サブブロック ４４：エラー検出用チェックバイト（ＥＤＣチェックバ
イト部） ４６：ステータス検出部 ４８：訂正状態検出部（訂正状態検出手段） ５０：ＮＯＲ回路 ５２：訂正済みサブブロック検出部 ５４：ラッチ回路 ５６：誤訂正サブフロック検出部 ５８：カウンタ ６０：階数エンコーダ ６２：比較器 ６４：異常動作監視部 ７５：ステータス報告レジスタ（ステータス報告手段） ８４：シンドローム生成回路 ８６，８８：計数演算回路 ９０：エラー位置及びエラー値演算回路 １３６：シンドローム生成回路 １３８：判定回路 ２００−１〜２００−ｎ：１〜ｎ元演算器 ２０２：計数選択演算器
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 11/10 330
G06F 12/16 320
H03M 13/15
Claims (20)
- 【請求項１】符号語が任意の自然数ｍで定義されるガロ
ア体ＧＦ（２m ）の元で構成され、αa ，αa+1 ，・・
・αa+2n-1（αは前記ガロア体の原始元、ａは任意の自
然数でａ＋２ｎ−１≦２m −１を満たす。ｎは最大訂正
可能なエラーバイト数を示す定数）を解にもつ生成多項
式によってチェックバイトおよびシンドロームを生成
し、前記符号語中のｎ個までのバイトエラーを、２ｎ個
のシンドロームバイトを処理することにより訂正するエ
ラー訂正装置に於いて、 前記符号語を入力するごとに、前記シンドロームバイト
からエラーロケーション多項式の係数β0 〜βt-1 （但
し、ｔ≦ｎ、ｔは発生したエラーバイト数を示す変数）
を決定した後にエラーバイト位置およびエラーバイト訂
正値をデータ転送に同期して決定し、前記符号語のバイ
トストリームを連続的に転送しながらエラーを訂正する
エラー訂正符号デコード手段（３０）と、 前記エラー訂正符号デコード手段（３０）により決定さ
れたリード動作時のエラーなし、訂正可能エラーあり又
は訂正不可能エラーありのいずれかの状態を示すステー
タス情報を制御プロセッサ手段（１８）で読取り、１レ
コード分のユーザデータの記憶媒体からのリード直後に
上位のディスク制御装置（１２）に報告可能とするステ
ータス報告手段（７５）と、 前記エラー訂正符号デコード手段（３０）の動作状態か
ら符号単位に訂正済み符号、誤訂正符号又は異常訂正動
作を検出する訂正状態検出手段（４８）と、 を設け、 前記ステータス報告手段（７５）は、前記エラー訂正符
号デコード手段（３０）から訂正可能エラーありを示す
第１検出信号又は訂正不可能エラー有りを示す第２検出
信号を入力して対応するステータス情報を前記制御プロ
セッサ手段（１８）に送出すると共に、前記第１検出信
号及び第２検出信号の両方が得られない時にエラーなし
のステータス情報を前記制御プロセッサ手段（１８）に
送出する ことを特徴とする多数バイトのエラー訂正装
置。 - 【請求項２】請求項１記載の多数バイトのエラー訂正装
置に於いて、前記訂正状態検出手段（４８）は、１つの
符号語を１つのサブブロックに対応させ、 前記エラー訂正符号デコード手段（３０）により訂正可
能なエラーのあった訂正済みのサブブロックを検出する
訂正済みサブブロック検出手段（５２）と、 前記エラー訂正符号デコード手段（３０）により誤訂正
したサブブロックを検出する誤訂正サブブロック検出手
段（５６）と、 前記エラー訂正符号デコード手段（３０）によるエラー
訂正動作の異常を検出する異常動作監視手段（６４）
と、 を設けたことを特徴とする多数バイトのエラー訂正装
置。 - 【請求項３】請求項２記載の多数バイトのエラー訂正装
置に於いて、前記訂正済みサブブロック検出手段（５
２）、誤訂正サブブロック検出手段（５６）および異常
動作監視手段（６４）の各々は、１つの符号語を１つの
サブブロックに対応させ、１又は複数のサブブロックで
構成されたユーザデータにおけるサブブロックのリード
終了ごとに、検出状態を前記制御プロセッサ手段（１
８）で読取って上位の制御装置（１２）に報告可能する
ことを特徴とする多数バイトのエラー訂正装置。 - 【請求項４】請求項３記載の多数バイトのエラー訂正装
置に於いて、 前記訂正済みサブブロック検出手段（５２）は、前記エ
ラー訂正符号デコード手段（３０）による前記サブブロ
ックの訂正処理中に得られた前記訂正位置信号をサブブ
ロックの訂正終了までラッチして前記制御プロセッサ手
段（１８）に送出し、 前記制御プロセッサ手段（１８）はサブブロックの転送
終了タイミングに同期した前記訂正済みサブブロック検
出手段（５２）からの訂正済みサブブロック検出信号を
読み込んで上位の制御装置に報告可能とすることを特徴
とする多数バイトのエラー訂正装置。 - 【請求項５】請求項４記載の多数バイトのエラー訂正装
置に於いて、前記誤訂正サブブロック検出手段（５６）
は、前記エラー訂正符号デコード手段（３０）において
シンドローム（Ｓ0 〜Ｓ5 ）からエラーロケーション多
項式の係数（β0 〜β t-1）を求める過程で計算される
エラー数と、前記エラーロケーション多項式から決定さ
れるエラー数を比較し、両者が不一致の場合に、サブブ
ロックが誤訂正があることを検出して前記制御プロセッ
サ手段（１８）に出力することを特徴とする多数バイト
のエラー訂正装置。 - 【請求項６】請求項２記載の多数バイトのエラー訂正装
置に於いて、前記異常動作監視手段（６４）は、前記訂
正済みサブブロック検出手段（５２）の検出出力、およ
び前記エラー訂正符号デコード手段（３０）で求めた訂
正不可エラーと非零シンドロームの検出結果に基づい
て、前記エラー訂正符号デコード手段（３０）の異常動
作を検出することを特徴とする多数バイトのエラー訂正
装置。 - 【請求項７】請求項２記載の多数バイトのエラー訂正装
置に於いて、前記異常動作監視手段（６４）は、 非零シンドロームが未検出で且つ訂正可能エラーを検出
した場合、 非零シンドロームが未検出で且つ訂正不可エラーを検出
した場合、 訂正可能エラーおよび訂正不可エラーが未検出で非零シ
ンドロームを検出した場合、 に異常動作を検出することを特徴とする多数バイトエラ
ーの訂正装置。 - 【請求項８】エラー訂正用符号語が、任意の自然数ｍで
定義されるガロア体ＧＦ（２m ）の元で構成され、
αa ，αa+1 ，αa+2 ，…，αa+2n-1（αは前記ガロア
体の原始元、ａは任意の自然数でａ＋２ｎ−１≦２m −
１を満たす。ｎは最大訂正可能なエラーバイト数を示す
定数）を解に持つ生成多項式によってチェックバイトお
よびシンドロームを生成し、前記符号語中のｎ個までの
バイトエラーを、２ｎ個のシンドロ−ムバイトを処理す
ることにより訂正する多数バイトのエラー訂正装置に於
いて、 記憶媒体に対するデータ書込時に、１サブブロック分の
書込データから前記生成多項式を用いてエラー訂正用チ
ェックバイトを生成し、該エラー訂正用チェックバイト
を前記書込データの後に設けて１サブブロック分の符号
語を構成するエラー訂正符号エンコード手段（２２）
と、 前記記憶媒体に対するデータ書込時に、１又は複数のサ
ブブロックで構成されるユーザデータから複数のエラー
検出用チェックバイトＤ1 , Ｄ2 ，・・・，Ｄn を生成
し、該エラー検出用チェックバイトＤ1 , Ｄ2 ，・・
・，Ｄn を前記エラー訂正符号エンコード手段（２２）
より出力されるユーザデータに対応した１又は複数の符
号語の後に設けて前記記憶媒体に書込ませ、この処理を
前記エラー訂正符号エンコード手段（２２）と平行して
行うエラー検出符号エンコード手段（３８）と、 前記記憶媒体から読出した前記符号語を入力するごと
に、前記シンドロームバイトからエラーロケーション多
項式の係数β0 〜βt-1 （但し、ｔ≦ｎ、ｔは発生した
エラーバイト数を示す変数）を決定した後にデータ転送
と同期してエラーバイト位置およびエラーバイト訂正値
が決定されることにより、前記符号語のバイトストリー
ムを連続的に転送しながらエラーを訂正するエラー訂正
符号デコード手段（３０）と、 前記エラー訂正用デコード手段（３０）による訂正済み
のユーザデータとエラー検出用チェックバイトを入力し
てシンドロームを生成処理し、前記エラー訂正用デコー
ド手段（３０）における誤訂正又は未検出を含む訂正誤
動作を検出して上位の入出力制御装置（１２）に報告
し、この処理を前記エラー訂正符号デコード手段（３
０）と直列に行うエラー検出符号デコード手段（４０）
と、 を設けたことを特徴とする多数バイトのエラー訂正装
置。 - 【請求項９】請求項８記載の多数バイトのエラー訂正装
置に於いて、前記エラー検出符号エンコード手段（３
８）は、１次の生成多項式により符号語長の異なる複数
のエラー検出用チェックバイトＤ1 , Ｄ2 ，・・・，Ｄ
n を生成する符号生成手段を備えたことを特徴とする多
数バイトのエラー訂正装置。 - 【請求項１０】請求項９記載の多数バイトのエラー訂正
装置に於いて、前記エラー検出符号エンコード手段（３
８）は、 前記エラー検出用チェックバイトＤ1 , Ｄ2 ，・・・，
Ｄn の各々ごとに、前記書込ユーザデータの各バイトデ
ータＣn 〜Ｃ1 を入力して前記１次の生成多項式に従っ
た前回の計算結果との排他論理和を求める排他論理回路
と、 前記排他論理和回路の出力に前記１次生成多項式の定数
αn を乗算する乗算回路と、 前記乗算回路の出力を次のバイトデータの入力時までラ
ッチして前記排他論理和回路に帰還入力するラッチ回路
と、 を備えたことを特徴とする多数バイトのエラー訂正装
置。 - 【請求項１１】請求項９記載の多数バイトのエラー訂正
装置に於いて、前記符号生成手段は、前記エラー検出用
チェックバイトＤ1 , Ｄ2 ，・・・，Ｄn の中の半分の
生成について、前記書込データを構成する各サブブロッ
クの中のエラー訂正用チェックバイトの一部を、前記エ
ラー検出用チェックバイトの計算対象から除くことを特
徴とする多数バイトのエラー訂正装置。 - 【請求項１２】請求項９記載の多数バイトのエラー訂正
装置に於いて、 前記符号生成手段は、前記サブブロック中のエラー訂正
用チェックバイトを零として前記エラー検出用チェック
バイトＤ1 , Ｄ2 ，・・・，Ｄn を生成することを特徴
とする多数バイトのエラー訂正装置。 - 【請求項１３】請求項８記載の多数バイトのエラー訂正
装置に於いて、前記エラー検出符号デコード手段（４
０）は、 前記１次の生成多項式により前記エラー検出用チェック
バイトＤ1 , Ｄ2 ，・・・，Ｄn に対応したｎ個の符号
長の異なるデータから複数のシンドロームＳＤ1 , ＳＤ
2 ，・・・，ＳＤn を生成するシンドローム生成手段
と、 前記シンドローム生成手段で生成したシンドロームＳＤ
1 , ＳＤ2 ，・・・，ＳＤn の各々が零か非零かを検出
し、非零が所定数以上の場合に、前記エラー訂正用デコ
ード手段（３０）の未検出又は誤訂正による誤動作とし
て前記上位の入出力制御装置（１２）に通知する誤動作
検出手段と、 を備えたことを特徴とする多数バイトのエラー訂正装
置。 - 【請求項１４】請求項１３記載の多数バイトのエラー訂
正装置に於いて、前記誤動作検出手段は、 前記シンドロームＳＤ1 , ＳＤ2 ，・・・，ＳＤn の各
々ごとに、前記エラー訂正済みのエラー検出符号のデー
タ部を構成する各バイトデータＣn 〜Ｃ1 を入力して前
記１次の生成多項式による前回の計算結果との排他論理
和を求める排他論理回路と、 前記排他論理和回路の出力に前記１次多項式の定数αn
を乗算する乗算回路と、 前記乗算回路の出力を次のバイトデータの入力時までラ
ッチして前記排他論理和回路に帰還入力するラッチ回路
と、 を設けたことを特徴とする多数バイトのエラー訂正装
置。 - 【請求項１５】請求項１３記載の多数バイトのエラー訂
正装置に於いて、前記シンドローム生成手段は、前記シ
ンドロームＳＤ1 , ＳＤ2 ，・・・，ＳＤn の中の半分
の生成について、前記データ検出用符号を構成する各サ
ブブロック中のエラー訂正用チェックバイトの一部を、
前記シンドローム生成式の計算対象から除くことを特徴
とする多数バイトのエラー訂正装置。 - 【請求項１６】請求項１３記載の多数バイトのエラー訂
正装置に於いて、前記シンドローム生成手段は、前記サ
ブブロック中のエラー訂正用チェックバイトを零として
前記シンドロームＳＤ1 , ＳＤ2 ，・・・，ＳＤn を生
成することを特徴とする多数バイトのエラー訂正装置。 - 【請求項１７】請求項１３記載の多数バイトのエラー訂
正装置に於いて、前記エラー検出符号デコード手段（４
０）の誤動作検出手段は、前記シンドロームＳＤ1 , Ｓ
Ｄ2 ，・・・，ＳＤn の非零が２以上の場合に、前記エ
ラー訂正符号デコード手段（３０）の誤動作を検出して
前記上位の入出力制御装置（１２）に通知することを特
徴とする多数バイトのエラー訂正装置。 - 【請求項１８】符号語が任意の自然数ｍで定義されるガ
ロア体ＧＦ（２m ）の元で構成され、αa ，αa+1 ，・
・・αa+2n-1（αは前記ガロア体の原始元、ａは任意の
自然数でａ＋２ｎ−１≦２m −１を満たす。ｎは最大訂
正可能なエラーバイト数を示す定数）を解にもつ生成多
項式によってチェックバイトおよびシンドロームを生成
してｎ個のバイトエラーを訂正する多数バイトのエラー
訂正装置に於いて、 前記符号語を読込んで２ｎ個のシンドロームを生成する
シンドローム生成手段（８４）と、 前記シンドローム生成手段（８４）で求めた２ｎ個のシ
ンドロームを用いて、エラーロケーション多項式の係数
βk （ｋ＝０〜ｎ−１）を、ｎ元連立方程式の解から求
める係数生成手段（８６）とを設け、 前記係数生成手段（８６）は、 ｎ−１元連立方程式の解を決定する値γn-1,0 〜γ
n-1,n-1とｎ＋１個のシンドロームからｎ元連立方程式
の解βk を決定する値γn0〜γnnを得るためにｎ個のｎ
元演算回路手段（２００−１〜２００−ｎ）を、１元か
らｎ元まで順に繋げて任意のエラーバイト数ｔに対する
ｔ元連立方程式の解βを決定する値γを得る係数演算手
段（２００）と、 前記係数演算手段（２００）の出力からエラー数ｔを認
識し、前記エラー数ｔに対応した前記係数演算手段（２
００）によるｎ元連立方程式の正則性から前記係数β0
〜βt-1 を演算する係数選択演算手段（２０２）と、 を備えたことを特徴とする多数バイトのエラー訂正装
置。 - 【請求項１９】請求項１８記載の多数バイトのエラー訂
正装置に於いて、 前記ｎ元演算回路手段（２００−１〜ｎ）を、２つのシ
ンドロームを乗算する複数の乗算回路と、前記複数の乗
算回路の排他論理和を求める排他論理和回路で構成し、
前記乗算器への２ｔ個のシンドロームＳ2t-1の内のシン
ドロームＳt-1+i （ｉ＝０〜ｔ）を選択して入力させた
ことを特徴とする多数バイトのエラー訂正装置。 - 【請求項２０】請求項１９記載の多数バイトのエラー訂
正装置に於いて、前記ｎ元演算回路手段（２００−１〜
ｎ）に設けた異なる２つの乗算回路へのシンドローム入
力が同値に決定されることに基づき、前記２つの乗算回
路の入力を共通化するように構成したことを特徴とする
多数バイトのエラー訂正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04069694A JP3366721B2 (ja) | 1994-03-11 | 1994-03-11 | 多数バイトのエラー訂正装置 |
| US08/356,159 US5610929A (en) | 1994-03-11 | 1994-12-15 | Multibyte error correcting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04069694A JP3366721B2 (ja) | 1994-03-11 | 1994-03-11 | 多数バイトのエラー訂正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07248930A JPH07248930A (ja) | 1995-09-26 |
| JP3366721B2 true JP3366721B2 (ja) | 2003-01-14 |
Family
ID=12587729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04069694A Expired - Fee Related JP3366721B2 (ja) | 1994-03-11 | 1994-03-11 | 多数バイトのエラー訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3366721B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4564520B2 (ja) | 2007-08-31 | 2010-10-20 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
| JP4686645B2 (ja) * | 2010-07-29 | 2011-05-25 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
| KR101770122B1 (ko) | 2010-12-30 | 2017-08-23 | 삼성전자주식회사 | Ｓｉｍｄ 프로세서를 이용하는 갈로아 필드 이진 다항식 제산 장치 및 방법 |
-
1994
- 1994-03-11 JP JP04069694A patent/JP3366721B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07248930A (ja) | 1995-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610929A (en) | Multibyte error correcting system | |
| US4833679A (en) | Method and apparatus with improved error correction and error information availability | |
| US3868632A (en) | Plural channel error correcting apparatus and methods | |
| US3800281A (en) | Error detection and correction systems | |
| CA1199411A (en) | Syndrome processing unit for multibyte error correcting system | |
| EP0360424B1 (en) | Methods of correcting multiple byte errors | |
| JP3046988B2 (ja) | データストリームのフレーム同期検出方法及び装置 | |
| US4455655A (en) | Real time fault tolerant error correction mechanism | |
| US6990625B2 (en) | Burst error pattern generation method, and burst and byte error detection correction apparatus | |
| JPH084233B2 (ja) | 誤り訂正符号の復号装置 | |
| JPH045214B2 (ja) | ||
| US3639900A (en) | Enhanced error detection and correction for data systems | |
| US20050149834A1 (en) | (18, 9) Error correction code for double error correction and triple error detection | |
| USRE30187E (en) | Plural channel error correcting apparatus and methods | |
| EP0105499B1 (en) | Method capable of simultaneously decoding two reproduced sequences | |
| EP0753942A2 (en) | Word-wise processing for reed-solomon codes | |
| Massey | Implementation of burst-correcting convolutional codes | |
| US7093183B2 (en) | Symbol level error correction codes which protect against memory chip and bus line failures | |
| US3622984A (en) | Error correcting system and method | |
| JP3366721B2 (ja) | 多数バイトのエラー訂正装置 | |
| US3387261A (en) | Circuit arrangement for detection and correction of errors occurring in the transmission of digital data | |
| US6643819B1 (en) | Hybrid root-finding technique | |
| EP0723342A2 (en) | Error correction apparatus | |
| EP0341862B1 (en) | Error location system | |
| US3671947A (en) | Error correcting decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |