JPS62128623A - 誤り検出訂正装置 - Google Patents
誤り検出訂正装置Info
- Publication number
- JPS62128623A JPS62128623A JP27039585A JP27039585A JPS62128623A JP S62128623 A JPS62128623 A JP S62128623A JP 27039585 A JP27039585 A JP 27039585A JP 27039585 A JP27039585 A JP 27039585A JP S62128623 A JPS62128623 A JP S62128623A
- Authority
- JP
- Japan
- Prior art keywords
- error
- syndrome
- gate
- flag
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は誤り制御符号の誤り検出訂正装置に関するも
のである。
のである。
第3図は従来のj5aア休GF(2m)上のシンドロー
ム発生回路の構成図であり、fl)dmヒツト並列の受
信データ系列の入力信号線、(2)〜(6)はCF(2
m)上のガ体ア休加算器、(6)〜(9)はα1(j=
c、1.・・・、 ’lt、−1)を乗数とするCF(
2m)上のガロア体乗X器、[01〜03)はそれぞれ
m個からなるmピット構成ラッチ(14)は制御信号線
、t15)〜(I@はデータ出力用ゲート、(至)シン
ドロームのオールt!Dチックゲート、(’!1)〜(
2)はそれぞれmピットのシンドロムダータ出力信号線
St(i−0,1,・・・、2L−1)、囚はシンドロ
ームがオール零すなわち誤りが生じていない時゛1′が
出力されるフラグ信号線F1である。
ム発生回路の構成図であり、fl)dmヒツト並列の受
信データ系列の入力信号線、(2)〜(6)はCF(2
m)上のガ体ア休加算器、(6)〜(9)はα1(j=
c、1.・・・、 ’lt、−1)を乗数とするCF(
2m)上のガロア体乗X器、[01〜03)はそれぞれ
m個からなるmピット構成ラッチ(14)は制御信号線
、t15)〜(I@はデータ出力用ゲート、(至)シン
ドロームのオールt!Dチックゲート、(’!1)〜(
2)はそれぞれmピットのシンドロムダータ出力信号線
St(i−0,1,・・・、2L−1)、囚はシンドロ
ームがオール零すなわち誤りが生じていない時゛1′が
出力されるフラグ信号線F1である。
次に動作について説明する。受信データが入力される前
の初期状態においては2も個のmピット構成ラッチ(t
Vi誤り訂正数) 、(101〜(13)には零が入力
されている。mピット並列の受信データ系列が入力信号
線ri (11よシ入力されるとそのデータは、各ラッ
チ(1o)〜(1萄に格納されたデータに2も個の乗算
器(6)〜(9)でそれぞれαj(i=o、l、・・・
12t−”)倍され出力されるデータと2t個の加算器
(21〜(5)でそれぞれ加算され、その出力は先述の
2t個のmピット構成ラッチ(lO)〜0→にそれぞれ
格納される。
の初期状態においては2も個のmピット構成ラッチ(t
Vi誤り訂正数) 、(101〜(13)には零が入力
されている。mピット並列の受信データ系列が入力信号
線ri (11よシ入力されるとそのデータは、各ラッ
チ(1o)〜(1萄に格納されたデータに2も個の乗算
器(6)〜(9)でそれぞれαj(i=o、l、・・・
12t−”)倍され出力されるデータと2t個の加算器
(21〜(5)でそれぞれ加算され、その出力は先述の
2t個のmピット構成ラッチ(lO)〜0→にそれぞれ
格納される。
上記動作を符号長nについて繰シ返すことにょ#)、2
t個のmピット構成ラッチ(101〜−にはそれぞれm
ピットからなるシンドローム5j(i−○ll+・・・
。
t個のmピット構成ラッチ(101〜−にはそれぞれm
ピットからなるシンドローム5j(i−○ll+・・・
。
2t−1)が格納される。またそのときの2t個のmピ
ット構成ラッチのデータの補数データをゲート(イ)に
入力する。
ット構成ラッチのデータの補数データをゲート(イ)に
入力する。
シンドローム5I(i−o、z、−・−、2t−1)が
mピット構成ラッチ(10)〜θ3)に格納された時点
で制御信号線θ荀に出力命令信号を与えて2t+1個の
ゲートQ5)〜θ9)を開き、シンドロームデータSI
(1=O,l、−・・、 2t−1)を2も本のmピッ
ト並列のランド0−ムプータ出力線SI(量−0,1,
・・・12t−1[1〜(至)に、またシンドロームの
オール零チェックフラグ信号をフラグ信号線F1(イ)
に出力する。ここでFl(ト)に1′が出力された場合
受信データは誤りなしと判断される。
mピット構成ラッチ(10)〜θ3)に格納された時点
で制御信号線θ荀に出力命令信号を与えて2t+1個の
ゲートQ5)〜θ9)を開き、シンドロームデータSI
(1=O,l、−・・、 2t−1)を2も本のmピッ
ト並列のランド0−ムプータ出力線SI(量−0,1,
・・・12t−1[1〜(至)に、またシンドロームの
オール零チェックフラグ信号をフラグ信号線F1(イ)
に出力する。ここでFl(ト)に1′が出力された場合
受信データは誤りなしと判断される。
従来の誤り検出訂正装置は以上のように構成されており
、ランド0−ムヂータ系列では誤りの有無のチェックし
か行なわれず、訂正可能かどうかは検出されていない。
、ランド0−ムヂータ系列では誤りの有無のチェックし
か行なわれず、訂正可能かどうかは検出されていない。
そのため一連の訂正動作を終了して初めて訂正可能かど
うかを検出するので、処理時間が余分にかかるという問
題点があった。
うかを検出するので、処理時間が余分にかかるという問
題点があった。
この発明は上記のような問題点を解消するためになされ
念もので、シンドローム望−夕において訂正不能が検出
できるものについてはその検出を行ないうる誤υ検出訂
正回路を得ることを目的とする。
念もので、シンドローム望−夕において訂正不能が検出
できるものについてはその検出を行ないうる誤υ検出訂
正回路を得ることを目的とする。
この発明に係る誤り検出訂正装置は、シンドロームデー
タを格納する2t個(tは訂正個数)のラッチ出力をも
個づつ分けてオール零チェックすることによシ、誤りな
し、誤りあシ、誤り訂正不能フラグ信号を出方するよう
にしたものである。
タを格納する2t個(tは訂正個数)のラッチ出力をも
個づつ分けてオール零チェックすることによシ、誤りな
し、誤りあシ、誤り訂正不能フラグ信号を出方するよう
にしたものである。
この発明においては、シンドロームデータについてゲー
ト回路によるAll零チェック機能を2つに分離するだ
けの簡単な構成で、早期に訂正不能を検出する。
ト回路によるAll零チェック機能を2つに分離するだ
けの簡単な構成で、早期に訂正不能を検出する。
まずこの発明の骨子を符号理論により説明する。
文献[Y、 Sugjyama 、M、Kagahar
a 、 S、 fHrasawa 。
a 、 S、 fHrasawa 。
and T、Namekiwa +”A Method
Solving for Deeo旧ngGOPP&
Codes’ 、 Informatior and
Control 、 vo127 +nol 、pp
87〜99 、 Jan、 1975Jで示されている
ユークリッド復号法におけるシンドローム多項式S (
z)は、誤りが発生していてかつ訂正可能な場合、5(
z)の次数dogs(z)が。
Solving for Deeo旧ngGOPP&
Codes’ 、 Informatior and
Control 、 vo127 +nol 、pp
87〜99 、 Jan、 1975Jで示されている
ユークリッド復号法におけるシンドローム多項式S (
z)は、誤りが発生していてかつ訂正可能な場合、5(
z)の次数dogs(z)が。
degSfz)〉t (tij誤り訂正数)(1)で
なければならない。すなわち、 deg 5(z) < tかつ5(x) S O(21
であれば訂正不能である。ここでり一下・ソ0℃ン符号
についてシンドロームSt(1−0,1,・・・、2l
−1)とシンドローム多項式の関係を考える。
なければならない。すなわち、 deg 5(z) < tかつ5(x) S O(21
であれば訂正不能である。ここでり一下・ソ0℃ン符号
についてシンドロームSt(1−0,1,・・・、2l
−1)とシンドローム多項式の関係を考える。
符号長nのt重誤り訂正リードソロ七ン符号で生成多項
式g(1)を、 とし、シンドローム多項式5(z)を次式のように定義
ここでrjは受信プータ系列、αiは位1iに対して1
対1対応となるがロア休の元、F(α、モ)はα、もて
決まる関数である。
式g(1)を、 とし、シンドローム多項式5(z)を次式のように定義
ここでrjは受信プータ系列、αiは位1iに対して1
対1対応となるがロア休の元、F(α、モ)はα、もて
決まる関数である。
ここで(4)式を変形すると次式となる。
またシンドローム5j(J=0+1+・・・、z*−1
)はここでF(α、1)を、 F(α、も)= 1− α
(7)とすると、シンドロー
ム多項式S (z)とシンドロームSkの関係は、 となる。このとき誤り位置を示す元αiはαi−α−1
(9) である。
)はここでF(α、1)を、 F(α、も)= 1− α
(7)とすると、シンドロー
ム多項式S (z)とシンドロームSkの関係は、 となる。このとき誤り位置を示す元αiはαi−α−1
(9) である。
ま九、F(α+L)を
F(α、1)に2t +α
(10)とすると、シンドローム多項式S (x
)とシンドロームSkの関係は、 となる。このとき誤り位置を示す元αiは、αi=αi
Q匂である。
(10)とすると、シンドローム多項式S (x
)とシンドロームSkの関係は、 となる。このとき誤り位置を示す元αiは、αi=αi
Q匂である。
以上のことからシンドロームSo、31.・・・・・・
、52L−1は、Soを零次、Slを1次、・・・、5
et−1を2t−1次のシンドローム多項式5(z)の
係数、また、S2ト1を零次、S2も−2t1次、・・
・、SOを2ト1次のシンドローム多項式5(z)の係
数に変換することができる。よって、誤りが発生してい
ない場合は、 S(m) = 0により、5j−O(j
−0,1,・・・、・・・、2t−x)
(l埠であ夛、誤り訂正可能な場合はfl+式の条件
により、シ、 の場合である。
、52L−1は、Soを零次、Slを1次、・・・、5
et−1を2t−1次のシンドローム多項式5(z)の
係数、また、S2ト1を零次、S2も−2t1次、・・
・、SOを2ト1次のシンドローム多項式5(z)の係
数に変換することができる。よって、誤りが発生してい
ない場合は、 S(m) = 0により、5j−O(j
−0,1,・・・、・・・、2t−x)
(l埠であ夛、誤り訂正可能な場合はfl+式の条件
により、シ、 の場合である。
以上ことから以下この発明の一実施例を図について説明
する。
する。
第1図において、(1)〜(I9)及び(21J−(2
)は第3図と同一である。(イ)はそれぞれmピットか
らなるシンドロームSo 、81 、・・・、 St−
xのオールでOチェックを行なうゲート回路、(77)
はそれぞれmピットからなるシンドロームSt 、St
+1 、 ・、 81も−1のオールt!Oチェックを
行なうゲート回路、(ハ)は誤りなしを検出するゲート
回路、(支)は誤り訂正不能を検出するゲート回路、(
301は誤り訂正不能検出フラグ出力制御用のゲート回
路、011は誤り訂正不能フラグF2出力信号線である
。
)は第3図と同一である。(イ)はそれぞれmピットか
らなるシンドロームSo 、81 、・・・、 St−
xのオールでOチェックを行なうゲート回路、(77)
はそれぞれmピットからなるシンドロームSt 、St
+1 、 ・、 81も−1のオールt!Oチェックを
行なうゲート回路、(ハ)は誤りなしを検出するゲート
回路、(支)は誤り訂正不能を検出するゲート回路、(
301は誤り訂正不能検出フラグ出力制御用のゲート回
路、011は誤り訂正不能フラグF2出力信号線である
。
次に上記実施例の動作を説明する。シンドロームを求め
る動作は、第3図の従来装置と同じである。
る動作は、第3図の従来装置と同じである。
そこでGF(2m)上の、それぞれmピットからなるラ
ンド0−ムデータSJ(J−0111・・・、 xi−
1)が求まった時点でS0、S1、・・・・・・、 S
t−1をゲート(イ)に入力し、So 、SL 、・・
・、SF1がオールt!0ならばゲート(4)は1′を
出力する。同様にst 、st+x 、・・・、 52
t−xについてもゲート曽で検定する。ゲート(イ)と
ゲート(5)の出力は椰ゲート(至)に導びかれておシ
デート(支)の出力が1′の場合、それは誤りなしとい
うことであシフラフ信号線F1(ハ)より報知される。
ンド0−ムデータSJ(J−0111・・・、 xi−
1)が求まった時点でS0、S1、・・・・・・、 S
t−1をゲート(イ)に入力し、So 、SL 、・・
・、SF1がオールt!0ならばゲート(4)は1′を
出力する。同様にst 、st+x 、・・・、 52
t−xについてもゲート曽で検定する。ゲート(イ)と
ゲート(5)の出力は椰ゲート(至)に導びかれておシ
デート(支)の出力が1′の場合、それは誤りなしとい
うことであシフラフ信号線F1(ハ)より報知される。
また、ゲート(イ)とゲート固の出力なEX −ORゲ
デー翰に入力し、ゲート(支)が11′を出力した場合
、それは誤り訂正不能ということであシフラフ信号線F
2pl)よシ報知する。ここで制御信号線04)にはシ
ンドロームが求まった時点で\1′が入力され、ゲート
回路(I5)へ69)、(3Gをオープンする。またF
1フラグとF2フラグが共にゝ0′である場合は誤りあ
シを示している。
デー翰に入力し、ゲート(支)が11′を出力した場合
、それは誤り訂正不能ということであシフラフ信号線F
2pl)よシ報知する。ここで制御信号線04)にはシ
ンドロームが求まった時点で\1′が入力され、ゲート
回路(I5)へ69)、(3Gをオープンする。またF
1フラグとF2フラグが共にゝ0′である場合は誤りあ
シを示している。
なお、上記実)4例は、シフド0−ムSo 、81 、
・・・。
・・・。
S2t−1を並列に処理する場合の誤り訂正不能検出回
路であるが、シンドロームをSOまたはS・・・、2t
−1から順にmヒツト構成でシリーズに処理する場合に
は2つのフィードバック付ラッチとゲート回路によシ同
様の動作を実現できる。
路であるが、シンドロームをSOまたはS・・・、2t
−1から順にmヒツト構成でシリーズに処理する場合に
は2つのフィードバック付ラッチとゲート回路によシ同
様の動作を実現できる。
第2図はガロア体GF(2m)上のシフド0−乙をS。
またS2t、−1からmピット構成でシリーズに出力す
る場合の誤り訂正不能検出回路の他の実施例を示すもの
で、シンドロームが求まった時点でセレクタ信号間によ
p S0、S1、・・・S2ト1の順にシンドロームが
シンドローム出力端子S o u t (39)から出
力されるようセレクト回路(ハ)を制御する。一方、ラ
ッチA(財)、ラッチB(至)の初期状態は誤りなしの
状態でにしておく。シンドロームの出力が始まるとSo
、Sl・・・St−xについては制御信号A(37)に
よシラッチAのみにラッチするようにし、St、St+
1.・・・、 S・・・、2t−xについては制御信号
B(387によシラッチBのみにラッチするようにする
。その際ラッチするデータは、セレクタ(社)から出力
されるmヒツト構成のランド0−乙の負論理データをゲ
ート(晴によってmピットのゼロチェックを行なった信
号と、ラッチ自身のフィードバックデータの をとった
ものである。
る場合の誤り訂正不能検出回路の他の実施例を示すもの
で、シンドロームが求まった時点でセレクタ信号間によ
p S0、S1、・・・S2ト1の順にシンドロームが
シンドローム出力端子S o u t (39)から出
力されるようセレクト回路(ハ)を制御する。一方、ラ
ッチA(財)、ラッチB(至)の初期状態は誤りなしの
状態でにしておく。シンドロームの出力が始まるとSo
、Sl・・・St−xについては制御信号A(37)に
よシラッチAのみにラッチするようにし、St、St+
1.・・・、 S・・・、2t−xについては制御信号
B(387によシラッチBのみにラッチするようにする
。その際ラッチするデータは、セレクタ(社)から出力
されるmヒツト構成のランド0−乙の負論理データをゲ
ート(晴によってmピットのゼロチェックを行なった信
号と、ラッチ自身のフィードバックデータの をとった
ものである。
シンドロームSo 、S L 、・・・、 S2も−1
を出力し終った時点で、ラッチAMはシンドロームSo
、81 、・・・、Sl1のシンドロームがオールゼ
ロならば1′を、そうでなければゝ0′をゲート(イ)
面に出力する。またラッチB(3(へ)はシンドローム
Si、St+x、・・・、 52t−xについてラッチ
Aと同様に動作する。これらゲートt2BI@の出力か
ら誤りなしフラグFl(25)と誤り訂正不能フラグF
2@0が生成される。
を出力し終った時点で、ラッチAMはシンドロームSo
、81 、・・・、Sl1のシンドロームがオールゼ
ロならば1′を、そうでなければゝ0′をゲート(イ)
面に出力する。またラッチB(3(へ)はシンドローム
Si、St+x、・・・、 52t−xについてラッチ
Aと同様に動作する。これらゲートt2BI@の出力か
ら誤りなしフラグFl(25)と誤り訂正不能フラグF
2@0が生成される。
なお、上記実施例では、2も個の乗算回路(6)〜(9
)の乗数をj5oア休α1(i−0,1,・・−、2t
、−x)としたが、これはαα+1(i=o、1.・・
・、2t−1かっαけ任意の整数)としても同様の効果
がある。
)の乗数をj5oア休α1(i−0,1,・・−、2t
、−x)としたが、これはαα+1(i=o、1.・・
・、2t−1かっαけ任意の整数)としても同様の効果
がある。
以上のように、この発明によれば訂正不可能検出をシン
ドロームを求める時点で実現できるので、もしこのチェ
ックで訂正不能が検出された場合、無駄な訂正動作に入
らなくてすみ、処理時間を節約できる。また構成自体も
簡単なゲート回路で済むという利点がある。さらに、こ
の検出手法によれば誤り位置多項式は必ず得られ、かつ
その次数はt次以下という保障が与えられるので、訂正
動作に必要なメモリ量が節約できる。
ドロームを求める時点で実現できるので、もしこのチェ
ックで訂正不能が検出された場合、無駄な訂正動作に入
らなくてすみ、処理時間を節約できる。また構成自体も
簡単なゲート回路で済むという利点がある。さらに、こ
の検出手法によれば誤り位置多項式は必ず得られ、かつ
その次数はt次以下という保障が与えられるので、訂正
動作に必要なメモリ量が節約できる。
第1図はこの発明の一実施例による誤り検出訂正装置の
構成図、第2図はこの発明の他の実施例を示す構成図、
第3図は従来の誤り検出訂正装置の構成図である。 図において、filはmピット並列受信ず−タ系列の入
力信号線、(2)〜(5)はガロア体GF(2m)上の
加算器、+61〜+91はガロア体GF(2m)上の乗
算器、(to)〜(+1はmピット構成のラッチ、(イ
)はシンドロームSO・・・St−1のオールゼロチェ
ック用ゲート、((5)はシンドロームSi・・・S2
ト1のオールゼロチェック用ゲート、■は誤りなしをチ
ェックするゲート、■は誤り訂正不能をチェックするゲ
ート、(2)は誤りなしフラグF1、@1)は誤り訂正
不能フラクF2である。 なお各図中同一符号は同一または相当部分を示す。
構成図、第2図はこの発明の他の実施例を示す構成図、
第3図は従来の誤り検出訂正装置の構成図である。 図において、filはmピット並列受信ず−タ系列の入
力信号線、(2)〜(5)はガロア体GF(2m)上の
加算器、+61〜+91はガロア体GF(2m)上の乗
算器、(to)〜(+1はmピット構成のラッチ、(イ
)はシンドロームSO・・・St−1のオールゼロチェ
ック用ゲート、((5)はシンドロームSi・・・S2
ト1のオールゼロチェック用ゲート、■は誤りなしをチ
ェックするゲート、■は誤り訂正不能をチェックするゲ
ート、(2)は誤りなしフラグF1、@1)は誤り訂正
不能フラクF2である。 なお各図中同一符号は同一または相当部分を示す。
Claims (3)
- (1)リード・ソロモン符号で符号化されたデータ系列
を受信・復号するリード・ソロモン復号装置において、
受信データ系列から2t個(tは誤り訂正数)のシンド
ロームS_0、S_1、・・・・・・、S_2_t_−
_1を演算し出力するミンドローム演算手段と、上記シ
ンドロームS_0、S_1、・・・・・・、S_2_t
_−_1に対してシンドロームS_0、S_1、・・・
・・・、S_t_−_1のオール零チエツクとS_t、
S_t_+_1、・・・、S_2_t_−_1のオール
零チエツクを分けて行なうことにより、早朝に誤り訂正
不能を検出する手段を設けたことを特徴とする誤り検出
訂正装置。 - (2)シンドロームS_0、S_1、・・・・・・、S
_2_t_−_1に対して、S_0、S_1、・・・、
S_t_−_1までと、S_t、S_t_+_1、・・
・、S_2_t_−_1までをそれぞれゲート回路によ
りオールゼロチエツクを行ない、共にオールゼロの場合
は誤りなしフラグを立て、いずれか一方のみオールゼロ
の場合は誤り訂正不能フラグを立て、共にオールゼロで
なければ誤りありフラグを立てる様に構成したことを特
徴とする特許請求の範囲第(1)項記載の誤り検出訂正
装置。 - (3)シンドロームS_0、S_1、・・・・・・、S
_2_t_−_1をシフトして処理するためS_i(i
=0、1、・・・、2t−1)のオールゼロチエツクを
行なうゲート回路と、セレクタ回路および2つのラツチ
回路A、Bを設け、シンドロームS_0、S_1、・・
・・・・、S_2_t_−_1をシフトしながらゲート
回路によりオールゼロチエツクを行ない、S_0、S_
1、・・・、S_t_−_1に関してはラツチAに、S
_t、S_t_+_1、・・・、S_2_t_−_1に
関してはラツチBに、それぞれのラツチ自身の状態とO
R回路を通してラツチし、シンドロームをシフトし終つ
た時点で、ラツチA、Bが共にオールゼロの結果を示し
ている場合は誤りなしフラグを立ていずれか一方のみオ
ールゼロの結果を示している場合は誤り検出不能フラグ
を立て、共にオールゼロでない結果を示している場合は
誤りありフラグを立てる様に構成したことを特徴とする
特許請求範囲第(1)項記載の誤り検出訂正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27039585A JPS62128623A (ja) | 1985-11-29 | 1985-11-29 | 誤り検出訂正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27039585A JPS62128623A (ja) | 1985-11-29 | 1985-11-29 | 誤り検出訂正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62128623A true JPS62128623A (ja) | 1987-06-10 |
JPH0445015B2 JPH0445015B2 (ja) | 1992-07-23 |
Family
ID=17485659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27039585A Granted JPS62128623A (ja) | 1985-11-29 | 1985-11-29 | 誤り検出訂正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62128623A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6145112A (en) * | 1997-05-01 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Error correcting method and apparatus |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9003269B2 (en) | 2012-08-30 | 2015-04-07 | Kabushiki Kaisha Toshiba | Memory controller and semiconductor storage device |
-
1985
- 1985-11-29 JP JP27039585A patent/JPS62128623A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6145112A (en) * | 1997-05-01 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Error correcting method and apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH0445015B2 (ja) | 1992-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10812109B2 (en) | Determination and use of byte error position signals | |
US7278086B2 (en) | Identifying uncorrectable codewords in a Reed-Solomon decoder for errors and erasures | |
JPH0728227B2 (ja) | Bch符号の復号装置 | |
Tang et al. | A new single-error correction scheme based on self-diagnosis residue number arithmetic | |
US20140013181A1 (en) | Error Correction Coding Using Large Fields | |
TW486880B (en) | Decoding device and decoding method | |
US9191029B2 (en) | Additional error correction apparatus and method | |
US7100103B2 (en) | Efficient method for fast decoding of BCH binary codes | |
US20100174970A1 (en) | Efficient implementation of a key-equation solver for bch codes | |
JPS62128623A (ja) | 誤り検出訂正装置 | |
EP0004718A1 (en) | Method of and apparatus for decoding shortened cyclic block codes | |
KR100330642B1 (ko) | 오류정정방법및오류정정장치 | |
US20100115381A1 (en) | Error correction of an encoded message | |
JP2694794B2 (ja) | 誤り訂正処理方法 | |
KR890007345Y1 (ko) | 디지탈 오디오에서의 리드-솔로몬 엔코오더의 코오드 워드 발생회로 | |
JPS6150416B2 (ja) | ||
JPS61252719A (ja) | バ−スト誤りの訂正方法および符号・復号装置 | |
JP3398560B2 (ja) | 短縮化誤り訂正復号装置 | |
JP2944813B2 (ja) | 誤り訂正符号の復号装置 | |
JP3099890B2 (ja) | Bch符号の誤り訂正装置 | |
KR100226837B1 (ko) | 디지털 티브이의 에러 정정 장치 | |
JPH06244741A (ja) | 誤り訂正方法 | |
KR900000670Y1 (ko) | 리드-솔로몬 엔코오더의 코오드워드 발생회로 | |
JP3595271B2 (ja) | 誤り訂正復号方法および装置 | |
JP2006041745A (ja) | 誤り位置検出方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |