JPH06303149A - Ｂｃｈ符号の復号装置 - Google Patents
Ｂｃｈ符号の復号装置Info
- Publication number
- JPH06303149A JPH06303149A JP8753493A JP8753493A JPH06303149A JP H06303149 A JPH06303149 A JP H06303149A JP 8753493 A JP8753493 A JP 8753493A JP 8753493 A JP8753493 A JP 8753493A JP H06303149 A JPH06303149 A JP H06303149A
- Authority
- JP
- Japan
- Prior art keywords
- syndrome
- error
- rom
- circuit
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭテーブルのメモリ容量を十分小さくす
ることで、回路規模の小さい２重誤り訂正ＢＣＨ符号の
復号装置の構成が可能となる。 【構成】 １ビット誤りのシンドロームテーブルをＲＯ
Ｍ８に記憶し、２種類の１ビット誤りシンドローム１０
５，１０６を読みだし、受信符号のシンドローム１０４
と３入力の排他的論理和を求めることで誤り訂正ビット
を検出する。 【効果】 ＲＯＭテーブルの縮小化ができ、ＲＯＭをリ
ードするアドレスデコーダの構成を簡単にすることによ
り装置の小型化が実現される。
ることで、回路規模の小さい２重誤り訂正ＢＣＨ符号の
復号装置の構成が可能となる。 【構成】 １ビット誤りのシンドロームテーブルをＲＯ
Ｍ８に記憶し、２種類の１ビット誤りシンドローム１０
５，１０６を読みだし、受信符号のシンドローム１０４
と３入力の排他的論理和を求めることで誤り訂正ビット
を検出する。 【効果】 ＲＯＭテーブルの縮小化ができ、ＲＯＭをリ
ードするアドレスデコーダの構成を簡単にすることによ
り装置の小型化が実現される。
Description
【０００１】
【産業上の利用分野】本発明はＢＣＨ符号の復号装置に
おいて、特にＢＣＨ２重誤り訂正復号装置の構成に関
し、ＲＯＭテーブルを参照することにより誤り位置を検
出して誤り訂正する復号装置に関する。
おいて、特にＢＣＨ２重誤り訂正復号装置の構成に関
し、ＲＯＭテーブルを参照することにより誤り位置を検
出して誤り訂正する復号装置に関する。
【０００２】
【従来の技術】ＢＣＨ符号の復号装置において、ＲＯＭ
を用いた構成は従来より提案されている。訂正するべき
ビット位置の情報をＲＯＭに書き込み、シンドロームの
対応するアドレスに訂正ビット位置の情報をマッピング
してＲＯＭに格納してある。
を用いた構成は従来より提案されている。訂正するべき
ビット位置の情報をＲＯＭに書き込み、シンドロームの
対応するアドレスに訂正ビット位置の情報をマッピング
してＲＯＭに格納してある。
【０００３】従来のＢＣＨ符号の復号装置は、図２に示
すような構成により実現していた。１０１の受信符号が
ＢＣＨレジスタ２１に入力し、除算回路などのシンドロ
ーム演算回路２２でシンドロームを計算し、シンドロー
ムの演算結果がシンドロームレジスタ２３に記憶され
る。また、シンドロームの演算結果を基に誤り検出回路
２５により受信符号１０１に誤りビットが含まれている
かを判定する。シンドロームの演算結果１１１はアドレ
スデコーダ２６に入力し、誤りビット位置情報が記憶さ
れているシンドロームテーブル（ＲＯＭ）２７を参照す
るアドレスをアドレスデコーダ２６で生成する。ＲＯＭ
に記憶してある誤りビット位置情報を読みだし、誤り訂
正回路２８で受信符号１０３と誤りビット位置情報１１
２の排他的論理和をとることにより誤り訂正を実行して
いる。また、これらの各回路の制御を制御回路２４によ
り行う。このような構成は公告平４−２６５６３に示さ
れているように、アドレスデコーダの構成を工夫するこ
とにより効率よくアドレスデコードすることが装置の簡
単化に対して重要となる。
すような構成により実現していた。１０１の受信符号が
ＢＣＨレジスタ２１に入力し、除算回路などのシンドロ
ーム演算回路２２でシンドロームを計算し、シンドロー
ムの演算結果がシンドロームレジスタ２３に記憶され
る。また、シンドロームの演算結果を基に誤り検出回路
２５により受信符号１０１に誤りビットが含まれている
かを判定する。シンドロームの演算結果１１１はアドレ
スデコーダ２６に入力し、誤りビット位置情報が記憶さ
れているシンドロームテーブル（ＲＯＭ）２７を参照す
るアドレスをアドレスデコーダ２６で生成する。ＲＯＭ
に記憶してある誤りビット位置情報を読みだし、誤り訂
正回路２８で受信符号１０３と誤りビット位置情報１１
２の排他的論理和をとることにより誤り訂正を実行して
いる。また、これらの各回路の制御を制御回路２４によ
り行う。このような構成は公告平４−２６５６３に示さ
れているように、アドレスデコーダの構成を工夫するこ
とにより効率よくアドレスデコードすることが装置の簡
単化に対して重要となる。
【０００４】
【発明が解決しようとする課題】ＢＣＨ符号の復号装置
のＲＯＭにすべてのシンドロームの演算結果に対応する
訂正ビット位置の情報を記憶することは膨大なＲＯＭの
メモリ容量を必要とする。また、ＲＯＭの容量を減少さ
せるアドレスデコーダの回路構成はＲＯＭの容量が増大
するほど複雑になる。
のＲＯＭにすべてのシンドロームの演算結果に対応する
訂正ビット位置の情報を記憶することは膨大なＲＯＭの
メモリ容量を必要とする。また、ＲＯＭの容量を減少さ
せるアドレスデコーダの回路構成はＲＯＭの容量が増大
するほど複雑になる。
【０００５】本発明は、アドレスデコーダの回路の構成
を複雑にすることなく、誤りビット位置情報を記憶する
ＲＯＭテーブルを縮小した２ビット誤り訂正できるＢＣ
Ｈ符号の復号装置を構成することを目的とする。
を複雑にすることなく、誤りビット位置情報を記憶する
ＲＯＭテーブルを縮小した２ビット誤り訂正できるＢＣ
Ｈ符号の復号装置を構成することを目的とする。
【０００６】
【課題を解決するための手段】図１は、本発明による復
号装置の構成を示すブロック図である。
号装置の構成を示すブロック図である。
【０００７】従来、誤りビット位置情報をＲＯＭにテー
ブルとして記憶していたのに対し、本発明では、受信符
号１０１の各ビット位置に１ビット誤りの生じたときの
シンドロームをＲＯＭ８にテーブルとして記憶する。ア
ドレス発生回路６によりエラーシンドロームを順番に取
り出し、受信符号から求めたシンドロームの演算結果と
排他的論理和を演算し、誤りビット位置を求める手段を
有することを特徴とする。
ブルとして記憶していたのに対し、本発明では、受信符
号１０１の各ビット位置に１ビット誤りの生じたときの
シンドロームをＲＯＭ８にテーブルとして記憶する。ア
ドレス発生回路６によりエラーシンドロームを順番に取
り出し、受信符号から求めたシンドロームの演算結果と
排他的論理和を演算し、誤りビット位置を求める手段を
有することを特徴とする。
【０００８】
【作用】排他的論理和回路７に受信符号のシンドローム
演算結果１０４とシンドロームテーブル８から取り出さ
れた第１エラーシンドローム１０５と第２エラーシンド
ローム１０６を入力し、シンドロームすべてのビットの
排他的論理和を演算し、すべてのビットが０になったと
き、誤り訂正が実現する。各エラーシンドロームが記憶
されているＲＯＭのアドレスは誤りビット位置と１対１
に対応しているので、２種類のアドレスから誤りビット
位置を求めることで誤り訂正を行うことが可能となる。
演算結果１０４とシンドロームテーブル８から取り出さ
れた第１エラーシンドローム１０５と第２エラーシンド
ローム１０６を入力し、シンドロームすべてのビットの
排他的論理和を演算し、すべてのビットが０になったと
き、誤り訂正が実現する。各エラーシンドロームが記憶
されているＲＯＭのアドレスは誤りビット位置と１対１
に対応しているので、２種類のアドレスから誤りビット
位置を求めることで誤り訂正を行うことが可能となる。
【０００９】
【実施例】以下、本発明を実施例により説明する。
【００１０】図１は本発明の一実施例の構成を示すブロ
ック図である。
ック図である。
【００１１】１０１の受信符号は、ＢＣＨレジスタ１に
記憶され、割算回路などで構成されるシンドローム演算
回路２に入力する。シンドロームの演算結果は、シンド
ロームレジスタ３に格納される。また、このシンドロー
ムの演算結果から誤り検出回路５により受信した受信符
号１０１に誤りが含まれていたか判定する。誤りがない
場合、つまりシンドロームの符号がすべて０のとき、レ
ジスタに記憶していた入力信号１０３は誤り訂正回路１
１を経て１０２から出力する。誤りが検出された場合、
アドレス発生回路６から順番にＲＯＭなどの記憶装置に
より構成されるシンドロームテーブル８をアクセスしエ
ラーシンドロームを取り出す。エラーシンドロームとシ
ンドローム演算回路２で計算された受信符号のシンドロ
ームの排他的論理和を７で求めることにより誤り訂正す
る。
記憶され、割算回路などで構成されるシンドローム演算
回路２に入力する。シンドロームの演算結果は、シンド
ロームレジスタ３に格納される。また、このシンドロー
ムの演算結果から誤り検出回路５により受信した受信符
号１０１に誤りが含まれていたか判定する。誤りがない
場合、つまりシンドロームの符号がすべて０のとき、レ
ジスタに記憶していた入力信号１０３は誤り訂正回路１
１を経て１０２から出力する。誤りが検出された場合、
アドレス発生回路６から順番にＲＯＭなどの記憶装置に
より構成されるシンドロームテーブル８をアクセスしエ
ラーシンドロームを取り出す。エラーシンドロームとシ
ンドローム演算回路２で計算された受信符号のシンドロ
ームの排他的論理和を７で求めることにより誤り訂正す
る。
【００１２】シンドロームテーブルの構成を以下で詳細
に説明する。
に説明する。
【００１３】受信語Ｙ＝（y0,y1,y2,・・・,yn-1）を多項
式 Ｙ(x)＝y0＋y1*x＋y2*x2＋・・・＋yn-1*xn-1 （１） で表わすと、このときＹ(x)を生成多項式Ｇ(x)で割った
剰余がシンドロームとなる。すなわち、 Ｓy(x)＝［Ｙ(x)］ｍｏｄＧ(x) （２） となる。
式 Ｙ(x)＝y0＋y1*x＋y2*x2＋・・・＋yn-1*xn-1 （１） で表わすと、このときＹ(x)を生成多項式Ｇ(x)で割った
剰余がシンドロームとなる。すなわち、 Ｓy(x)＝［Ｙ(x)］ｍｏｄＧ(x) （２） となる。
【００１４】Ｙ(x)は送られた符号多項式Ｘ(x)と誤りパ
ターンｅ＝（e0,e1,e2,・・・,en-1）を表わす多項式 Ｅ(x)＝e0＋e1*x＋e2*x2＋・・・＋en-1*xn-1 （３） の和であり、Ｘ(x)はＧ(x)で割り切れるから、 Ｓy(x)＝［Ｘ(x)＋Ｅ(x)］ｍｏｄＧ(x) ＝［Ｅ(x)］ｍｏｄＧ(x) （４） となり、Ｓ(x)は誤りパターンのみに依存する。
ターンｅ＝（e0,e1,e2,・・・,en-1）を表わす多項式 Ｅ(x)＝e0＋e1*x＋e2*x2＋・・・＋en-1*xn-1 （３） の和であり、Ｘ(x)はＧ(x)で割り切れるから、 Ｓy(x)＝［Ｘ(x)＋Ｅ(x)］ｍｏｄＧ(x) ＝［Ｅ(x)］ｍｏｄＧ(x) （４） となり、Ｓ(x)は誤りパターンのみに依存する。
【００１５】１ビット誤りのエラーパターンＥ(x)を以
下のように定める。
下のように定める。
【００１６】 ｅ0＝（0,0,0,0,・・・,0） （５） ｅ1＝（1,0,0,0,・・・,0） ｅ2＝（0,1,0,0,・・・,0） ｅ3＝（0,0,1,0,・・・,0） ｜ ｅn＝（0,0,0,0,・・・,1） それぞれのエラーパターンｅiに対してシンドロームＳe
iを計算し、このシンドロームをＲＯＭなどの記憶装置
にシンドロームテーブルとして格納する。
iを計算し、このシンドロームをＲＯＭなどの記憶装置
にシンドロームテーブルとして格納する。
【００１７】アドレス発生回路６は、このシンドローム
テーブルからエラーシンドロームＳeiを順番に２種類づ
つ読みだす。第１エラーシンドローム１０５と第２エラ
ーシンドローム１０６と受信符号のシンドローム１０４
を排他的論理和回路７で求め、排他的論理演算のすべて
のビットが零であるならば、２つのエラーシンドローム
を生成したビット位置が誤っていることになる。
テーブルからエラーシンドロームＳeiを順番に２種類づ
つ読みだす。第１エラーシンドローム１０５と第２エラ
ーシンドローム１０６と受信符号のシンドローム１０４
を排他的論理和回路７で求め、排他的論理演算のすべて
のビットが零であるならば、２つのエラーシンドローム
を生成したビット位置が誤っていることになる。
【００１８】つまり、 Ｓy :+: Ｓei :+: Ｓej ＝
０ （６） となるならば、ｉビットとｊビットが誤っている。した
がって、アドレス発生回路６から参照したシンドローム
テーブルのアドレスを誤り訂正回路１１に入力し、ＢＣ
Ｈレジスタ１に記憶していた受信符号を訂正し、訂正し
たデータを出力する。図１に示した構成により２ビット
以下の誤り訂正を実現できる。
０ （６） となるならば、ｉビットとｊビットが誤っている。した
がって、アドレス発生回路６から参照したシンドローム
テーブルのアドレスを誤り訂正回路１１に入力し、ＢＣ
Ｈレジスタ１に記憶していた受信符号を訂正し、訂正し
たデータを出力する。図１に示した構成により２ビット
以下の誤り訂正を実現できる。
【００１９】式（５）のエラービットパターンとしてｅ
0（誤りを含まない）を定義することにより、１ビット
誤りの訂正も可能となる。前記シンドロームテーブルは
符号長のビット数だけテーブルを用意すればよいので、
誤りビット位置をテーブルにしたＲＯＭテーブルを有す
るＢＣＨ符号の復号回路に比べて十分に小さいＲＯＭの
容量でシンドロームテーブルを記憶できる。
0（誤りを含まない）を定義することにより、１ビット
誤りの訂正も可能となる。前記シンドロームテーブルは
符号長のビット数だけテーブルを用意すればよいので、
誤りビット位置をテーブルにしたＲＯＭテーブルを有す
るＢＣＨ符号の復号回路に比べて十分に小さいＲＯＭの
容量でシンドロームテーブルを記憶できる。
【００２０】さらに、エラービットレジスタをｋ個用意
し、それぞれのレジスタにシンドロームテーブルの値を
ロードすることにより３つ以上の誤り訂正も可能とな
る。
し、それぞれのレジスタにシンドロームテーブルの値を
ロードすることにより３つ以上の誤り訂正も可能とな
る。
【００２１】図３に、本発明の流れ図を示す。図３は、
図１の復号装置の制御回路４の制御手順を示すものであ
るが、図１以外のマイクロコントローラを用いたソフト
ウェアによる装置の実現に対しても有効である。以下で
詳細に説明する。
図１の復号装置の制御回路４の制御手順を示すものであ
るが、図１以外のマイクロコントローラを用いたソフト
ウェアによる装置の実現に対しても有効である。以下で
詳細に説明する。
【００２２】受信符号Ｙ(X)を入力し、除算回路などで
シンドロームを求める。求められたシンドロームＳyが
Ｓy＝０であれば、受信した符号に誤りが含まれていな
いので、受信符号を出力して終了する。Ｓy≠０によ
り、誤り検出される。まず、準備として４３，４４でｉ
＝０、ｊ＝０と初期化する。次に２つのエラーシンドロ
ームであるＳeiとＳejを記憶装置に格納したテーブルか
らリードする。２つのエラーシンドロームと受信符号の
エラーシンドロームの排他的論理和を計算し、４８で結
果の判定を行う。ＥＣ＝０のとき、訂正ビット位置が検
出されたことになる。このときのアドレスｉ，ｊが訂正
ビット位置となり、５４で誤り訂正した後、受信符号を
出力し終了する。ＥＣ≠０ならば、ＥＣ＝０となるまで
シンドロームテーブルのすべての組み合わせを調べる。
すべての組み合わせを調べ（５０の判定がＮｏとな
る）、誤り訂正ビットが検出できなかったときは、３個
以上の誤りが含まれているので、誤り訂正が不能である
ことを通知し終了する。
シンドロームを求める。求められたシンドロームＳyが
Ｓy＝０であれば、受信した符号に誤りが含まれていな
いので、受信符号を出力して終了する。Ｓy≠０によ
り、誤り検出される。まず、準備として４３，４４でｉ
＝０、ｊ＝０と初期化する。次に２つのエラーシンドロ
ームであるＳeiとＳejを記憶装置に格納したテーブルか
らリードする。２つのエラーシンドロームと受信符号の
エラーシンドロームの排他的論理和を計算し、４８で結
果の判定を行う。ＥＣ＝０のとき、訂正ビット位置が検
出されたことになる。このときのアドレスｉ，ｊが訂正
ビット位置となり、５４で誤り訂正した後、受信符号を
出力し終了する。ＥＣ≠０ならば、ＥＣ＝０となるまで
シンドロームテーブルのすべての組み合わせを調べる。
すべての組み合わせを調べ（５０の判定がＮｏとな
る）、誤り訂正ビットが検出できなかったときは、３個
以上の誤りが含まれているので、誤り訂正が不能である
ことを通知し終了する。
【００２３】図１に示す一実施例の回路構成のＢＣＨ符
号の復号装置を用い、図３に示す一実施例の処理を行う
ことで２ビット以下の誤り訂正する復号装置を構成でき
る。
号の復号装置を用い、図３に示す一実施例の処理を行う
ことで２ビット以下の誤り訂正する復号装置を構成でき
る。
【００２４】
【発明の効果】以上説明したように本発明によれば、誤
りビット位置を記憶したＲＯＭテーブルに対し、少ない
メモリ容量であるシンドロームを記憶したＲＯＭテーブ
ルによりＢＣＨ符号の復号装置を構成できる。さらに、
ＲＯＭテーブルのアドレスもテーブルを順番にアクセス
するのでアドレスデコーダの構成を簡単にできるため、
回路の構成を簡略化することができ、全体として小さな
回路規模で装置を実現できる。
りビット位置を記憶したＲＯＭテーブルに対し、少ない
メモリ容量であるシンドロームを記憶したＲＯＭテーブ
ルによりＢＣＨ符号の復号装置を構成できる。さらに、
ＲＯＭテーブルのアドレスもテーブルを順番にアクセス
するのでアドレスデコーダの構成を簡単にできるため、
回路の構成を簡略化することができ、全体として小さな
回路規模で装置を実現できる。
【図１】 本発明の一実施例であるＢＣＨ符号の復号装
置の構成を示すブロック図。
置の構成を示すブロック図。
【図２】 従来のＢＣＨ符号の復号装置の構成を示すブ
ロック図。
ロック図。
【図３】 本発明の復号装置における処理の流れを示す
図。
図。
１・・・ＢＣＨレジスタ ２・・・シンドローム演算回路 ３・・・シンドロームレジスタ ４・・・制御回路 ５・・・誤り検出回路 ６・・・アドレス発生回路 ７・・・排他的論理和回路 ８・・・シンドロームテーブル（ＲＯＭ） ９・・・エラーシンドロームレジスタ１ １０・・・エラーシンドロームレジスタ２ １１・・・誤り訂正回路 ２１・・・ＢＣＨレジスタ ２２・・・シンドローム演算回路 ２３・・・シンドロームレジスタ ２４・・・制御回路 ２５・・・誤り検出回路 ２６・・・アドレスデコーダ ２７・・・誤りビット位置情報（ＲＯＭ） ２８・・・誤り訂正回路 １０１、１０３・・・受信符号 １０２・・・出力符号 １０４、１１１・・・受信符号シンドローム １０５，１０６・・・エラーシンドローム １１２・・・誤りビット位置情報
Claims (1)
- 【請求項１】 ＢＣＨ符号の復号回路において、全符号
ビットの１ビット誤りのシンドロームテーブルを記憶し
たＲＯＭなどの記憶手段を備え、前記記憶手段からシン
ドロームを読み出すアドレス発生手段と、前記記憶手段
を参照することにより誤り訂正ビットを検出する手段と
を備え、テーブルを読み出すアドレスを用い受信符号の
訂正を行うことを特徴とするＢＣＨ符号の復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8753493A JPH06303149A (ja) | 1993-04-14 | 1993-04-14 | Ｂｃｈ符号の復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8753493A JPH06303149A (ja) | 1993-04-14 | 1993-04-14 | Ｂｃｈ符号の復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303149A true JPH06303149A (ja) | 1994-10-28 |
Family
ID=13917660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8753493A Pending JPH06303149A (ja) | 1993-04-14 | 1993-04-14 | Ｂｃｈ符号の復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6012158A (en) * | 1996-09-17 | 2000-01-04 | Uniden Corporation | Decoding apparatus and decoding method |
| US7089447B2 (en) * | 2003-08-13 | 2006-08-08 | Texas Instruments Incorporated | Apparatus and method for compression based error correction procedure in a data processing system |
-
1993
- 1993-04-14 JP JP8753493A patent/JPH06303149A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6012158A (en) * | 1996-09-17 | 2000-01-04 | Uniden Corporation | Decoding apparatus and decoding method |
| US7089447B2 (en) * | 2003-08-13 | 2006-08-08 | Texas Instruments Incorporated | Apparatus and method for compression based error correction procedure in a data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7278085B1 (en) | Simple error-correction codes for data buffers | |
| KR100833600B1 (ko) | 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치 | |
| JPH11249920A (ja) | 符号語データを記憶するデータバッファを用いるｅｃｃシステムおよび誤りシンドロームを記憶するシンドロームバッファ | |
| JP2006501696A (ja) | リニアブロックコードに関する消去箇所−及び−単一−エラー訂正デコーダ | |
| JPH10117148A (ja) | 縦及び横のパリティコードを有するデータフレームにおけるエラーを修正するシステム | |
| EP0600137A1 (en) | Method and apparatus for correcting errors in a memory | |
| US20070050663A1 (en) | Error correction apparatus for performing consecutive reading of multiple code words | |
| JPH06303149A (ja) | Ｂｃｈ符号の復号装置 | |
| JP2908272B2 (ja) | 情報処理装置 | |
| JP2001292066A (ja) | 誤り訂正装置および誤り訂正方法 | |
| JP2008112522A (ja) | 誤り検出装置および誤り検出方法 | |
| JPH05197580A (ja) | ２ビット誤り訂正回路 | |
| KR100246342B1 (ko) | 리드솔로몬오류수정장치 | |
| JPS62146500A (ja) | 読出専用メモリ | |
| JP2534563B2 (ja) | 許容誤り逐次訂正回路 | |
| KR100229325B1 (ko) | 콘벌루션 인터리버 | |
| JP2662457B2 (ja) | Ｂｃｈ符号復号回路 | |
| JP2000099410A (ja) | メモリ制御回路と情報処理装置 | |
| JPS59110098A (ja) | デ−タ記憶装置の誤り訂正装置 | |
| JPH0756816A (ja) | メモリの制御装置 | |
| JPH05314021A (ja) | メモリエラー修正回路 | |
| JPH08340260A (ja) | 符号誤り訂正回路 | |
| JP2001160761A (ja) | 誤り訂正装置及び誤り訂正方法 | |
| JPH03117923A (ja) | 誤り訂正復号器 | |
| JPH04311236A (ja) | メモリエラー処理回路 |