KR100229325B1 - 콘벌루션 인터리버 - Google Patents

콘벌루션 인터리버 Download PDF

Info

Publication number
KR100229325B1
KR100229325B1 KR1019960048314A KR19960048314A KR100229325B1 KR 100229325 B1 KR100229325 B1 KR 100229325B1 KR 1019960048314 A KR1019960048314 A KR 1019960048314A KR 19960048314 A KR19960048314 A KR 19960048314A KR 100229325 B1 KR100229325 B1 KR 100229325B1
Authority
KR
South Korea
Prior art keywords
byte
bit
error
unit
data
Prior art date
Application number
KR1019960048314A
Other languages
English (en)
Other versions
KR19980029073A (ko
Inventor
김흥선
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019960048314A priority Critical patent/KR100229325B1/ko
Publication of KR19980029073A publication Critical patent/KR19980029073A/ko
Application granted granted Critical
Publication of KR100229325B1 publication Critical patent/KR100229325B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 RS 코더가 비트나 바이트 모두에 대해서 동작 가능하도록 비트 에로와 바이트 에러를 하나의 콘벌루션 인터리버에서 처리하도록 한 콘벌루션 인터리버에 관한 것이다.
이러한 본 발명은 전송선로의 에러를 검출하고 그 검출 에러를 처리할 수 있도록 바이트/비트 포워드 에러 정정 데이타를 발생하는 바이트/비트 포워드 에러 정정데이타 발생부(10)(20)와, 바이트/비트 포워드 에러 데이타 발생부(10)(20)에서 각각 발생된 바이트/비트 단위의 에러 데이타를 읽어들여 처리하는 바이트/비트 처리부(30)와, 바이트/비트 처리부(30)에서 각각 읽어들인 바이트/비트 단위의 에러를 저장하는 바이트/비트 메모리부(40)와, 바이트/비트 메모리부(40)에 기록된 바이트/비트 단위의 에러 데이타를 판독하는 바이트/비트 재현부(50)로 이루어짐을 특징으로 한 것이다.

Description

콘버루션 인터리버
본 발명은 콘벌루션(Convolution) 인터리버(Interleaver)에 관한 것으로, 특히 RS 코더가 비트나 바이트 모두에 대해서 동작 가능하도록 비트 에러와 바이트 에러를 하나의 콘벌루션 인터리버에서 처리하도록 한 콘벌루션 인터리버에 관한 것이다.
종래의 인터리버는 첨부된 도면 도1과 같다.
먼저, 바이트 에러 처리시의 인터리버 (A)에 도시된 바와같이, 전송선로의 에러를 검출하고 그 검출 에러를 처리할 수 있도록 바이트 포워드 에러 정정 데이타를 발생하는 바이트 포워드 에러 정정데이타 발생부(1)와, 상기 포워드 에러 데이타 발생부(1)에서 발생된 바이트단위의 에러 데이타를 읽어들이는 바이트 기록부(2)와, 상기 바이트 기록부(2)에서 읽어들인 바이트 단위의 에러를 저장하는 바이트 메모리부(3)와, 상기 바이트 메모리부(3)에 기록된 바이트 단위의 에러 데이타를 판독하는 바이트 판독부(4)로 구성된다.
이렇게 구성된 종래 바이트 처리용 인터리버는 바이트 포워드 에러 정정데이타(FEC데이타) 발생부(1)에서 전송선로상의 에러를 검출하고 그 검출한 에러를 처리 할 수 있도록 바이트 FEC데이타를 발생하게 되고, 그 발생된 바이트 FEC데이타는 바이트 기록부(2)에서 바이트 단위로 읽혀진 후 바이트 메모리부(3)에 기록된다. 이후 바이트 판독부(4)에 의해 바이트 단위로 FEC데이타가 판독된 후 후단의 RS코더로 전송되어 전송선로상에서 발생한 에러가 처리된다.
한편, 비트 에러 처리시의 인터리버는 (B)에 도시된 바와같이, 전송로의 에러를 검출하고 그검출 에러를 처리할 수 있도록 비트 포워드 에러 정정 데이타를 발생하는 비트 포워드 에러 정정데이타 발생부(5)와, 상기 포워드 에러 데이타 발생부(5)에서 발생된 비트단위의 에러 데이타를 읽어들이는 비트 기록부(6)와, 상기 비트 기록부(6)에서 읽어들인 비트 단위의 에러를 저장하는 비트 메모리부(7)와, 상기 비트 메모리부(7)에 기록된 비트 단위의 에러 데이타를 판독하는 비트 판독부(8)로 구성된다.
이렇게 구성된 종래 비트 처리용 인터리버는 비트 포워드 에러 정정데이타(FEC데이타) 발생부(5)에서 전송선로상의 에러를 검출하고 그 검출한 에러를 처리할 수 있도록 비트 FEC데이타를 발생하게 되고, 그 발생된 비트 FEC데이타는 비트 기록부(6)에서 비트 단위로 읽혀진 후 비트 메모리부(7)에 기록된다.
이후 비트 판독부(8)에 의해 비트 단위로 FEC데이타가 판독된 후 후단의 RS코더로 전송되어 전송선로상에서 발생한 에러가 처리된다.
그러나 상기와 같은 종래의 인터리버는 포워드 에러 정정 데이타 발생부가 바이트로 동작하느냐 아니면 비트로 동작하느냐에 따라 각기 다른 하드웨어의 인터리버가 구성되므로 회로 구성이 복잡함은 물론 바이트와 비트를 처리하기 위해서는 2개의 인터리버를 구비해야 하므로 경제적인 부담도 가중시키는 제반 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래 인터리버의 제반 문제점을 해결하기 위해서 제안된 것으로서, 본 발명의 목적은 RS 코더가 비트나 바이트 모두에 대해서 동작 가능하도록 비트 에러와 바이트 에러를 하나의 콘벌루션 인터리버에서 처리하도록 한 콘벌루션 인터리버를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, 전송선로의 에러를 검출하고 그 검출 에러를 처리할 수 있도록 바이트/비트 포워드 에러 정정 데이타를 발생하는 바이트/비트 포워드 에러 정정데이타 발생부와; 상기 바이트/비트 포워드 에러 데이타 발생부에서 각각 발생된 바이트/비트 단위의 에러 데이타를 읽어들여 처리하는 바이트/비트 처리부와; 상기 바이트/비트 처리부에서 각각 읽어들인 바이트/비트 단위의 에러를 저장하는 바이트/비트 메모리부와; 상기 바이트/비트 메모리부에 기록된 바이트/비트 단위의 에러 데이타를 판독하는 바이트/비트 재현부로 이루어진다.
이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
제 1 도는 종래 콘벌루선 인터리버의 구성도로서,
(a)는 바이트단위로 에러 처리시 콘벌루션 인터리버의 구성도이고,
(b)는 비트단위로 에러 처리시 콘벌루션 인터리버의 구성도이다.
제 2도는 본 발명에 의한 콘벌루션 인터리버의 블록 구성도,
제 3도는 제 2도의 비트/바이트 처리부 상세 구성도로서,
(a)는 바이트 처리시 상세 구성도이고,
(b)는 비트 처리시 상세 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
10,20 : 바이트/비트 포워드 에러 정정데이타 발생부 30 : 바이트/비트 처리부
40 : 바이트/비트 메모리부 50 : 바이트/비트 재현부
도 2는 본 발명에 의한 콘벌루션 인터리버의 블록 구성도이다.
도시된 바와같이, 전송선로의 에러를 검출하고 그 검출 에러를 처리할 수 있도록 바이트/비트 포워드 에러 정정 데이타를 발생하는 바이트/비트 포워드 에러 정정데이타 발생부(10)(20)와, 상기 바이트/비트 포워드 에러 데이타 발생부(10)(20)에서 각각 발생된 바이트/비트 단위의 에러 데이타를 읽어들여 처리하는 바이트/비트 처리부(30)와, 상기 바이트/비트 처리부(30)에서 각각 읽어들인 바이트/비트 단위의에러를 저장하는 바이트/비트 메모리부(40)와, 상기 바이트/비트 메모리부(40)에 기록된 바이트/비트 단위의 에러 데이타를 판독하는 바이트/비트 재현부(50)로 구성 되었다.
이와 같이 구성된 본 발명에 의한 콘벌루션 인터리버의 작용을 첨부한 도면 도3을 참조하여 설명하면 다음과 같다.
본 발명은 인터리버를 비트와 바이트를 동시에 처리할 수 있도록 설계한 것으로, 비트 처리 동작과 바이트 처리동작을 분리하여 설명하면 다음과 같다.
먼저, 바이트 처리시에 바이트 포워드 에러 정정데이타 발생부(10)는 전송선로상의 에러를 검출하고 그 검출한 에러를 바이트 단위로 처리하여 바이트 단위로 바이트/비트 처리부(30)에 전달한다.
그러면 바이트/비트 처리부(30)는 입력되는 FEC데이타가 바이트 단위이므로 도3의 (A)와 같은 회로에 의해 처리하고 에러 프로텍트 패킷의 로우와 칼럼의 어드레스를 분류하여 바이트/비트 메모리부(40)에 기록한다.
이때 바이트/비트 메모리부(40)에 에러 데이타를 기록하기 전에 해당 어드레스를 읽어가면 인터리버와 같은 효과가 나타난다.
즉, 바이트/비트 처리부(30)에서 메모리의 어드레스를 인터리버의 로우와 칼럼을 분류하여 기록하기전에 바이트/비트 재현부(50)에서 바이트/비트 메모리부(40)의 데이타를 읽어가고 바이트/비트 처리부(30)에서 에러 데이타를 쓰면 인터리버와 같은 효과가 있다.
다음으로, 비트 처리시에 비트 포워드 에러 정정데이타 발생부(20)에서 전송선로상의 에러를 검출하고 그 검출한 에러를 비트 단위로 발생하면 바이트/비트 처리부(30)는 도 3의 (B)와 같은 회로에 의해 입력되는 비트 단위의 FEC데이타를 처리하게 된다.
즉, 비트 처리시에 클럭은 바이트 클럭의 8배에 해당되는 클럭을 사용하고 바이트/비트 메모리부(40)에 데이타를 기록하거나 그 기록된 데이타를 판독하는 동작은 바이트 처리시보다 8배 빠르게 동작한다.
그리고 FEC의 데이타를 비트 클록으로 직렬로 만들어 바이트/비트 메모리부(40)에 기록할 때 동시에 기록한다.
마찬가지로 바이트/비트 메모리부(40)에서 판독한 데이타는 동일 데이타를 8배 늦춘다는 병렬로 동작하면 비트 단위의 FEC데이타 처리가 이루어지게 된다.
이상에서 설명한 바와같이 본 발명은 포워드 에러 정정 데이타 발생부에서 각각 얻어지는 바이트/비트 단위의 FEC데이타를 하나의 인터리버로 처리 가능한 효과가 있다.

Claims (1)

  1. 전송선로상의 에러를 검출하고 그 검출 에러를 처리할 수 있도록 바이트/비트 포워드 에러 정정 데이타를 발생하는 바이트/비트 포워드 에러 정정데이타 발생부(10)(20)와;
    상기 바이트/비트 포워드 에러 데이타 발생부(10)(20)에서 각각 발생된 바이트/비트 단위의 에러 데이타를 읽어들여 처리하는 바이트/비트 처리부(30)와;
    상기 바이트/비트 처리부(30)에서 각각 읽어들인 바이트/비트 단위의 에러를 저장하는 바이트/비트 메모리부(40)와;
    상기 바이트/비트 메모리부(40)에 기록된 방이트/비트 단위의 에러 데이타를 판독하는 바이트/비트 재현부(50)를 포함하여 구성된 것을 특징으로 하는 콘벌루션 인터리버.
KR1019960048314A 1996-10-25 1996-10-25 콘벌루션 인터리버 KR100229325B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960048314A KR100229325B1 (ko) 1996-10-25 1996-10-25 콘벌루션 인터리버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048314A KR100229325B1 (ko) 1996-10-25 1996-10-25 콘벌루션 인터리버

Publications (2)

Publication Number Publication Date
KR19980029073A KR19980029073A (ko) 1998-07-15
KR100229325B1 true KR100229325B1 (ko) 1999-11-01

Family

ID=19478930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048314A KR100229325B1 (ko) 1996-10-25 1996-10-25 콘벌루션 인터리버

Country Status (1)

Country Link
KR (1) KR100229325B1 (ko)

Also Published As

Publication number Publication date
KR19980029073A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
EP0540450B1 (en) ECC function with self-contained high performance partial write or read/modify/write and parity look-ahead interface scheme
KR100430657B1 (ko) 신호 처리 장치
US4712216A (en) Method and device for correcting errors in memories
US4961193A (en) Extended errors correcting device having single package error correcting and double package error detecting codes
JPS632370B2 (ko)
KR100229325B1 (ko) 콘벌루션 인터리버
JP2908272B2 (ja) 情報処理装置
JPS62242258A (ja) 記憶装置
KR100216045B1 (ko) 프로그램형 제어기의 비트 연산 처리방법 및 그 장치
JPH06103469B2 (ja) メモリ制御回路
JPH01196647A (ja) 誤り訂正機能を有する記憶装置
JPS58200351A (ja) 誤り訂正回路
JPH08129510A (ja) メモリデータ訂正装置
JPS6223902B2 (ko)
JPH06303149A (ja) Ｂｃｈ符号の復号装置
JPH06301604A (ja) 記憶再生システム
SU974410A1 (ru) Устройство дл записи и воспроизведени информации из блоков оперативной пам ти с коррекцией ошибки
JPH04341998A (ja) メモリ回路
JPH0646520B2 (ja) 半導体記憶装置
JPS623498A (ja) オンチツプｅｃｃ回路付半導体記憶装置
JPH0573437A (ja) メモリパリテイ回路
JPS6288177A (ja) 記憶装置
JPS63214840A (ja) エラ−検出訂正回路
JPS5769346A (en) Error correction code generation and error correction circuit
JPH0242688A (ja) 磁気ディスク装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050628

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee