KR100430657B1 - 신호 처리 장치 - Google Patents

신호 처리 장치 Download PDF

Info

Publication number
KR100430657B1
KR100430657B1 KR10-2001-7005840A KR20017005840A KR100430657B1 KR 100430657 B1 KR100430657 B1 KR 100430657B1 KR 20017005840 A KR20017005840 A KR 20017005840A KR 100430657 B1 KR100430657 B1 KR 100430657B1
Authority
KR
South Korea
Prior art keywords
error
data
error correction
block
storage means
Prior art date
Application number
KR10-2001-7005840A
Other languages
English (en)
Other versions
KR20010080966A (ko
Inventor
아오키도루
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20010080966A publication Critical patent/KR20010080966A/ko
Application granted granted Critical
Publication of KR100430657B1 publication Critical patent/KR100430657B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6566—Implementations concerning memory access contentions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H03M13/2924—Cross interleaved Reed-Solomon codes [CIRC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명에 따른 신호 프로세서에서, 각 소정의 블럭 단위로, 순차적으로 데이터를 캐쉬 메모리(16)에 저장하는 동작과 병행하여, 에러 정정 블럭(152)에 의해 소정의 신호 처리를 받은 데이터에 대하여 에러 정정이 수행된다. 그 다음에, 디스크램블/에러 검출 블럭(153)에 의해 각 소정의 블럭 단위로 데이터에 대한 에러 검출이 수행되고, 데이터는 버퍼 메모리(14)에 저장된다. 에러 검출 및 에러 정정 결과에 의거하여, 데이터내에 에러가 일부 존재할 때, 버퍼 메모리(14)에 저장된 에러를 갖는 데이터는 판독되어 에러 정정을 다시 받게 된다. 에러가 없을 때, 한 개 블럭에 상응하며 버퍼 메모리(14)에 저장된 데이터는 에러 정정을 다시 수행하지 않고 호스트 컴퓨터(13)에 전송된다.

Description

신호 처리 장치{SIGNAL PROCESSOR FOR CORRECTING AND DETECTING ERRORS}
최근에, DVD 디스크로부터 판독되는 데이터의 신뢰성을 높이기 위해, 디지털 메로리로서 널리 보급되어 온 고품질 및 고속의 DVD-ROM이 요구된다. 이러한 요구에 따라, 디스크에서의 에러를 정정하는 신호 프로세서가 빠른 처리 수단을 구비하는 것이 요구되며, 고속 데이터 처리 실현에 초점이 맞춰진다.
종래의 CD-ROM 신호 프로세서는 소정의 시간 횟수로 에러 정정을 수행한다. 또한, CD-ROM 신호 프로세서는 입력된 데이터를 버퍼 메모리에 기록하고, 동시에, CRC(순환 중복 검사)를 사용함으로써 데이터내의 에러를 검출한다. CRC 결과에 의거하여, 데이터가 에러 없는 데이터로 결정될 때, 신호 프로세서는 소정의 에러 정정 수를 감소시킨다.
그러나, DVD-ROM 데이터의 경우, 입력된 데이터가 CD-ROM 데이터와는 달리에러 정정을 미리 받지 않았기에, 에러율은 CD-ROM 데이터에서보다 DVD-ROM 데이터에서 더 높다. 따라서, DVD-ROM 데이터가 CRC를 받게 될 때, 대부분의 경우, CRC 결과는 DVD-ROM 데이터에 에러가 존재하는 것으로 나온다.
도 6은 종래의 DVD-ROM 신호 프로세서의 구조를 도시하는 블럭도이다.
도 6에서, DVD-ROM 신호 프로세서(65)는 광 픽업(61)에 의해 판독되는 DVD-ROM 디지털 신호 데이터(이후 데이터로 지칭함)를 수신하고, 에러 정정 이후 데이터를 호스트 컴퓨터(63)에 출력한다. DVD-ROM 신호 프로세서(65)는 제어 마이크로컴퓨터(62)의 제어를 받으며, 데이터를 저장하는 버퍼 메모리(64)에 접속된다.
특히, DVD-ROM 신호 프로세서(65)에는, 광 픽업(61)으로부터 출력되는 DVD-ROM 데이터를 캡쳐하고 이 데이터를 버퍼 메모리(64)에 저장하는 FMT 블럭(651), 버퍼 메모리(64)에 저장된 데이터 에러를 정정하는 에러 정정 블럭(652), 스크램블된 데이터를 디스크램블하는 디스크램블 블럭(653), 데이터가 버퍼 메모리(64)에 저장되며, 에러 정정 이후 데이터의 에러를 검출하는 에러 검출 블럭(654), 에러 검출 블럭(654)에 의한 에러 검출 결과에 의거하여 에러 없는 데이터를 호스트 컴퓨터에 전송하는 호스트 인터페이스 블럭(655), 및 DVD-ROM 신호 프로세서(65)와 버퍼 메모리(64)간의 처리를 제어하는 메모리 인터페이스 블럭(656)이 제공된다.
이렇게 구성된 종래의 DVD-ROM 신호 프로세서의 동작이 도 4 내지 도 6을 참조하여 설명된다.
도 4는 한 개의 ECC 블럭을 구성하는 데이터 포맷을 도시하는 도면이다.
도 4에 도시된 바와 같이, 광 픽업(61)으로부터 출력되는 DVD-ROM 데이터의논리 포맷은 한 개의 ECC(에러 정정 코드) 블럭으로서 182 x 208 바이트로 구성된다.
우선, 광 픽업(61)에 의해 판독되는 데이터는 C1 코드 워드로서 182 바이트로 한 개의 구성요소를 형성한다. C1 코드 워드는 172 바이트의 사용자 데이터 및 10 바이트의 C1 패러티로 구성된다. 한 개의 ECC 블럭은 복수의 C1 코드 워드 및 복수의 C2 코드 워드로 구성되며, 각 C2 코드 워드는 각 C1 코드 워드로부터 한 개의 바이트를 누적함으로써 얻어지는 208 바이트를 포함한다. 각 C2 코드 워드는 192 바이트의 사용자 데이터 및 16 바이트의 C2 패러티로 구성된다. DVD-ROM 데이터는 미리 스크램블되었다.
도 6에서, FMT 블럭(651)은 광 픽업(61)으로부터 출력되는 DVD-ROM 직렬 데이터를 병렬 데이터로 변환하고(직렬 대 병렬 변환), 변환된 데이터를 복조 및 동기 검출을 받게 하며, 병렬 데이터를 메모리 인터페이스 블럭(656)을 통해 버퍼 메모리(64)에 기록한다.
에러 정정 블럭(652)은 메모리 인터페이스 블럭(656)을 통하여 버퍼 메모리(64)에 기록된 DVD-ROM 데이터를 판독하고, 도 4에 도시된 C1 코드 워드 및 C2 코드 워드에 대한 신드롬 계산을 수행하며, 신드롬 계산 결과를 이용함으로써 에러 위치 및 에러 패턴을 계산한다. 신드롬 계산 결과에 의거하여, 에러 정정 블럭(652)은 데이터에 에러가 없을 때 에러 정정을 종료한다. 그러나, 데이터에 일부 에러가 존재할 때, 에러 정정 블럭(652)은 메모리 인터페이스 블럭(656)을 통하여 버퍼 메모리(64)에 저장된 에러 데이터를 판독하고, 에러 데이터에 대한 에러정정을 수행하며, 메모리 인터페이스 블럭(656)을 통하여 버퍼 메모리(64)에 저장된 에러 데이터의 어드레스에 정정된 데이터를 기록한다.
디스크램블 블럭(653)은 메모리 인터페이스 블럭(656)을 통하여, 에러 정정을 받은 후 버퍼 메모리(64)에 저장된 DVD-ROM 데이터를 판독하고, 소정의 방법에 따라 데이터를 디스크램블하며, 메모리 인터페이스 블럭(656)을 통하여 버퍼 메모리(64)에 데이터를 기록한다.
에러 검출 블럭(654)은 메모리 인터페이스 블럭(656)을 통하여, 에러 정정을 받은 후 버퍼 메모리(64)에 저장된 DVD-ROM 데이터를 판독하고, 소정의 계산을 수행함으로써 판독된 데이터내의 에러를 검출한다.
호스트 인터페이스 블럭(655)은 에러 정정 블럭(652) 및 에러 검출 블럭(654)에서 "에러없는 데이터"로서 결정된 DVD-ROM 데이터를 호스트 컴퓨터(63)에 전송한다.
상기한 블럭의 각각은 제어 마이크로컴퓨터(62)로부터의 지시에 따른 소정의 타이밍에서 동작하도록 구성된다.
그러나, 종래의 DVD-ROM 신호 프로세서에서, DVD-ROM 데이터가 에러 정정을 받게될 때, FMT 블럭(651)으로부터 데이터 기록, 에러 정정 블럭(652)으로부터 데이터 판독 및 기록, 디스크램블 블럭(653)으로부터 데이터 판독 및 기록, 에러 검출 블럭(654)으로부터 데이터 판독, 및 호스트 인터페이스 블럭(655)으로부터 데이터 판독 동작들이 버퍼 메모리(64)에서 수행된다. 즉, 버퍼 메모리(64)를 통하여 데이터 판독 및 기록이 자주 수행되어, 메모리 대역폭은 가압되며, 따라서, 신호 프로세서는 고속 액세스 및 보다 빠른 데이터 처리를 수행할 수 없다.
본 발명은 상기한 문제를 해결하는 것이며, 본 발명의 목적은 에러 정정 수를 줄임으로써 메모리 액세스 수를 감소시킬 수 있으며, 이에 따라 보다 빠른 데이터 처리를 실현하는 신호 프로세서를 제공하는 것이다.
발명의 개시
본 발명에 따른 신호 프로세서(청구항 1)는, 기록 매체로부터 판독되는 데이터가 소정의 디지털 신호 처리를 받도록 하며, 소정의 디지털 신호 처리를 받은 데이터가 소정의 에러 정정 블럭 각각에 대한 에러 정정을 받도록 하는 신호 프로세서이다. 이 신호 프로세서는, 소정의 디지털 신호 처리를 받은 데이터를 순차적으로 저장하는 메모리 수단과, 소정의 디지털 신호 처리를 받은 데이터를 소정의 에러 정정 블럭 각각에 대한 에러 정정을 받도록 하는 에러 정정 수단과, 에러 정정을 받은 데이터를 디스크램블하고, 디스크램블 이후 상기 데이터내의 에러를 검출하는 디스크램블/에러 검출 수단과, 에러 정정을 받은 데이터내에 에러가 없을 때 에러없는 데이터를 호스트 컴퓨터에 전송하는 제어 수단을 포함한다.
이렇게 구성된 신호 프로세서에서, 데이터 에러 정정 수가 감소될 수 있으며, 장치 자체의 감소된 전력 소모가 획득될 수 있다. 또한, 에러 정정에 대한 메모리 수단으로의 메모리 액세스 수가 감소될 수 있고, 메모리 수단에 대한 액세스 권리가 다른 블럭으로 할당될 수 있어, 신호 프로세서의 고속 처리가 실현된다.
본 발명에 따르면(청구항 2), 청구항 1에 기재된 신호 프로세서에서, 에러정정 수단은, 소정의 디지털 신호 처리를 받은 데이터의 신드롬을 계산하는 신드롬 계산기와, 신드롬 계산 이후 에러 위치 및 에러 패턴을 계산하는 에러 위치/패턴 계산기와, 에러 위치/패턴 계산기에 의해 검출되는 데이터가 에러 정정가능한지 여부에 대한 정보를 유지하는 에러 정정 결과 유지 수단과, 신드롬 계산 결과에 의거하여 데이터의 에러를 정정하는 데이터 정정 수단과, 에러 정정 수를 제어하는 에러 정정 수 제어 수단을 포함한다.
이렇게 구성된 신호 프로세서에서, 메모리 수단으로의 메모리 액세스에 필요한 시간이 에러 정정 수를 줄임으로써 감소될 수 있고, 또한, 빠른 데이터 처리 속도가 획득된다.
본 발명에 따르면(청구항 3), 청구항 1에 기재된 신호 프로세서에서, 디스크램블/에러 검출 수단은, 에러 정정 수단에 의해 정정된 데이터를 디스크램블하는 디스크램블 수단과, 디스크램블된 데이터의 에러를 검출하는 에러 검출 수단과, 에러 검출을 받은 데이터내에 어떠한 에러가 있는지 여부에 대한 에러 검출 결과를 유지하는 에러 검출 결과 유지 수단을 포함한다.
이렇게 구성된 신호 프로세서에서, 에러 검출 결과에 의거하여, 에러가 존재하지 않을 때, 에러 정정을 다시 수행하지 않고 데이터는 호스트 컴퓨터로 전송되어, 에러 정정 수가 감소될 수 있다. 따라서, 장치 자체의 전력 소모가 감소될 수 있다.
본 발명에 따르면(청구항 4), 청구항 1에 기재된 신호 프로세서에서, 소정의 디지털 신호 처리를 받은 데이터는, 소정의 에러 정정 블럭 각각에 대한 메모리 수단으로부터 판독되며, 에러가 일부 존재할 때 에러는 소정의 에러 정정 블럭 각각에 대한 에러 정정 수단에 의해 정정되고, 에러가 존재하지 않을 때 데이터는 소정의 에러 정정 블럭 각각에 대한 호스트 컴퓨터로 전송되는, 에러 검출 및 에러 정정을 받게 된다.
이렇게 구성된 신호 프로세서에서, 제 2 및 그 이상의 에러 정정을 전송하거나 메모리 수단에 저장된 소정의 에러 정정 블럭 각각의 데이터용 에러 정정 수를 감소시킴으로써 메모리 수단으로의 메모리 액세스에 필요한 시간이 감소될 수 있고, 또한 호스트 컴퓨터로 데이터를 고속 전송할 수 있다.
본 발명은 기록 매체로부터 판독되는 데이터의 에러를 검출하고 정정하는 신호 처리 장치에 관한 것이다.
도 1은 본 발명의 실시예 1에 따른 DVD-ROM 신호 프로세서의 구조를 도시하는 블럭도,
도 2는 본 발명의 실시예 2에 따른 에러 정정 블럭의 내부 구조를 도시하는 블럭도,
도 3은 본 발명의 실시예 3에 따른 디스크램블/에러 검출 블럭의 내부 구조를 도시하는 블럭도,
도 4는 한 개의 ECC 블럭을 구성하는 데이터 포맷을 도시하는 도면,
도 5는 실시예 4에 따른 DVD-ROM 신호 처리에서 메모리 액세스의 타이밍도,
도 6은 종래의 DVD-ROM 신호 프로세서의 구조를 도시하는 블럭도.
본 발명을 실시하기 위한 최선의 형태
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 DVD-ROM 신호 프로세서의 구조를 도시하는 블럭도이다.
도 1에서, DVD-ROM 신호 프로세서(15)는 광 픽업(11)에 의해 판독되는 DVD-ROM 디지털 신호 데이터(이후, 데이터로 지칭함)를 수신하고, 에러 정정 이후 데이터를 호스트 컴퓨터(13)에 출력한다. DVD-ROM 신호 프로세서(15)는 제어 마이크로컴퓨터(12)에 의해 제어되며, 데이터를 저장하는 캐쉬 메모리(16)에 접속되며 캐쉬 메모리(16)에 저장된 데이터를 저장하는 버퍼 메모리에 접속된다.
특히, DVD-ROM 신호 프로세서(15)에는, 광 픽업(11)으로부터 출력되는 DVD-ROM 데이터를 캡쳐하는 FMT 블럭(151), 캐쉬 메모리(16) 및 버퍼 메모리(14)에 저장된 데이터내의 에러를 정정하는 에러 정정 블럭(152), 스크램블된 데이터를 디스크램블하고 디스크램블된 데이터내의 에러를 검출하는 디스크램블/에러 검출 블럭(153), 데이터가 버퍼 메모리(14)에 저장되며, 에러 정정 이후 데이터의 에러를 검출하는 에러 검출 블럭(154), 에러 검출 블럭(154)에 의한 에러 검출 결과에 의거하여 에러 없는 데이터를 호스트 컴퓨터(13)에 전송하는 호스트 인터페이스 블럭(155), DVD-ROM 신호 프로세서(15)와 버퍼 메모리(14)간의 처리를 제어하는 메모리 인터페이스 블럭 B(156), 및 DVD-ROM 신호 프로세서(15)와 캐쉬 메모리(16)간의 처리를 제어하는 메모리 인터페이스 블럭 A(157)이 제공된다.
이렇게 구성된 신호 프로세서의 동작이 도 1 및 도 4를 참조하여 설명된다.
도 4는 한 개의 ECC 블럭을 구성하는 데이터 포맷을 도시하는 도면이다.
도 4에 도시된 바와 같이, 광 픽업(11)으로부터 출력되는 DVD-ROM 데이터의 논리 포맷이 한 개의 ECC 블럭으로서 182 x 208 바이트로 구성된다.
우선, 광 픽업(11)에 의해 판독되는 데이터는 C1 코드 워드로서 182 바이트로 한 개의 구성요소를 형성한다. C1 코드 워드는 172 바이트의 사용자 데이터 및 10 바이트의 C1 패러티로 구성된다. 한 개의 ECC 블럭은 복수의 C1 코드 워드 및 복수의 C2 코드 워드로 구성되며, 각 C2 코드 워드는 각 C1 코드 워드로부터 한 개의 바이트를 누적함으로써 얻어지는 208 바이트를 갖는다. 각 C2 코드 워드는 192 바이트의 사용자 데이터 및 16 바이트의 C2 패러티로 구성된다. DVD-ROM 데이터는 미리 스크램블되었다.
우선, 도 1을 참조하여, 광 픽업(11)으로부터 출력되는 DVD-ROM 데이터는 FMT 블럭(151)에 의해 직렬 데이터로부터 병렬 데이터로 변환된다(직렬 대 병렬 변환). 병렬 데이터는 복조 및 동기 검출을 받게 되며, 병렬 데이터중 한 개는 메모리 인터페이스 블럭 A(157)를 통하여 캐쉬 메모리에 기록된다. 동시에, 나머지 병렬 데이터는 각 ECC 블럭에 대하여 에러 정정 블럭(152)에 전송되어, 에러 정정을 받게 된다. 에러 정정 블럭(152)에 의해 에러 정정을 받은 데이터는 메모리 인터페이스 블럭 A(157)을 통하여 캐쉬 메모리(16)에 기록된다.
다음으로, 에러 정정 이후의 데이터는 메모리 인터페이스 블럭 A(157)를 통하여 캐쉬 메모리(16)로부터 판독되고, 스크램블된 데이터는 디스크램블/에러 검출 블럭(153)에 의해 디스크램블 및 에러 정정되며, 데이터는 메모리 인터페이스 블럭B(156)를 통하여 버퍼 메모리(14)에 전송된다. 이때, 디스크램블/에러 검출 블럭(153)이 데이터내에서 일부 에러를 검출하면, 에러 정정 블럭(152)에 의해 에러 정정이 수행된다.
에러 정정 블럭(152)에 의해 에러 정정을 받은 데이터는 버퍼 메모리(14) 및 메모리 인터페이스 블럭 B(156)를 통하여 에러 검출 블럭(154)에 입력되고, 여기서 에러 검출이 다시 수행된다. 에러 검출 결과에 의거하여, 에러없는 데이터로 결정된 데이터만이 호스트 인터페이스 블럭(155)을 통하여 호스트 컴퓨터(13)로 전송된다.
상기한 바와 같이, 실시예 1에 따른 신호 프로세서에서, 신호 프로세서에 입력되는 DVD-ROM 데이터는 모든 ECC 블럭용 에러 검출 및 에러 정정을 받게 된다. 데이터가 일부 에러를 갖고 있다면, 이 데이터는 모든 ECC 블럭에 대한 에러 정정을 받게 된다. 데이터에 에러가 없다면, 데이터는 모든 ECC 블럭에 대하여 호스트 컴퓨터(13)에 전송된다. 따라서, 종래 예에서는 에러 정정이 소정의 시간 수에 의해 실행되지만, 이러한 쓸모없는 정정 작업이 회피되며, 에러 정정 수가 감소된다. 따라서, 장치 자체의 전력 소모를 줄일 수 있다. 또한, 에러 정정용 버퍼 메모리(14)로의 메모리 액세스 수가 감소되고, 버퍼 메모리(14)에 대한 액세스 권리가 다른 블럭에 할당될 수 있으므로, 고속 신호 프로세서가 실현된다.
(실시예 2)
도 2는 본 발명의 실시예 2에 따른 에러 정정 블럭의 내부 구조를 도시하는블럭도이다.
도 2를 참조하면, 에러 정정 블럭(152)에는, 신드롬 계산을 수행하는 신드롬 계산기(1521), 디스크램블된 데이터를 스크램블하는 스크램블 회로(1522), 신드롬 계산기(1521)로부터의 결과에 의거하여 데이터에서의 에러 위치 및 에러 패턴을 계산하고, 정정 불가능한 에러(이후 에러 정정 불가능한 데이터)를 검출하는 에러 위치/패턴 계산 블럭(1523), 에러 위치/패턴 계산 블럭(1523)에서 검출되는 에러 정정불가능한 데이터가 존재하는지 여부에 대한 정보를 유지하는 에러 정정 결과 유지 회로(1524), 에러 위치/패턴 계산 블럭(1523)에 의해 신드롬으로부터 계산되는 에러 위치 및 에러 패턴에 따른 데이터의 에러를 정정하는 데이터 정정 회로(1525), 및 에러 정정 수를 제어하는 에러 정정 수 제어 회로(1526)가 제공된다.
이렇게 구성된 에러 정정 블럭의 동작이 도 2를 참조하여 설명된다.
우선, 상기한 실시예 1에서, 에러 정정 블럭(152)으로 전송되는 DVD-ROM 데이터는 각 ECC 블럭용 신드롬 계산기(1521)에 입력되고, 여기서 데이터는 신드롬 계산을 받게 된다. 이때, C1 코드 워드에 상응하는 182 바이트의 데이터가 입력되었을 때 일부 에러가 존재한다면, 신드롬 계산 결과는 에러 위치/패턴 계산 블럭(1523)으로 전송되어, 에러 위치 및 에러 패턴이 계산된다.
에러 위치/패턴 계산 블럭(1523)에서, 어떤 정정 불가능한 에러가 존재하는지 여부, 및 정정 불가능한 에러의 존재 여부가 에러 정정 결과 유지 회로(1524)에 저장되는 정보가 검출된다. 에러 정정 결과 유지 회로(1524)에 저장되는 정정 불가능한 에러 존재 여부에 대한 정보는, 에러 정정 수 제어 회로(1526)에 출력된다.
한편, 에러 위치/패턴 계산 블럭(1523)에서 계산된 에러 위치 및 에러 패턴에 대한 정보는 데이터 정정 회로(1525)에 전송된다. 데이터 정정 회로(1525)는 메모리 인터페이스 블럭 A(157)를 통하여 캐쉬 메모리(16)로부터 에러 위치에 의해 표시되는 어드레스에 저장된 데이터를 판독하고, 에러 위치/패턴 계산 블럭(1523)에 의해 계산되는 에러 위치 및 에러 패턴을 이용하여 에러 정정을 수행한다. 데이터 정정 회로(1525)에 의해 에러 정정을 받은 데이터는, 메모리 인터페이스 블럭 A(157)을 통하여 캐쉬 메모리에 저장된 에러 위치를 표시하는 어드레스에 기록된다.
이러한 방식으로 우선 에러 정정을 받은 데이터는 디스크램블/에러 검출 블럭(153)에서 에러 검출되어, 메모리 인터페이스 블럭 B(156)을 통하여 버퍼 메모리(14)로 전송된다. 이때, 디스크램블/에러 검출 블럭(153)에 일부 에러가 검출되면, 에러 정정 블럭(152)에서 에러 정정이 다시 수행된다. 이후, 이러한 프로세스가 상세한 설명된다.
도 2에서, 에러 정정 수 제어 회로(1526)는, 도 1에 도시된 에러 정정 결과 유지 회로(1524) 및 디스크램블/에러 검출 블럭(153)으로부터의 정보에 의거하여, 버퍼 메모리(14)에 저장된 데이터에서의 어떠한 에러가 존재하는지 여부를 결정한다. 검출 결과에 의거하여 에러가 존재하지 않을때, 에러 정정 수 제어 회로(1526)는 "에러 없음" 상태를 제어 마이크로컴퓨터(12)에 출력한다. 그러나, 버퍼 메모리(14)에 저장된 데이터에서 일부 에러가 존재할 때, 에러 정정 수 제어회로(1526)는 에러 존재 상태를 제어 마이크로컴퓨터(12)에 출력하고, 신드롬 계산기(1521)는 신드롬 계산을 다시 수행한다.
신드롬 계산기(1521)는 메모리 인터페이스 블럭 B(156)를 통하여 버퍼 메모리(14)에 저장된 에러를 갖는 데이터를 판독한다. 판독된 데이터는 우선 스크램블 회로(1522)에 의해 스크램블되며, 이후 신드롬 계산을 받는 데이터로 변환된다. 변환된 데이터는 각 ECC 블럭용 신드롬 계산기(1521)에 입력되고, 신드롬 계산을 받는다. C1 코드 워드에 상응하는 182 바이트의 데이터 또는 C2 코드 워드에 상응하는 208 바이트의 데이터가 입력되었을 때 일부 에러가 존재하면, 신드롬 계산 결과는 에러 위치/패턴 계산 블럭(1523)에 전송되어, 에러 위치 및 에러 패턴이 계산된다.
이후, 계산된 에러 위치 및 에러 패턴에 대한 정보는 데이터 정정 회로(1525)에 전송된다. 데이터 정정 회로(1525)는 메모리 인터페이스 블럭 B(156)를 통하여 버퍼 메모리(14)로부터 에러 위치를 나타내는 어드레스에서의 데이터를 판독하고, 에러 위치/패턴 계산 블럭(1523)에 의해 계산된 에러 위치 및 에러 패턴을 이용함으로써 에러 정정을 수행한다. 그 다음에, 데이터 정정 회로(1525)에서 에러 정정된 데이터는 메모리 인터페이스 블럭 B(156)를 통하여 버퍼 메모리(14)에 저장된 데이터의 에러 위치를 나타내는 어드레스에서 기록된다.
상기한 바와 같이, 실시예 2에 따른 신호 프로세서에서, 각 ECC 블럭 유닛의 데이터에 대하여 신드롬 계산이 수행되어, 에러 정정 블럭(152)에 입력되고, 이후 계산 결과에 따라 각 ECC 블럭 유닛의 데이터에 대한 에러 정정이 수행된다. 따라서, 에러 정정 수가 감소될 수 있고, 또한, 메모리 수단으로의 메모리 액세스 수가 감소될 수 있다. 따라서, 고속 데이터 처리가 이루어질 수 있다.
(실시예 3)
도 3은 본 발명의 실시예 3에 따른 디스크램블/에러 검출 블럭의 내부 구조를 도시하는 블럭도이다.
도 3에서, 디스크램블/에러 검출 블럭(153)에는, 스크램블된 데이터를 디스크램블하는 디스크램블 회로(1531), 디스크램블된 데이터에서의 에러를 검출하는 에러 검출 회로(1532), 및 에러 검출 회로(1532)에 의해 에러 검출 결과(에러 존재 또는 부재)를 유지하는 에러 검출 결과 유지 회로(1533)가 제공된다.
우선, 에러 정정 블럭(152)에서 에러 정정된 데이터는 메모리 인터페이스 블럭 A(157)를 통하여 캐쉬 메모리(16)로부터 디스크램블 회로(1531)에 입력되고, 소정의 방법에 따라 데이터가 디스크램블된다. 디스크램블된 데이터는 에러 검출 회로(1532)에 전송되어, 데이터의 에러가 소정의 계산에 의해 검출된다. 에러 검출 이후 데이터는 메모리 인터페이스 블럭 B(156)를 통하여 버퍼 메모리(14)에 전송된다. 또한, 에러 검출 회로(1532)에 의해 에러 검출 결과에 대한 정보가 에러 검출 결과 유지 회로(1533)에서 래치되며, 그리고 나서 에러 정정 블럭(152)에서의 에러 정정 수 제어 회로(1526)(도 2 참조)에 출력된다.
상기한 바와 같이, 실시예 3에 따른 신호 프로세서에서, 입력된 데이터는 디스크램블되고 이후 에러 검출된다. 에러 검출 결과에 의거하여, 에러가 존재하지않을 때, 데이터 정정을 다시 수행하지 않고 호스트 컴퓨터로 데이터가 전송된다. 따라서, 에러 정정 수가 감소될 수 있어, 신호 프로세서의 전력 소모가 감소된다.
(실시예 4)
도 5는 본 발명의 실시예 4에 따른 DVD-ROM 신호 프로세서의 메모리 액세스의 타이밍 차트이다.
우선, 도 5에 도시된 각 코드가 설명된다.
N~N+3는 DVD-ROM 신호 프로세서에 입력되는 데이터가 각 ECC 블럭용 에러 정정을 받게될 때 블럭 번호를 나타낸다.
프로세스 1은 DVD-ROM 신호 프로세서에 입력되는 데이터가 FMT 블럭(151)을 통하여 캐쉬 메모리(16) 및 에러 정정 블럭(152)에 입력될 때로부터 제 1 에러 정정이 실행되는 때까지의 프로세스를 나타낸다.
프로세스 2는 데이터가 프로세스 1에서 일부 에러를 가질 때 에러 정정 블럭(152)에서 제 2 에러 정정 및 이후의 에러 정정을 수행하는 프로세스를 나타낸다.
프로세스 3은 데이터에 어떠한 에러도 없을 때 호스트 인터페이스 블럭(155)을 통하여 에러없는 데이터를 호스트 컴퓨터(13)로 전송하는 프로세스를 나타낸다.
이렇게 구성된 DVD-ROM 신호 프로세서의 동작이 도 5를 참조하여 메모리 액세스의 타이밍에 대하여 설명된다.
도 5에서, 예를 들어, N번째, N+2번째, N+3번째 블럭에 상응하는 데이터가에러없는 또는 에러 정정 가능한 C1 코드 워드로 구성되는 한편 N+1번째 블럭에 상응하는 데이터는 에러 정정 불가능한 C1 코드 워드를 포함한다.
우선, N번째, N+2번째, N+3번째 데이터에 대하여, 프로세스 1이 종료될 때 에러를 갖지 않는 이러한 데이터는 버퍼 메모리(14)에 저장된다. 이 경우, 프로세스 1 이후에 프로세스 2가 뒤따르지 않고 프로세스 3이 뒤따르며 여기서 에러없는 데이터가 각 ECC 블럭용으로 호스트 컴퓨터(13)에 전송된다.
반면에, N+1번째 블럭에서의 데이터에 대하여, 이 데이터는 프로세스 1 이 종료될 때 에러를 갖고 있기에, 프로세스 1 이후에 프로세스 2가 뒤따르며 여기서 에러 데이터가 정정된다. "에러 없는 데이터"로서 최종 결정되는 데이터를 포함하는 이러한 블럭들은 프로세스 3에서 호스트 컴퓨터(13)로 전송된다.
상기한 바와 같이, 실시예 4의 신호 프로세서에 따라, 신호 프로세서에 입력되는 DVD-ROM 데이터는 데이터 캡쳐가 시작될 때로부터 데이터가 호스트 컴퓨터(13)로 전송될 때까지 모든 ECC 블럭에 대하여 처리된다. 따라서, 한 개의 ECC 블럭에 상응하는 데이터에 대하여 프로세스 1이 수행되고 이후 에러가 없기 때문에 프로세스 2를 수행하지 않고 프로세스 3이 수행되는 경우, 신호 프로세서 내부의 액세스 시간이 한 개 ECC 블럭만큼 감소될 수 있다. 따라서, 호스트 컴퓨터(13)로 데이터를 고속 전송할 수 있다.
상기한 바와 같이, 본 발명에 따른 신호 프로세서는 보다 빠른 속도로 프로세스 데이터에 대한 에러 정정 수를 줄임으로써 메모리 액세스 수를 감소시킬 수 있다. 특히, DVD-ROM과 같이 고속이 요구되는 신호 프로세서로서 적절하다.

Claims (4)

  1. 기록 매체로부터 판독되는 데이터에 대해, 소정의 디지털 신호 처리를 실시하고, 해당 소정의 디지털 신호 처리를 실시한 데이터를 소정의 에러 정정 블럭 단위로 에러 정정을 실행하는 신호 처리 장치에 있어서,
    상기 소정의 디지털 신호 처리를 실시한 데이터를 순차적으로 기억하는 제 1 기억 수단과,
    상기 제 1 기억 수단에 저장된 데이터에 대해, 소정의 에러 정정 블럭 단위로 에러 정정을 실행하는 에러 정정 수단과,
    에러 정정 후의 데이터를 상기 제 1 기억 수단으로부터 판독하여, 디스크램블 처리를 실시하고, 상기 디스크램블 처리 후의 데이터의 에러 검출을 실행함과 동시에, 제 2 기억 수단에 저장하는 디스크램블/에러 검출 수단과,
    상기 디스크램블/에러 검출 수단에 의해, 상기 제 2 기억 수단에 저장된 데이터에 에러가 존재하지 않는 것으로 판단된 경우에 상기 제 2 기억 수단에 저장된 에러가 존재하지 않는 데이터를 호스트 컴퓨터에 전송하는 제어 수단을 구비한
    것을 특징으로 하는 신호 처리 장치.
  2. 제 1 항에 있어서,
    상기 에러 정정 수단은,
    상기 소정의 디지털 신호 처리를 실시한 데이터의 신드롬(syndrome)을 계산하는 신드롬 계산기와,
    해당 신드롬 계산을 행한 후에, 에러 위치 및 에러 패턴을 계산하는 에러 위치/패턴 계산기와,
    해당 에러 위치/패턴 계산기에 의해 검출된 상기 데이터의 에러 정정 불능 유무의 정보를 유지하는 에러 정정 결과 유지 수단과,
    해당 에러 위치/패턴 계산기에 의해 산출된 에러 위치 및 에러 패턴에 근거하여 상기 제 1 기억 수단에 저장된 에러 데이터를 판독하여, 에러를 정정하고, 정정 후의 데이터를 상기 제 1 기억 수단에 저장하는 데이터 정정 수단과,
    데이터의 에러 정정 회수를 제어하는 에러 정정 회수 제어 수단을 구비한
    것을 특징으로 하는 신호 프로세서.
  3. 제 1 항에 있어서,
    상기 디스크램블/에러 검출 수단은,
    상기 제 1 기억 수단에 저장된 데이터를 판독하는 데이터 판독 수단과,
    상기 제 1 기억 수단으로부터 판독한 에러 정정 후의 데이터에, 디스크램블 처리를 실시하는 디스크램블 처리 수단과,
    해당 디스크램블 처리된 데이터의 에러를 검출하는 에러 검출 수단과,
    해당 디스크램블 처리된 데이터를 제 2 기억 수단에 저장하는 데이터 저장 수단과,
    해당 에러 검출된 데이터의 에러 유무의 결과를 유지하는 에러 검출 결과 유지 수단을 구비한
    것을 특징으로 하는 신호 처리 장치.
  4. 제 1 항에 있어서,
    상기 디스크램블/에러 검출 수단에 의해, 상기 제 2 기억 수단에 저장된 데이터에 에러가 존재하는 것으로 판단된 경우에, 상기 제 2 기억 수단에 저장된 데이터를 소정의 에러 정정 블럭 단위로 판독하여 에러 검출 및 에러 정정을 행하고,
    에러가 존재하면, 상기 소정의 에러 정정 블럭 단위로, 상기 에러 정정 수단에서 데이터의 에러를 정정하고,
    에러가 존재하지 않으면, 상기 소정의 에러 정정 블럭 단위로, 상기 호스트 컴퓨터에 데이터를 전송하는
    것을 특징으로 하는 신호 처리 장치.
KR10-2001-7005840A 1999-09-10 2000-09-08 신호 처리 장치 KR100430657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25673699 1999-09-10
JP99-256736 1999-09-10

Publications (2)

Publication Number Publication Date
KR20010080966A KR20010080966A (ko) 2001-08-25
KR100430657B1 true KR100430657B1 (ko) 2004-05-10

Family

ID=17296739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7005840A KR100430657B1 (ko) 1999-09-10 2000-09-08 신호 처리 장치

Country Status (7)

Country Link
US (1) US6912682B1 (ko)
JP (1) JP2003516598A (ko)
KR (1) KR100430657B1 (ko)
CN (1) CN1155965C (ko)
ID (1) ID28834A (ko)
TW (1) TW512320B (ko)
WO (1) WO2001020607A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120836B1 (en) * 2000-11-07 2006-10-10 Unisys Corporation System and method for increasing cache hit detection performance
US20040047209A1 (en) * 2000-11-22 2004-03-11 Chuen-Der Lien FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same
US7278083B2 (en) * 2003-06-27 2007-10-02 International Business Machines Corporation Method and system for optimized instruction fetch to protect against soft and hard errors
US7831882B2 (en) 2005-06-03 2010-11-09 Rambus Inc. Memory system with error detection and retry modes of operation
US9459960B2 (en) 2005-06-03 2016-10-04 Rambus Inc. Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation
KR100668678B1 (ko) * 2005-12-09 2007-01-12 한국전자통신연구원 부반송파 할당 방식에 혼재된 수신 신호를 복조하는 직교주파수 분할 다중 시스템의 단말 복조 장치 및 방법
US7562285B2 (en) 2006-01-11 2009-07-14 Rambus Inc. Unidirectional error code transfer for a bidirectional data link
US8352805B2 (en) 2006-05-18 2013-01-08 Rambus Inc. Memory error detection
US20070271495A1 (en) * 2006-05-18 2007-11-22 Ian Shaeffer System to detect and identify errors in control information, read data and/or write data
KR100813630B1 (ko) * 2007-02-07 2008-03-14 삼성전자주식회사 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법
US7924523B2 (en) * 2007-12-21 2011-04-12 Lsi Corporation Frequency domain approach for efficient computation of fixed-point equalization targets
KR101500024B1 (ko) 2007-12-21 2015-03-06 엘에스아이 코포레이션 기록 채널들에서의 적응 이퀄라이징을 위한 시스템 및 방법들
KR20100004792A (ko) * 2008-07-04 2010-01-13 삼성전자주식회사 손상된 정보를 저장하는 방법, 손상된 정보를 저장할 수있는 정보 처리 장치, 손상된 정보를 저장 가능하게송신하는 정보 저장 장치, 손상된 정보를 저장하기 위한소프트웨어가 기록된, 정보 처리 장치로 읽을 수 있는 매체
US7924518B2 (en) * 2008-08-27 2011-04-12 Lsi Corporation Systems and methods for adaptive write pre-compensation
US9281908B2 (en) * 2008-10-08 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for memory efficient signal and noise estimation
US7965467B2 (en) * 2008-12-18 2011-06-21 Lsi Corporation Systems and methods for generating equalization data
US7948702B2 (en) * 2008-12-18 2011-05-24 Lsi Corporation Systems and methods for controlling data equalization
US7929240B2 (en) * 2008-12-18 2011-04-19 Lsi Corporation Systems and methods for adaptive MRA compensation
US8154815B2 (en) * 2008-12-18 2012-04-10 Lsi Corporation Systems and methods for generating equalization data using shift register architecture
US7974030B2 (en) 2008-12-23 2011-07-05 Lsi Corporation Systems and methods for dibit correction
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry
US7969337B2 (en) * 2009-07-27 2011-06-28 Lsi Corporation Systems and methods for two tier sampling correction in a data processing circuit
US8139305B2 (en) * 2009-09-14 2012-03-20 Lsi Corporation Systems and methods for timing and gain acquisition
US8854752B2 (en) 2011-05-03 2014-10-07 Lsi Corporation Systems and methods for track width determination
US8762440B2 (en) 2011-07-11 2014-06-24 Lsi Corporation Systems and methods for area efficient noise predictive filter calibration
US9112538B2 (en) 2013-03-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for loop feedback
US8848776B1 (en) 2013-03-25 2014-09-30 Lsi Corporation Systems and methods for multi-dimensional signal equalization
US8929010B1 (en) 2013-08-21 2015-01-06 Lsi Corporation Systems and methods for loop pulse estimation
WO2019190866A1 (en) 2018-03-26 2019-10-03 Rambus Inc. Command/address channel error detection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004785A (ko) * 1996-06-04 1998-03-30 김광호 디지탈 비디오 디스크 재생장치의 시스템 디코더
KR19980065723A (ko) * 1997-01-14 1998-10-15 김광호 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62119773A (ja) 1985-11-19 1987-06-01 Sanyo Electric Co Ltd 誤り訂正方法
JPS63272226A (ja) * 1987-04-30 1988-11-09 Sharp Corp リ−ドソロモン符号の復号方法
JP3252515B2 (ja) * 1993-03-04 2002-02-04 松下電器産業株式会社 誤り訂正装置
JP3449804B2 (ja) * 1994-10-31 2003-09-22 株式会社ソニー・ディスクテクノロジー データ記録方法、データ記録装置、データ再生方法及びデータの記録媒体
JPH0935422A (ja) * 1995-07-21 1997-02-07 Sanyo Electric Co Ltd ディスク再生装置
JPH0991899A (ja) * 1995-09-20 1997-04-04 Toshiba Corp ディスク記録再生装置及びそれに適用するヘッド位置決め制御方法
JP3584566B2 (ja) * 1995-09-29 2004-11-04 松下電器産業株式会社 データ誤り訂正装置
JPH09139026A (ja) 1995-11-16 1997-05-27 Mitsubishi Electric Corp ディジタルデータ再生装置
JP3284900B2 (ja) 1996-10-18 2002-05-20 松下電器産業株式会社 データ復号方法
JPH10124995A (ja) 1996-10-22 1998-05-15 Sony Corp データアクセス制御装置および方法
JP3710232B2 (ja) * 1996-10-24 2005-10-26 株式会社リコー 信号処理回路
KR100223634B1 (ko) 1997-01-15 1999-10-15 윤종용 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법
US6003151A (en) 1997-02-04 1999-12-14 Mediatek Inc. Error correction and detection system for mass storage controller
GB2329508B (en) * 1997-06-28 2000-01-12 United Microelectronics Corp Controller circuit apparatus for cd-rom drives
JPH11168392A (ja) 1997-12-04 1999-06-22 Toshiba Corp データ誤り訂正装置及びデータ誤り訂正方法
EP1146515A1 (en) 1998-02-25 2001-10-17 Matsushita Electric Industrial Co., Ltd. High-speed error correcting apparatus with efficient data transfer
TW413785B (en) * 1998-04-15 2000-12-01 Fujitsu Ltd Signal processor having feedback loop control for decision feedback equalizer
US6266712B1 (en) * 1999-03-27 2001-07-24 Joseph Reid Henrichs Optical data storage fixed hard disk drive using stationary magneto-optical microhead array chips in place of flying-heads and rotary voice-coil actuators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980004785A (ko) * 1996-06-04 1998-03-30 김광호 디지탈 비디오 디스크 재생장치의 시스템 디코더
KR19980065723A (ko) * 1997-01-14 1998-10-15 김광호 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치

Also Published As

Publication number Publication date
TW512320B (en) 2002-12-01
WO2001020607A1 (en) 2001-03-22
ID28834A (id) 2001-07-05
US6912682B1 (en) 2005-06-28
KR20010080966A (ko) 2001-08-25
JP2003516598A (ja) 2003-05-13
CN1327593A (zh) 2001-12-19
CN1155965C (zh) 2004-06-30

Similar Documents

Publication Publication Date Title
KR100430657B1 (ko) 신호 처리 장치
US5182752A (en) Method and apparatus for transferring data between a data bus and a data storage device
KR960003094B1 (ko) 프로덕트 코드를 디코딩하는 디코더 및 방법
JP3239863B2 (ja) データ復号処理装置および方法
US7047476B2 (en) Code error corrector
US8181075B2 (en) Error correction device and recording and reproducing device
KR100494252B1 (ko) 정보 재생 장치
US6697921B1 (en) Signal processor providing an increased memory access rate
JP2003338141A (ja) データ再生制御装置
US5761220A (en) Minimum latency asynchronous data path controller in a digital recording system
JPWO2007034947A1 (ja) データデスクランブル装置およびデータデスクランブル方法
US5325364A (en) Method for error correction and circuit for realizing same
JP3584566B2 (ja) データ誤り訂正装置
EP1090462B1 (en) Circuit and method for rapid checking of error correction codes using cyclic redundancy check
KR100754905B1 (ko) 리드-솔로몬 디코더를 위한 데이터를 준비하기 위한 장치및 방법
JPH06149685A (ja) メモリエラー回復装置
JP2751415B2 (ja) 誤り検出訂正回路
JPH11225080A (ja) 共用メモリ方式によるリード・ソロモン誤り訂正装置
JPH0816864B2 (ja) 磁気デイスク処理装置
JPH04205133A (ja) ディスク制御装置
JPH1165865A (ja) データ処理装置、データ処理方法及びコンピュータ読み取り可能な記録媒体
JP2000106530A (ja) 誤り訂正方法およびその装置
JP2001351332A (ja) Ｄｖｄ制御装置
JPH06202819A (ja) ディスク装置
JP2002202919A (ja) 誤り訂正符号を用いたデータ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee