JPH0935422A - ディスク再生装置 - Google Patents
ディスク再生装置Info
- Publication number
- JPH0935422A JPH0935422A JP18578295A JP18578295A JPH0935422A JP H0935422 A JPH0935422 A JP H0935422A JP 18578295 A JP18578295 A JP 18578295A JP 18578295 A JP18578295 A JP 18578295A JP H0935422 A JPH0935422 A JP H0935422A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- rom
- signal processing
- address
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 ＣＤ−ＲＯＭ規格のモード２／フォーム２の
データフォーマットであってもヘッダアドレスの誤り検
出を行えるようにしたディスク再生装置を提供する。 【構成】 デジタル信号処理回路７及びＣＤ−ＲＯＭ信
号処理回路１１による信号処理動作をビットクロックに
同期させて行うディスク再生装置において、サブコード
Ｑ信号の時間情報データから対応するヘッダアドレスに
相当する仮アドレスを仮アドレス算出回路１６により算
出し、誤り検出回路４により誤り無しと検出されたサブ
コードＱ信号の時間情報データから算出された仮アドレ
スとＣＤ−ＲＯＭ信号処理回路１１により復調されるヘ
ッダの時間情報を示すヘッダアドレスとの一致を一致判
定回路１７により判定し、該一致判定回路１７から一致
判定出力が出力されないことによりヘッダアドレスの誤
りを検出する。
データフォーマットであってもヘッダアドレスの誤り検
出を行えるようにしたディスク再生装置を提供する。 【構成】 デジタル信号処理回路７及びＣＤ−ＲＯＭ信
号処理回路１１による信号処理動作をビットクロックに
同期させて行うディスク再生装置において、サブコード
Ｑ信号の時間情報データから対応するヘッダアドレスに
相当する仮アドレスを仮アドレス算出回路１６により算
出し、誤り検出回路４により誤り無しと検出されたサブ
コードＱ信号の時間情報データから算出された仮アドレ
スとＣＤ−ＲＯＭ信号処理回路１１により復調されるヘ
ッダの時間情報を示すヘッダアドレスとの一致を一致判
定回路１７により判定し、該一致判定回路１７から一致
判定出力が出力されないことによりヘッダアドレスの誤
りを検出する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＤ−ＲＯＭ規格のモ
ード２／フォーム２のデータフォーマットに準拠したデ
ィスクの再生が可能なディスク再生装置に関し、特に、
ディスクから読み取られた読み取り信号を用いて再生し
たビットクロックに同期させてＣＤ−ＲＯＭデータの復
調を行うディスク再生装置に関する。
ード２／フォーム２のデータフォーマットに準拠したデ
ィスクの再生が可能なディスク再生装置に関し、特に、
ディスクから読み取られた読み取り信号を用いて再生し
たビットクロックに同期させてＣＤ−ＲＯＭデータの復
調を行うディスク再生装置に関する。
【０００２】
【従来の技術】従来、例えば、特開平５−１８９８８５
号公報に示される如く、ディスクから読み取られた読み
取り信号から情報データを復調するのに前記読み取り信
号が有するビットに同期したビットクロックにのみ同期
させて読み取り信号のデジタル信号処理を行う構成のデ
ィスク再生装置が存在する。
号公報に示される如く、ディスクから読み取られた読み
取り信号から情報データを復調するのに前記読み取り信
号が有するビットに同期したビットクロックにのみ同期
させて読み取り信号のデジタル信号処理を行う構成のデ
ィスク再生装置が存在する。
【０００３】このディスク再生装置においては、ディス
クの駆動速度が変動し、情報データの転送速度が変動し
てもビットクロックが必然的に同期される構成であるの
で、ディスク駆動を厳密に速度制御しなくても情報デー
タを復調することが出来る。その為、ＣＤ規格のディス
クの如く線速度一定方式のディスクにおいて、ピックア
ップのトラックジャンプによるディスクの飛び越し再生
が行われることによりディスク読み取り位置が径方向に
変化し、ディスクの駆動速度が定格の駆動速度から外れ
た場合であっても、ピックアップのトラックジャンプが
終了されると、ディスクの駆動速度が定格の線速度一定
に制御される以前に情報データの復調を開始することが
出来、アクセス時間の短縮が図られる。
クの駆動速度が変動し、情報データの転送速度が変動し
てもビットクロックが必然的に同期される構成であるの
で、ディスク駆動を厳密に速度制御しなくても情報デー
タを復調することが出来る。その為、ＣＤ規格のディス
クの如く線速度一定方式のディスクにおいて、ピックア
ップのトラックジャンプによるディスクの飛び越し再生
が行われることによりディスク読み取り位置が径方向に
変化し、ディスクの駆動速度が定格の駆動速度から外れ
た場合であっても、ピックアップのトラックジャンプが
終了されると、ディスクの駆動速度が定格の線速度一定
に制御される以前に情報データの復調を開始することが
出来、アクセス時間の短縮が図られる。
【０００４】ところで、ＣＤ−ＲＯＭ規格のデータフォ
ーマットは、周知の如く、扱うデータの性質からＣＤ−
ＤＡ規格のデータフォーマットにない誤り検出符号（Ｅ
ＤＣ）や誤り訂正符号（ＥＣＣ）が新たに割り当てら
れ、高い信頼性が得るように設定されている。
ーマットは、周知の如く、扱うデータの性質からＣＤ−
ＤＡ規格のデータフォーマットにない誤り検出符号（Ｅ
ＤＣ）や誤り訂正符号（ＥＣＣ）が新たに割り当てら
れ、高い信頼性が得るように設定されている。
【０００５】このＣＤ−ＲＯＭ規格のデータフォーマッ
トとしては、モード２／フォーム２に規定されるように
誤り検出符号や誤り訂正符号を省略して信頼性を犠牲に
してもユーザデータを拡大した規格が存在し、このモー
ド２／フォーム２のデータフォーマットに準拠したディ
スクとしては、代表的なものとしてビデオＣＤが存在す
る。
トとしては、モード２／フォーム２に規定されるように
誤り検出符号や誤り訂正符号を省略して信頼性を犠牲に
してもユーザデータを拡大した規格が存在し、このモー
ド２／フォーム２のデータフォーマットに準拠したディ
スクとしては、代表的なものとしてビデオＣＤが存在す
る。
【０００６】
【発明が解決しようとする課題】ところで、ＣＤ−ＲＯ
Ｍ規格のデータフォーマットにはヘッダが割り当てられ
ており、該ヘッダには時間情報を示すヘッダアドレスが
書き込まれている。そして、このヘッダアドレスは、ホ
スト機器からのコマンドを実行する際にコマンドに対応
するＣＤ−ＲＯＭデータを識別するのに利用される。
Ｍ規格のデータフォーマットにはヘッダが割り当てられ
ており、該ヘッダには時間情報を示すヘッダアドレスが
書き込まれている。そして、このヘッダアドレスは、ホ
スト機器からのコマンドを実行する際にコマンドに対応
するＣＤ−ＲＯＭデータを識別するのに利用される。
【０００７】ＣＤ−ＲＯＭ規格のモード２／フォーム２
のデータフォーマットにおいては、前述した如く、誤り
検出符号や誤り訂正符号が省略されているので、ヘッダ
に関しても誤り検出機能や誤り訂正機能がない。その
為、ＣＤ−ＲＯＭデータに誤りが無くてもヘッダアドレ
スが誤って復調される場合もあり、この場合、ホスト機
器からのコマンドに対応しないＣＤ−ＲＯＭデータがホ
スト機器にデータ転送されてしまったり、あるいはホス
ト機器からのコマンドに対応したＣＤ−ＲＯＭデータを
ホスト機器にデータ転送出来ないという状況を生じさ
せ、信頼性の低下を増大させる原因となる。
のデータフォーマットにおいては、前述した如く、誤り
検出符号や誤り訂正符号が省略されているので、ヘッダ
に関しても誤り検出機能や誤り訂正機能がない。その
為、ＣＤ−ＲＯＭデータに誤りが無くてもヘッダアドレ
スが誤って復調される場合もあり、この場合、ホスト機
器からのコマンドに対応しないＣＤ−ＲＯＭデータがホ
スト機器にデータ転送されてしまったり、あるいはホス
ト機器からのコマンドに対応したＣＤ−ＲＯＭデータを
ホスト機器にデータ転送出来ないという状況を生じさ
せ、信頼性の低下を増大させる原因となる。
【０００８】本発明は、ＣＤ−ＲＯＭ規格のモード２／
フォーム２のデータフォーマットであってもヘッダアド
レスの誤り検出を行えるようにすることを目的とする。
また、本発明は、ヘッダアドレスの誤りが検出されたと
きにそのヘッダアドレスに対応するブロックのＣＤ−Ｒ
ＯＭデータの再生のし直しを行うようにし、また、ヘッ
ダアドレスが誤っていてもＣＤ−ＲＯＭデータに誤りが
無い場合において、そのＣＤ−ＲＯＭデータを有効に使
用できるようにし、信頼性の低下を抑制することを目的
とする。
フォーム２のデータフォーマットであってもヘッダアド
レスの誤り検出を行えるようにすることを目的とする。
また、本発明は、ヘッダアドレスの誤りが検出されたと
きにそのヘッダアドレスに対応するブロックのＣＤ−Ｒ
ＯＭデータの再生のし直しを行うようにし、また、ヘッ
ダアドレスが誤っていてもＣＤ−ＲＯＭデータに誤りが
無い場合において、そのＣＤ−ＲＯＭデータを有効に使
用できるようにし、信頼性の低下を抑制することを目的
とする。
【０００９】
【課題を解決するための手段】本発明は、ＣＤ−ＲＯＭ
規格のモード２／フォーム２のデータフォーマットに準
拠したディスクの再生が可能なディスク再生装置であっ
て、ディスクから読み取られた読み取り信号からビット
クロックを再生するビットクロック再生回路と、ディス
クから読み取られた読み取り信号を前記クロック再生回
路からのビットクロックに同期させてデジタル信号処理
してＣＤ−ＤＡ規格のデータフォーマットに準拠した範
囲まで復調するデジタル信号処理回路と、該デジタル信
号処理回路により復調されたＣＤ−ＲＯＭデータを前記
クロック再生回路からのビットクロックに同期させて更
にデジタル信号処理してＣＤ−ＲＯＭ規格のデータフォ
ーマットに準拠した復調を行うＣＤ−ＲＯＭ信号処理回
路と、前記デジタル信号処理回路により分離されるサブ
コード信号を復調するサブコード復調回路と、該サブコ
ード復調回路により復調されたサブコードＱ信号の誤り
検出を行う誤り検出回路と、該サブコード復調回路によ
り復調されたサブコードＱ信号の時間情報データから前
記ＣＤ−ＲＯＭ信号処理回路により復調されるヘッダの
時間情報を示すヘッダアドレスに相当する仮アドレスを
算出する仮アドレス算出回路と、前記誤り検出回路によ
り誤り検出が行われなかったサブコードＱ信号の時間情
報データから前記仮アドレス算出回路により算出された
仮アドレスと前記ＣＤ−ＲＯＭ信号処理回路により復調
されるヘッダアドレスとの一致を判定する一致判定回路
とを具備している。
規格のモード２／フォーム２のデータフォーマットに準
拠したディスクの再生が可能なディスク再生装置であっ
て、ディスクから読み取られた読み取り信号からビット
クロックを再生するビットクロック再生回路と、ディス
クから読み取られた読み取り信号を前記クロック再生回
路からのビットクロックに同期させてデジタル信号処理
してＣＤ−ＤＡ規格のデータフォーマットに準拠した範
囲まで復調するデジタル信号処理回路と、該デジタル信
号処理回路により復調されたＣＤ−ＲＯＭデータを前記
クロック再生回路からのビットクロックに同期させて更
にデジタル信号処理してＣＤ−ＲＯＭ規格のデータフォ
ーマットに準拠した復調を行うＣＤ−ＲＯＭ信号処理回
路と、前記デジタル信号処理回路により分離されるサブ
コード信号を復調するサブコード復調回路と、該サブコ
ード復調回路により復調されたサブコードＱ信号の誤り
検出を行う誤り検出回路と、該サブコード復調回路によ
り復調されたサブコードＱ信号の時間情報データから前
記ＣＤ−ＲＯＭ信号処理回路により復調されるヘッダの
時間情報を示すヘッダアドレスに相当する仮アドレスを
算出する仮アドレス算出回路と、前記誤り検出回路によ
り誤り検出が行われなかったサブコードＱ信号の時間情
報データから前記仮アドレス算出回路により算出された
仮アドレスと前記ＣＤ−ＲＯＭ信号処理回路により復調
されるヘッダアドレスとの一致を判定する一致判定回路
とを具備している。
【００１０】
【作用】本発明は、ＣＤ−ＲＯＭ規格のデータフォーマ
ットにおいてサブコードＱ信号とヘッダの両方に時間情
報データが記録されていると共に、ビットクロックにの
み同期させて読み取り信号のデジタル信号処理を行う構
成のディスク再生装置においてサブコードＱ信号の復調
とヘッダの復調とのタイミングずれが同一ディスクでは
一定であることに着目し、誤り検出符号（ＣＲＣ）を有
するサブコードＱ信号の時間情報データとヘッダアドレ
スとの比較を行うことによりヘッダアドレスの誤りを検
出するようにしたものである。
ットにおいてサブコードＱ信号とヘッダの両方に時間情
報データが記録されていると共に、ビットクロックにの
み同期させて読み取り信号のデジタル信号処理を行う構
成のディスク再生装置においてサブコードＱ信号の復調
とヘッダの復調とのタイミングずれが同一ディスクでは
一定であることに着目し、誤り検出符号（ＣＲＣ）を有
するサブコードＱ信号の時間情報データとヘッダアドレ
スとの比較を行うことによりヘッダアドレスの誤りを検
出するようにしたものである。
【００１１】そして、ヘッダアドレスの誤りが検出され
たときにその誤ったヘッダアドレスに対応するＣＤ−Ｒ
ＯＭデータ部分のディスクの読み直しを行うべくアクセ
ス動作を制御したり、あるいはその誤ったヘッダアドレ
スに代えてサブコードＱ信号の時間情報データを基にし
て算出された仮アドレスを使用してバッファメモリの制
御を行うようにしている。
たときにその誤ったヘッダアドレスに対応するＣＤ−Ｒ
ＯＭデータ部分のディスクの読み直しを行うべくアクセ
ス動作を制御したり、あるいはその誤ったヘッダアドレ
スに代えてサブコードＱ信号の時間情報データを基にし
て算出された仮アドレスを使用してバッファメモリの制
御を行うようにしている。
【００１２】
【実施例】図１は本発明の一実施例を示すＣＤ−ＲＯＭ
ディスク対応のディスク再生装置の回路ブロック図であ
り、このディスク再生装置においては、ディスクの駆動
速度を定格速度より高速とし、ディスクからの信号読み
取りを高速にしてデータ転送レートの高速化が図られて
いる。
ディスク対応のディスク再生装置の回路ブロック図であ
り、このディスク再生装置においては、ディスクの駆動
速度を定格速度より高速とし、ディスクからの信号読み
取りを高速にしてデータ転送レートの高速化が図られて
いる。
【００１３】図１において、１はディスクから読み取ら
れた読み取り信号を波形整形したＥＦＭ信号が入力され
る入力端子、２はＰＬＬ回路により構成され、該入力端
子１に入力されるＥＦＭ信号から該ＥＦＭ信号が有する
ビットに同期したビットクロックを再生するクロック再
生回路である。
れた読み取り信号を波形整形したＥＦＭ信号が入力され
る入力端子、２はＰＬＬ回路により構成され、該入力端
子１に入力されるＥＦＭ信号から該ＥＦＭ信号が有する
ビットに同期したビットクロックを再生するクロック再
生回路である。
【００１４】３は前記入力端子１に入力されるＥＦＭ信
号からフレームの先頭を示すフレーム同期信号を検出す
ると共に、前記ＥＦＭ信号をＥＦＭ復調する同期検出／
ＥＦＭ復調回路、４は該同期検出／ＥＦＭ復調回路３に
よるＥＦＭ復調で生成されるデータからサブコード信号
を分離し、そのサブコード信号を復調すると共に、該サ
ブコード信号中のサブコードＱ信号の正誤を判定するサ
ブコード復調／ＣＲＣチェック回路、５は前記同期検出
／ＥＦＭ復調回路３により生成されるデータの誤り符号
であるＣＩＲＣを復号するＣＩＲＣ復号回路、６は前記
同期検出／ＥＦＭ復調回路３により生成されるデータの
並び替え、及びデータの誤り訂正用バッファとして使用
されるバッファＲＡＭである。
号からフレームの先頭を示すフレーム同期信号を検出す
ると共に、前記ＥＦＭ信号をＥＦＭ復調する同期検出／
ＥＦＭ復調回路、４は該同期検出／ＥＦＭ復調回路３に
よるＥＦＭ復調で生成されるデータからサブコード信号
を分離し、そのサブコード信号を復調すると共に、該サ
ブコード信号中のサブコードＱ信号の正誤を判定するサ
ブコード復調／ＣＲＣチェック回路、５は前記同期検出
／ＥＦＭ復調回路３により生成されるデータの誤り符号
であるＣＩＲＣを復号するＣＩＲＣ復号回路、６は前記
同期検出／ＥＦＭ復調回路３により生成されるデータの
並び替え、及びデータの誤り訂正用バッファとして使用
されるバッファＲＡＭである。
【００１５】ここで、図中破線により囲まれている同期
検出／ＥＦＭ復調回路３、サブコード復調／ＣＲＣチェ
ック回路４及びＣＩＲＣ復号回路５は、ＥＦＭ信号をオ
ーディオ専用のＣＤ−ＤＡディスクのデータフォーマッ
トと共通な範囲までデジタル信号処理して復調するデジ
タル信号処理回路７を構成しており、単一のＬＳＩに組
み込まれている。
検出／ＥＦＭ復調回路３、サブコード復調／ＣＲＣチェ
ック回路４及びＣＩＲＣ復号回路５は、ＥＦＭ信号をオ
ーディオ専用のＣＤ−ＤＡディスクのデータフォーマッ
トと共通な範囲までデジタル信号処理して復調するデジ
タル信号処理回路７を構成しており、単一のＬＳＩに組
み込まれている。
【００１６】そして、前記デジタル信号処理回路７を構
成する各回路はクロック再生回路２により再生されたビ
ットクロックにより各信号処理が行われる。その為、デ
ィスクの駆動速度が変動してもバッファＲＡＭ６はオー
バーフローすることはなく、正常にデジタル信号処理す
ることが出来る駆動速度の許容度が拡大されている。
成する各回路はクロック再生回路２により再生されたビ
ットクロックにより各信号処理が行われる。その為、デ
ィスクの駆動速度が変動してもバッファＲＡＭ６はオー
バーフローすることはなく、正常にデジタル信号処理す
ることが出来る駆動速度の許容度が拡大されている。
【００１７】８はデジタル信号処理回路７による復調に
より得られたＣＤ−ＲＯＭデータの同期検出及びデ・ス
クランブルを行う同期検出／デ・スクランブル回路、９
は該同期検出／デ・スクランブル回路８により処理され
たＣＤ−ＲＯＭデータをＣＤ−ＲＯＭデータ独自の誤り
訂正及び誤り検出を行うべくＥＣＣ及びＥＤＣ処理を行
うＥＣＣ／ＥＤＣ処理回路、１０はＣＤ−ＲＯＭデータ
中に含まれるヘッダを復調するヘッダ復調回路である。
より得られたＣＤ−ＲＯＭデータの同期検出及びデ・ス
クランブルを行う同期検出／デ・スクランブル回路、９
は該同期検出／デ・スクランブル回路８により処理され
たＣＤ−ＲＯＭデータをＣＤ−ＲＯＭデータ独自の誤り
訂正及び誤り検出を行うべくＥＣＣ及びＥＤＣ処理を行
うＥＣＣ／ＥＤＣ処理回路、１０はＣＤ−ＲＯＭデータ
中に含まれるヘッダを復調するヘッダ復調回路である。
【００１８】前記同期検出／デ・スクランブル回路８、
ＥＣＣ／ＥＤＣ処理回路９及びヘッダ復調回路１０は、
ＣＤ−ＲＯＭディスクのデータフォーマットに対応した
デジタル信号処理を行うＣＤ−ＲＯＭ信号処理回路１１
を構成しており、単一のＬＳＩに組み込まれている。
ＥＣＣ／ＥＤＣ処理回路９及びヘッダ復調回路１０は、
ＣＤ−ＲＯＭディスクのデータフォーマットに対応した
デジタル信号処理を行うＣＤ−ＲＯＭ信号処理回路１１
を構成しており、単一のＬＳＩに組み込まれている。
【００１９】１２は接続端子１３に接続されるホスト機
器（図示せず）との整合を行うインターフェース、１４
は前記ＣＤ−ＲＯＭ信号処理回路１１によるデジタル信
号処理に用いられると共に、接続端子１３から導出する
ＣＤ−ＲＯＭデータを備蓄するのに用いられるバッファ
ＲＡＭ、１５はバッファＲＡＭ１４に対するデータの書
き込み及び読み出しを制御するＲＡＭ制御回路である。
器（図示せず）との整合を行うインターフェース、１４
は前記ＣＤ−ＲＯＭ信号処理回路１１によるデジタル信
号処理に用いられると共に、接続端子１３から導出する
ＣＤ−ＲＯＭデータを備蓄するのに用いられるバッファ
ＲＡＭ、１５はバッファＲＡＭ１４に対するデータの書
き込み及び読み出しを制御するＲＡＭ制御回路である。
【００２０】１６はサブコード復調／ＣＲＣチェック回
路４により復調されたサブコードＱ信号の時間情報デー
タからヘッダ復調回路１０により復調されるヘッダアド
レスに相当する仮アドレスを算出する仮アドレス算出回
路、１７は前記サブコード復調／ＣＲＣチェック回路４
により誤り無しと検出されたサブコードＱ信号の時間情
報データから前記仮アドレス算出回路１６により算出さ
れた仮アドレスと前記ヘッダ復調回路１０により復調さ
れるヘッダの時間情報を示すヘッダアドレスとの一致を
判定する一致判定回路、１８は前記一致判定回路１７か
ら一致判定出力が出力されないときに該一致判定回路１
７により判定されたヘッダアドレスに対応するブロック
部分のディスクの読み直しを行うべくサブコードＱ信号
の時間情報データを基にアクセス動作を制御するアクセ
ス制御回路である。
路４により復調されたサブコードＱ信号の時間情報デー
タからヘッダ復調回路１０により復調されるヘッダアド
レスに相当する仮アドレスを算出する仮アドレス算出回
路、１７は前記サブコード復調／ＣＲＣチェック回路４
により誤り無しと検出されたサブコードＱ信号の時間情
報データから前記仮アドレス算出回路１６により算出さ
れた仮アドレスと前記ヘッダ復調回路１０により復調さ
れるヘッダの時間情報を示すヘッダアドレスとの一致を
判定する一致判定回路、１８は前記一致判定回路１７か
ら一致判定出力が出力されないときに該一致判定回路１
７により判定されたヘッダアドレスに対応するブロック
部分のディスクの読み直しを行うべくサブコードＱ信号
の時間情報データを基にアクセス動作を制御するアクセ
ス制御回路である。
【００２１】このように構成されたディスク再生装置に
おいて、接続端子１３に接続されるホスト機器からのコ
マンドを実行すべくディスクの読み取りが行われる場
合、そのコマンドで指定されたアドレスに対応するブロ
ック部分の信号がアクセス制御回路１８によりサブコー
ドＱ信号の時間情報データを基にしてアクセスされる。
そして、そのアクセスにより読み出されてデジタル信号
処理回路７により復調されたＣＤ−ＲＯＭデータは、同
期検出／デ・スクランブル回路８により処理された後、
ＲＡＭ制御回路１５による制御の基にバッファＲＡＭ１
４に書き込まれ、ヘッダ復調回路１０で復調されるヘッ
ダアドレスを用いた確認が行われ、目的のブロックのＣ
Ｄ−ＲＯＭデータであることが確認されたら、ＥＣＣ／
ＥＤＣ処理回路９によりＥＣＣ及びＥＤＣ処理が施さ
れ、その後、インターフェース１２を介して接続端子１
３に接続されるホスト機器に転送される。
おいて、接続端子１３に接続されるホスト機器からのコ
マンドを実行すべくディスクの読み取りが行われる場
合、そのコマンドで指定されたアドレスに対応するブロ
ック部分の信号がアクセス制御回路１８によりサブコー
ドＱ信号の時間情報データを基にしてアクセスされる。
そして、そのアクセスにより読み出されてデジタル信号
処理回路７により復調されたＣＤ−ＲＯＭデータは、同
期検出／デ・スクランブル回路８により処理された後、
ＲＡＭ制御回路１５による制御の基にバッファＲＡＭ１
４に書き込まれ、ヘッダ復調回路１０で復調されるヘッ
ダアドレスを用いた確認が行われ、目的のブロックのＣ
Ｄ−ＲＯＭデータであることが確認されたら、ＥＣＣ／
ＥＤＣ処理回路９によりＥＣＣ及びＥＤＣ処理が施さ
れ、その後、インターフェース１２を介して接続端子１
３に接続されるホスト機器に転送される。
【００２２】ここで、ホスト機器からのコマンドに応じ
てＣＤ−ＲＯＭデータの読み出しが行われる場合、バッ
ファＲＡＭ１４にブロックごとに書き込まれたＣＤ−Ｒ
ＯＭデータの中からホスト機器により与えられたコマン
ドに対応するヘッダアドレスのブロックのＣＤ−ＲＯＭ
データがＲＡＭ制御回路１５による制御によりバッファ
ＲＡＭ１４から読み出される。
てＣＤ−ＲＯＭデータの読み出しが行われる場合、バッ
ファＲＡＭ１４にブロックごとに書き込まれたＣＤ−Ｒ
ＯＭデータの中からホスト機器により与えられたコマン
ドに対応するヘッダアドレスのブロックのＣＤ−ＲＯＭ
データがＲＡＭ制御回路１５による制御によりバッファ
ＲＡＭ１４から読み出される。
【００２３】ところで、このディスク再生装置において
は、ＣＤ−ＲＯＭ規格のモード２／フォーム２のデータ
フォーマットに準拠したディスクの再生が行われた場
合、サブコード復調／ＣＲＣチェック回路４により復調
されたサブコードＱ信号の時間情報データが誤り無しと
検出されたとき、仮アドレス算出回路１６によりヘッダ
アドレスに対応する仮アドレスが算出され、その仮アド
レスとヘッダ復調回路１０により復調されるヘッダアド
レスとの一致判定が一致判定回路１７により行われる。
は、ＣＤ−ＲＯＭ規格のモード２／フォーム２のデータ
フォーマットに準拠したディスクの再生が行われた場
合、サブコード復調／ＣＲＣチェック回路４により復調
されたサブコードＱ信号の時間情報データが誤り無しと
検出されたとき、仮アドレス算出回路１６によりヘッダ
アドレスに対応する仮アドレスが算出され、その仮アド
レスとヘッダ復調回路１０により復調されるヘッダアド
レスとの一致判定が一致判定回路１７により行われる。
【００２４】ここで、デジタル信号処理回路７及びＣＤ
−ＲＯＭ信号処理回路１１の各回路は、クロック再生回
路２により発生されるビットクロックにより作動される
ように成されている。その為、サブコードＱ信号の復調
とヘッダの復調とのタイミングずれが同一ディスクでは
一定となるので、そのタイミングずれ時間をあらかじめ
検出することによりサブコードＱ信号の時間情報データ
からヘッダアドレスが推測出来、仮アドレス算出回路１
６による仮アドレスの算出が可能である。
−ＲＯＭ信号処理回路１１の各回路は、クロック再生回
路２により発生されるビットクロックにより作動される
ように成されている。その為、サブコードＱ信号の復調
とヘッダの復調とのタイミングずれが同一ディスクでは
一定となるので、そのタイミングずれ時間をあらかじめ
検出することによりサブコードＱ信号の時間情報データ
からヘッダアドレスが推測出来、仮アドレス算出回路１
６による仮アドレスの算出が可能である。
【００２５】今、一致判定回路１７により仮アドレスと
ヘッダアドレスとが一致したとして一致判定出力が発生
されれば、ヘッダアドレスに誤りがないと判断され、そ
のヘッダアドレスに対応するＣＤ−ＲＯＭデータはホス
ト機器からのコマンドに応じてホスト機器への転送が行
われるようになる。
ヘッダアドレスとが一致したとして一致判定出力が発生
されれば、ヘッダアドレスに誤りがないと判断され、そ
のヘッダアドレスに対応するＣＤ−ＲＯＭデータはホス
ト機器からのコマンドに応じてホスト機器への転送が行
われるようになる。
【００２６】一方、一致判定回路１７により仮アドレス
とヘッダアドレスとが一致せずに一致判定出力が発生さ
れなければ、ヘッダアドレスに誤りがあると判断され、
そのヘッダアドレスに対応するサブコードＱ信号の時間
情報データを基にアクセス制御回路１８によりアクセス
動作が行われ、誤りがあると判断されたヘッダアドレス
に対応するブロックのＣＤ−ＲＯＭデータの再生のし直
しが行われる。
とヘッダアドレスとが一致せずに一致判定出力が発生さ
れなければ、ヘッダアドレスに誤りがあると判断され、
そのヘッダアドレスに対応するサブコードＱ信号の時間
情報データを基にアクセス制御回路１８によりアクセス
動作が行われ、誤りがあると判断されたヘッダアドレス
に対応するブロックのＣＤ−ＲＯＭデータの再生のし直
しが行われる。
【００２７】したがって、ＣＤ−ＲＯＭデータがホスト
機器への転送が行われるまでにバッファＲＡＭ１４に格
納されている時間に余裕がある場合において、ホスト機
器からのコマンドで指定されたヘッダアドレスに対応す
るブロックのＣＤ−ＲＯＭデータがヘッダアドレスに誤
りが発生することにより正しくホスト機器に転送されな
いという状況が減少され、ホスト機器に転送されるＣＤ
−ＲＯＭデータの信頼性の向上が図れる。
機器への転送が行われるまでにバッファＲＡＭ１４に格
納されている時間に余裕がある場合において、ホスト機
器からのコマンドで指定されたヘッダアドレスに対応す
るブロックのＣＤ−ＲＯＭデータがヘッダアドレスに誤
りが発生することにより正しくホスト機器に転送されな
いという状況が減少され、ホスト機器に転送されるＣＤ
−ＲＯＭデータの信頼性の向上が図れる。
【００２８】この場合、ディスクの駆動速度を定格速度
より高速でディスクの読み取りを行わせ、データ転送レ
ートの高速化を図っているので、ＣＤ−ＲＯＭデータの
再生し直し時間を稼ぐのに有利とすることが出来る。
より高速でディスクの読み取りを行わせ、データ転送レ
ートの高速化を図っているので、ＣＤ−ＲＯＭデータの
再生し直し時間を稼ぐのに有利とすることが出来る。
【００２９】尚、誤りがあると判断されたヘッダアドレ
スに対応するブロックのＣＤ−ＲＯＭデータの再生のし
直しが行われても再度ヘッダアドレスに誤りがあると判
断された場合は、再度のＣＤ−ＲＯＭデータの再生のし
直しは行わず、ディスクの傷や汚れ等のディスク自体に
原因がある場合における無駄なＣＤ−ＲＯＭデータ再生
のし直しの繰り返しを防止する。
スに対応するブロックのＣＤ−ＲＯＭデータの再生のし
直しが行われても再度ヘッダアドレスに誤りがあると判
断された場合は、再度のＣＤ−ＲＯＭデータの再生のし
直しは行わず、ディスクの傷や汚れ等のディスク自体に
原因がある場合における無駄なＣＤ−ＲＯＭデータ再生
のし直しの繰り返しを防止する。
【００３０】図２は本発明の別の実施例を示すＣＤ−Ｒ
ＯＭディスク対応のディスク再生装置の回路ブロック図
であり、このディスク再生装置は一致判定回路１７から
の一致判定出力を用いてＲＡＭ制御回路１５によるバッ
ファＲＡＭ１４の制御の仕方を切り換えるように成され
ている。
ＯＭディスク対応のディスク再生装置の回路ブロック図
であり、このディスク再生装置は一致判定回路１７から
の一致判定出力を用いてＲＡＭ制御回路１５によるバッ
ファＲＡＭ１４の制御の仕方を切り換えるように成され
ている。
【００３１】尚、図２において、図１と同一回路には同
一の図番を付している。図２のディスク再生装置におい
ては、一致判定回路１７により仮アドレスとヘッダアド
レスとが一致したとして一致判定出力が発生されたとき
にＲＡＭ制御回路１５に与えるアドレス情報を切り換え
るスイッチ回路１９がヘッダ復調回路１０からのヘッダ
アドレスを選択するべく切り換えられる。その為、一致
判定回路１７から一致判定出力が発生されたときには、
ヘッダアドレスを基にＲＡＭ制御回路１５による制御が
行われ、そのヘッダアドレスのブロックのＣＤ−ＲＯＭ
データがバッファＲＡＭ１４から読み出される状態にな
る。
一の図番を付している。図２のディスク再生装置におい
ては、一致判定回路１７により仮アドレスとヘッダアド
レスとが一致したとして一致判定出力が発生されたとき
にＲＡＭ制御回路１５に与えるアドレス情報を切り換え
るスイッチ回路１９がヘッダ復調回路１０からのヘッダ
アドレスを選択するべく切り換えられる。その為、一致
判定回路１７から一致判定出力が発生されたときには、
ヘッダアドレスを基にＲＡＭ制御回路１５による制御が
行われ、そのヘッダアドレスのブロックのＣＤ−ＲＯＭ
データがバッファＲＡＭ１４から読み出される状態にな
る。
【００３２】一方、一致判定回路１７により仮アドレス
とヘッダアドレスとが一致せずに一致判定出力が発生さ
れないときにＲＡＭ制御回路１５に与えるアドレス情報
を切り換えるスイッチ回路１９が仮アドレス算出回路１
６からの仮アドレスを選択するべく切り換えられる。そ
の為、一致判定回路１７から一致判定出力が発生されな
いときには、仮アドレスを基にＲＡＭ制御回路１５によ
る制御が行われ、その仮アドレスのブロックのＣＤ−Ｒ
ＯＭデータがバッファＲＡＭ１４から読み出される状態
になる。
とヘッダアドレスとが一致せずに一致判定出力が発生さ
れないときにＲＡＭ制御回路１５に与えるアドレス情報
を切り換えるスイッチ回路１９が仮アドレス算出回路１
６からの仮アドレスを選択するべく切り換えられる。そ
の為、一致判定回路１７から一致判定出力が発生されな
いときには、仮アドレスを基にＲＡＭ制御回路１５によ
る制御が行われ、その仮アドレスのブロックのＣＤ−Ｒ
ＯＭデータがバッファＲＡＭ１４から読み出される状態
になる。
【００３３】したがって、一致判定出力が発生されずヘ
ッダアドレスに誤りがある場合、サブコードＱ信号の時
間情報データから本来のヘッダアドレスを推測した仮ア
ドレスによりバッファＲＡＭ１４から読み出されるＣＤ
−ＲＯＭデータが決定されるので、ヘッダアドレスが誤
っていてもＣＤ−ＲＯＭデータに誤りが無い場合におい
て、そのＣＤ−ＲＯＭデータが有効に使用できるように
なる。
ッダアドレスに誤りがある場合、サブコードＱ信号の時
間情報データから本来のヘッダアドレスを推測した仮ア
ドレスによりバッファＲＡＭ１４から読み出されるＣＤ
−ＲＯＭデータが決定されるので、ヘッダアドレスが誤
っていてもＣＤ−ＲＯＭデータに誤りが無い場合におい
て、そのＣＤ−ＲＯＭデータが有効に使用できるように
なる。
【００３４】
【発明の効果】以上述べた如く、本発明に係るディスク
再生装置においては、サブコードＱ信号の時間情報デー
タとヘッダアドレスとの一致判定を行っているので、Ｃ
Ｄ−ＲＯＭ規格のモード２／フォーム２のデータフォー
マットであってもヘッダの誤り検出が行える。
再生装置においては、サブコードＱ信号の時間情報デー
タとヘッダアドレスとの一致判定を行っているので、Ｃ
Ｄ−ＲＯＭ規格のモード２／フォーム２のデータフォー
マットであってもヘッダの誤り検出が行える。
【００３５】また、本発明は、ヘッダアドレスの誤りが
検出されたときにそのヘッダアドレスに対応するブロッ
クのＣＤ−ＲＯＭデータの再生のし直しを行うようにし
ているので、ホスト機器からのコマンドで指定されたヘ
ッダアドレスに対応するブロックのＣＤ−ＲＯＭデータ
がヘッダアドレスに誤りが発生することにより正しくホ
スト機器に転送されないという状況が減少され、ホスト
機器に転送されるＣＤ−ＲＯＭデータの信頼性の向上が
図れる。
検出されたときにそのヘッダアドレスに対応するブロッ
クのＣＤ−ＲＯＭデータの再生のし直しを行うようにし
ているので、ホスト機器からのコマンドで指定されたヘ
ッダアドレスに対応するブロックのＣＤ−ＲＯＭデータ
がヘッダアドレスに誤りが発生することにより正しくホ
スト機器に転送されないという状況が減少され、ホスト
機器に転送されるＣＤ−ＲＯＭデータの信頼性の向上が
図れる。
【００３６】また、本発明は、ヘッダアドレスの誤りが
検出されたときに仮アドレスを基にＲＡＭ制御回路によ
りバッファＲＡＭの制御が行われるようになるので、ヘ
ッダアドレスが誤っていてもＣＤ−ＲＯＭデータに誤り
が無い場合において、そのＣＤ−ＲＯＭデータを有効に
使用できるようになり、ホスト機器に転送されるＣＤ−
ＲＯＭデータの信頼性の向上が図れる。
検出されたときに仮アドレスを基にＲＡＭ制御回路によ
りバッファＲＡＭの制御が行われるようになるので、ヘ
ッダアドレスが誤っていてもＣＤ−ＲＯＭデータに誤り
が無い場合において、そのＣＤ−ＲＯＭデータを有効に
使用できるようになり、ホスト機器に転送されるＣＤ−
ＲＯＭデータの信頼性の向上が図れる。
【図１】本発明の一実施例を示すディスク再生装置の回
路ブロック図である。
路ブロック図である。
【図２】本発明の別の実施例を示すディスク再生装置の
回路ブロック図である。
回路ブロック図である。
２ クロック再生回路 ４ サブコード復調／ＣＲＣチェック回路 ７ デジタル信号処理回路 １０ ヘッダ復調回路 １１ ＣＤ−ＲＯＭ信号処理回路 １４ バッファＲＡＭ １５ ＲＡＭ制御回路 １６ 仮アドレス算出回路 １７ 一致判定回路 １８ アクセス制御回路 １９ スイッチ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/12 9295−5Ｄ Ｇ１１Ｂ 20/12
Claims (4)
- 【請求項１】 ＣＤ−ＲＯＭ規格のモード２／フォーム
２のデータフォーマットに準拠したディスクの再生が可
能なディスク再生装置であって、ディスクから読み取ら
れた読み取り信号からビットクロックを再生するビット
クロック再生回路と、ディスクから読み取られた読み取
り信号を前記クロック再生回路からのビットクロックに
同期させてデジタル信号処理してＣＤ−ＤＡ規格のデー
タフォーマットに準拠した範囲まで復調するデジタル信
号処理回路と、該デジタル信号処理回路により復調され
たＣＤ−ＲＯＭデータを前記クロック再生回路からのビ
ットクロックに同期させて更にデジタル信号処理してＣ
Ｄ−ＲＯＭ規格のデータフォーマットに準拠した復調を
行うＣＤ−ＲＯＭ信号処理回路と、前記デジタル信号処
理回路により分離されるサブコード信号を復調するサブ
コード復調回路と、該サブコード復調回路により復調さ
れたサブコードＱ信号の誤り検出を行う誤り検出回路
と、該サブコード復調回路により復調されたサブコード
Ｑ信号の時間情報データから前記ＣＤ−ＲＯＭ信号処理
回路により復調されるヘッダアドレスに相当する仮アド
レスを算出する仮アドレス算出回路と、前記誤り検出回
路により誤り無しと検出されたサブコードＱ信号の時間
情報データから前記仮アドレス算出回路により算出され
た仮アドレスと前記ＣＤ−ＲＯＭ信号処理回路により復
調されるヘッダの時間情報を示すヘッダアドレスとの一
致を判定する一致判定回路とを具備し、該一致判定回路
から一致判定出力が出力されないことにより前記ＣＤ−
ＲＯＭ信号処理回路により復調されるヘッダアドレスの
誤りを検出するようにしたことを特徴とするディスク再
生装置。 - 【請求項２】 前記一致判定回路から一致判定出力が出
力されないことにより前記ＣＤ−ＲＯＭ信号処理回路に
より復調されるヘッダアドレスが誤りと判定されたとき
にその誤りと判定されたヘッダアドレスに対応するＣＤ
−ＲＯＭデータ部分のディスクの読み直しを行うべくア
クセス動作を制御するアクセス制御回路を備えた請求項
１記載のディスク再生装置。 - 【請求項３】 ディスクの駆動速度を定格速度より高速
とし、定格速度より高速でディスクの読み取りを行って
データ転送レートの高速化が図られた請求項２記載のデ
ィスク再生装置。 - 【請求項４】 前記ＣＤ−ＲＯＭ信号処理回路によるデ
ジタル信号処理に使用されると共に、復調されたＣＤ−
ＲＯＭデータが一旦格納されるバッファメモリを制御す
るメモリ制御回路を備え、前記一致判定回路から一致判
定出力が出力されないことにより前記ＣＤ−ＲＯＭ信号
処理回路により復調されるヘッダアドレスの誤りが検出
されたときにそのヘッダアドレスに代えて前記仮アドレ
ス算出回路により算出された仮アドレスを基にして前記
メモリ制御回路によるバッファメモリの制御を行うよう
にしたことを特徴とする請求項１記載のディスク再生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18578295A JPH0935422A (ja) | 1995-07-21 | 1995-07-21 | ディスク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18578295A JPH0935422A (ja) | 1995-07-21 | 1995-07-21 | ディスク再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0935422A true JPH0935422A (ja) | 1997-02-07 |
Family
ID=16176810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18578295A Pending JPH0935422A (ja) | 1995-07-21 | 1995-07-21 | ディスク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0935422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11134818A (ja) * | 1997-10-27 | 1999-05-21 | Hitachi Ltd | ディジタル信号再生装置およびディジタル信号再生方法 |
| JP2003516598A (ja) * | 1999-09-10 | 2003-05-13 | 松下電器産業株式会社 | 誤り訂正装置 |
-
1995
- 1995-07-21 JP JP18578295A patent/JPH0935422A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11134818A (ja) * | 1997-10-27 | 1999-05-21 | Hitachi Ltd | ディジタル信号再生装置およびディジタル信号再生方法 |
| JP2003516598A (ja) * | 1999-09-10 | 2003-05-13 | 松下電器産業株式会社 | 誤り訂正装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818801A (en) | Shockproof optical reproduction device | |
| EP0563922B1 (en) | Data processing circuit for disc player | |
| KR100239347B1 (ko) | 디스크 재생기의 오디오 데이타 재생 장치 | |
| JP4618760B2 (ja) | 光ディスク再生装置およびそのデータ再生方法 | |
| JPH07169187A (ja) | Ｃｄ−ｒｏｍ再生装置 | |
| JPH0935422A (ja) | ディスク再生装置 | |
| KR100373377B1 (ko) | 광학 디스크 재생 장치 및 광학 디스크 재생 장치를제어하는 방법 | |
| JP3759992B2 (ja) | 記録情報再生装置 | |
| JP3796938B2 (ja) | ディジタルデータ再生装置 | |
| JPH06176504A (ja) | 光ディスク記録および再生方法 | |
| JPH1186464A (ja) | 信号処理装置 | |
| JPH11232797A (ja) | ディスク再生装置および再生方法 | |
| JPH10134515A (ja) | 同期回路 | |
| KR100257622B1 (ko) | 데이터복조방법 | |
| JPS6117271A (ja) | 光デイスク装置 | |
| JP3289450B2 (ja) | ディジタル映像記録再生装置 | |
| EP1389778B1 (en) | Method and apparatus for CD format detection | |
| JP3088281B2 (ja) | ディジタル磁気記録再生装置 | |
| JP2001126400A (ja) | ディスク再生装置およびディスク再生方法 | |
| JPH0765451A (ja) | 情報信号再生装置 | |
| JPH09180379A (ja) | ディスク再生装置及びディスク再生装置の制御方法 | |
| JP2003077221A (ja) | 光ディスク装置 | |
| JPH11259994A (ja) | データ処理装置 | |
| JPH11134801A (ja) | ディジタル信号再生装置 | |
| JPH10188484A (ja) | 圧縮データの同期検出回路 |