JP2003516598A - 誤り訂正装置 - Google Patents
誤り訂正装置Info
- Publication number
- JP2003516598A JP2003516598A JP2001524101A JP2001524101A JP2003516598A JP 2003516598 A JP2003516598 A JP 2003516598A JP 2001524101 A JP2001524101 A JP 2001524101A JP 2001524101 A JP2001524101 A JP 2001524101A JP 2003516598 A JP2003516598 A JP 2003516598A
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- signal processing
- block
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 108
- 238000001514 detection method Methods 0.000 claims abstract description 40
- 208000011580 syndromic disease Diseases 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 10
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
- H03M13/2924—Cross interleaved Reed-Solomon codes [CIRC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
処理装置に関するものである。
から読み出されるデータの信頼性を高めるために、高品質、高速化が要求されて
いる。それに伴って、ディスクの誤り訂正を行う信号処理装置は、迅速な処理手
段が求められるとともに、高倍速データ処理の実現を目指している。
行っていた。また、CD−ROMの信号処理装置は、まず入力されたデータをバ
ッファメモリに書き込むと同時に、CRC(Cyclic Redundanc
y Check)機能でデータの誤り検出を行い、CRCの結果、誤りなしと判
定されたならば、予め設定された誤り訂正の実行回数を減らしていた。
OMのように予め誤り訂正が行われないため、CD−ROMと比べると誤り率が
高いのが特徴である。そのために、DVD−ROMデータは、CRCを行うとほ
とんどの結果が、誤りありの判定となる。
次のような装置が提案された。 図6は、従来のDVD−ROM信号処理装置の構成を示すブロック図である。 図6において、DVD−ROM信号処理装置65は、光ピックアップ61で読
み出されたDVD−ROMのデジタル信号データ(以下、「データ」と称す)を
入力し、誤り訂正処理が行われた後にデータをホストコンピュータ63に出力す
るものである。また、DVD−ROM信号処理装置65は、制御マイコン62で
制御され、データを保存するバッファメモリ64と接続されている。
れるDVD−ROMデータを取り込んで、バッファメモリ64にデータを蓄積す
るFMTブロック651と、バッファメモリ64に格納されたデータの誤りを訂
正する誤り訂正ブロック652と、スクランブル処理されているデータを、ディ
スクランブル処理するディスクランブルブロック653と、バッファメモリ64
に格納されている誤り訂正後のデータの誤りを検出する誤り検出ブロック654
と、誤り検出ブロック654でデータの誤りを検出した結果、誤りのないデータ
をホストコンピュータに転送するホストインタフェースブロック655と、DV
D−ROM信号処理装置65及びバッファメモリ64の間での処理を制御するメ
モリインタフェースブロック656とを備えている。
を図4、及び図6を用いて説明する。 図4は、1ECCブロックを構成するデータフォーマットを示す図である。 光ピックアップ61から出力されるDVD−ROMデータの論理フォーマット
は、図4に示すように、182×208バイトを1ECC(Error Cor
recting Code)ブロックとして構成している。
語として、1つの構成単位を形成している。C1符号語は、172バイトのユー
ザデータと10バイトのC1パリティで構成されている。1ECCブロックは、
C1符号語と、各C1符号語から1バイトずつ計208バイト集めたC2符号語
とから構成されており、C2符号語は、192バイトのユーザデータと16バイ
トのC2パリティで構成されている。なお、DVD−ROMデータは、予めスク
ランブル処理が施されている。
DVD−ROMのシリアルデータをパラレルデータに変換(シリアルパラレル変
換)し、変換されたデータを復調、及び同期検出して、パラレルデータとしてメ
モリインタフェースブロック656を介してバッファメモリ64に書き込む。
バッファメモリ64内に書き込まれたDVD−ROMデータを読み込み、図4に
示したC1符号語、及びC2符号語のシンドローム計算を行い、シンドローム計
算の結果を用いて、誤りのあるデータの誤り位置と誤りパターンを計算する。そ
して、シンドローム計算の結果、データに誤りがなければ誤り訂正処理を終了す
る。しかしながら、データに誤りがあれば、メモリインタフェースブロック65
6を介して、バッファメモリ64に格納された誤りのあるデータを読み込み、誤
りのあるデータに対して訂正を行い、訂正されたデータを、メモリインタフェー
スブロック656を介して、バッファメモリ64に格納された誤りのあるデータ
のアドレスに上書きする。
介して、バッファメモリ64に格納された誤り訂正が終了したDVD−ROMデ
ータを読み込み、所定の方式でディスクランブル処理を行い、メモリインタフェ
ースブロック656を介して、バッファメモリ64に書き込む。
バッファメモリ64内のディスクランブル処理の終了したDVD−ROMデータ
を読み込み、再び所定の計算を行うことで、読み出したデータ中の誤りを検出す
る。 ホストインタフェースブロック655は、誤り訂正ブロック652、及び誤り
検出ブロック654において誤りなしと判定されたDVD−ROMデータを、ホ
ストコンピュータ63に転送する。 また、上記各ブロックは、制御マイコン62の指示によって、所定のタイミン
グで動作するように構成されている。
データの誤り訂正を行う際に、次のような動作がバッファメモリ64に対して行
われていた。まず、FMTブロック651からのデータの書き込み、誤り訂正ブ
ロック652からのデータの読み出し及び書き込み、さらに、ディスクランブル
ブロック653からのデータの読み出し及び書き込み、誤り検出ブロック654
からのデータの読み出し、さらに、ホストインタフェースブロック655からの
データの読み出し、の動作が行われる。つまり、バッファメモリ64を介してデ
ータの読み書きが頻繁に行われるので、メモリバンド幅が圧迫され、高速アクセ
ス、高倍速に対応したデータ信号処理を行うことができないという問題点を有し
ていた。
数を減らすことにより、メモリアクセス回数を削減し、高倍速データ処理を実現
することのできる信号処理装置を提供することを目的とする。
に対して、所定のデジタル信号処理を施し、該所定のデジタル信号処理を施した
データを所定の誤り訂正ブロック単位で誤り訂正を実行する信号処理装置におい
て、上記所定のデジタル信号処理を施したデータを順次記憶する記憶手段と、上
記所定のデジタル信号処理を施したデータに対し、所定の誤り訂正ブロック単位
で誤り訂正を行う誤り訂正手段と、該誤り訂正されたデータにディスクランブル
処理を施し、該ディスクランブル処理後のデータの誤りの検出を行うディスクラ
ンブル・誤り検出手段と、該誤り検出されたデータに誤りが存在しないならば、
該誤りの存在しないデータを表示装置に転送する制御手段とを備えたことを特徴
とするものである。
ができ、装置自体の低消費電力化を図ることができる。また、誤り訂正を行うた
めに記憶手段に対しアクセスするメモリアクセス回数を削減することができ、こ
れにより、記憶手段に対するアクセス権を他のブロックに割り当てることが可能
となり、信号処理装置の高倍速処理を実現することができる。
訂正手段は、上記所定のデジタル信号処理を施したデータのシンドロームを計算
するシンドローム計算部と、該シンドローム計算を行った後に、誤りの位置、及
び誤りのパターンを計算する誤り位置・パターン計算部と、該誤り位置・パター
ン計算部によって検出された上記データの誤り訂正不能の有無の情報を保持する
誤り訂正結果保持手段と、上記シンドローム計算の結果に基づいてデータの誤り
を訂正するデータ訂正手段と、データの誤り訂正回数を制御する誤り訂正回数制
御手段とを備えたことを特徴とするものである。
記憶手段に対しアクセスするメモリアクセス時間も削減することができ、さらに
、データ処理の高速化を図ることが可能である。
スクランブル・誤り検出手段は、上記誤り訂正手段において誤り訂正されたデー
タに、ディスクランブル処理を施すディスクランブル処理手段と、該ディスクラ
ンブル処理されたデータの誤りを検出する誤り検出手段と、該誤り検出されたデ
ータの誤りの有無の結果を保持する誤り検出結果保持手段とを備えたことを特徴
とするものである。
場合は、再び誤り訂正を行うことなくデータをホストコンピュータに転送するた
め、誤り訂正の実行回数を削減することができる。従って、装置自体の低消費電
力化を図ることが可能である。
のデジタル信号処理を施したデータは、上記記憶手段から所定の誤り訂正ブロッ
ク単位でデータを読み出して誤りの検出、及び誤りの訂正を行い、誤りが存在す
るならば、上記所定の誤り訂正ブロック単位で、上記誤り訂正手段においてデー
タの誤りを訂正し、誤りが存在しないならば、上記所定の誤り訂正ブロック単位
で、上記表示手段にデータを転送することを特徴とする。
ック単位のデータに対する、2回目以降の誤り訂正を停止、あるいは誤りの訂正
回数を削減することにより、記憶手段に対しアクセスするメモリアクセス時間を
短縮することが可能となり、さらに、ホストコンピュータへのデータの高速転送
を行うことが可能である。
すブロック図である。 図1において、DVD−ROM信号処理装置15は、光ピックアップ11で読
み出されたDVD−ROMのデジタル信号データ(以下、「データ」と称す)を
入力し、誤り訂正処理が行われた後にデータをホストコンピュータ13に出力す
るものである。また、DVD−ROM信号処理装置15は、制御マイコン12で
制御され、データを保存するキャッシュメモリ16と、キャッシュメモリ16に
保存されたデータを保存するバッファメモリ14とを接続している。
れるDVD−ROMデータを取り込むFMTブロック151と、キャッシュメモ
リ16及びバッファメモリ14に格納されたデータの誤りを訂正する誤り訂正ブ
ロック152と、スクランブル処理されているデータにディスクランブル処理を
施し、ディスクランブル処理後のデータの誤りを検出するディスクランブル・誤
り検出ブロック153と、バッファメモリ14に格納されている、誤り訂正後の
データの誤りを検出する誤り検出ブロック154と、誤り検出ブロック154で
データの誤りを検出した結果、誤りのないデータをホストコンピュータ13に転
送するホストインタフェースブロック155と、DVD−ROM信号処理装置1
5とバッファメモリ14の間での処理を制御するメモリインタフェースブロック
B156と、DVD−ROM信号処理装置15とキャッシュメモリ16の間での
処理を制御するメモリインタフェースブロックA157とを備えている。
作を説明する。 図4は、1ECCブロックを構成するデータフォーマットを示す図である。 光ピックアップ11から出力されるDVD−ROMデータの論理フォーマット
は、図4に示すように、182×208バイトを1ECCブロックとして構成し
ている。
語として、1つの構成単位を形成している。C1符号語は、172バイトのユー
ザデータと10バイトのC1パリティで構成されている。1ECCブロックは、
C1符号語と、各C1符号語から1バイトずつ計208バイト集めたC2符号語
とから構成されており、C2符号語は、192バイトのユーザデータと16バイ
トのC2パリティで構成されている。なお、DVD−ROMデータは、予めスク
ランブル処理が施されている。
タは、FMTブロック151で、シリアルデータをパラレルデータに変換(シリ
アルパラレル変換)する。変換されたパラレルデータは、復調、及び同期検出し
て、一方をメモリインタフェースブロックA157を介して、キャッシュメモリ
16に書き込み、また同時に、他方のパラレルデータを、1ECCブロック毎に
誤り訂正ブロック152に転送し、誤り訂正を行う。誤り訂正ブロック152に
よって、誤り訂正が終了したデータは、メモリインタフェースブロックA157
を介してキャッシュメモリ16に書き込む。
7を介してキャッシュメモリ16から読み出し、ディスクランブル・誤り検出ブ
ロック153で、スクランブル処理が施されたデータにディスクランブル処理を
行い、誤り検出を行って、メモリインタフェースブロックB156を介して、バ
ッファメモリ14に転送する。このとき、ディスクランブル・誤り検出ブロック
153でデータに誤りが存在すれば、再び誤り訂正ブロック152において、誤
りの訂正を行う。
リ14からメモリインタフェースブロックB156を介して、誤り検出ブロック
154に入力され、そこで、再度、誤りの検出が行われる。そして、誤り検出の
結果、誤りが存在しないと判断されたデータは、ホストインタフェースブロック
155を介してホストコンピュータ13に転送される。
力されたDVD−ROMデータに対して1ECCブロック単位で誤り検出、及び
誤り訂正を行い、誤りが存在する場合は、1ECCブロック単位で誤りの訂正を
行い、誤りが存在しない場合は、1ECCブロック単位でホストコンピュータ1
3にデータを転送するようにしたので、従来例では、所定の誤り訂正の回数分、
データの誤り訂正を行っていたが、そのような無駄な訂正作業を回避することが
でき、誤りの訂正回数の削減を図ることができる。よって、装置自体の低消費電
力化を図ることが可能である。また、誤り訂正を行うためにバッファメモリ14
に対しアクセスするメモリアクセス回数を削減することができるため、バッファ
メモリ14に対するアクセス権を他のブロックに割り当てることが可能となり、
信号処理装置の高倍速化を実現することができる。
ク図である。 図2において、誤り訂正ブロック152は、シンドローム計算を行うシンドロ
ーム計算器1521と、ディスクランブル処理されているデータにスクランブル
処理を行うスクランブル回路1522と、シンドローム計算器1521の計算結
果から、データの誤り位置、及び誤りパターンを算出し、また、誤り訂正が不能
なデータ(以下、「誤り訂正不能データ」と称す)の検出を行う誤り位置・パタ
ーン計算ブロック1523と、誤り位置・パターン計算ブロック1523におい
て検出された、誤り訂正不能データの有無の情報を保持する誤り訂正結果保持回
路1524と、誤り位置・パターン計算ブロック1523によってシンドローム
から計算された誤りの位置、及び誤りのパターン情報に従って、データの誤りを
訂正するデータ訂正回路1525と、データの誤り訂正回数を制御する誤り訂正
回数制御回路1526とを備えている。
明する。 まず、上述した実施の形態1において、誤り訂正ブロック152に転送される
DVD−ROMデータは、1ECCブロック毎にシンドローム計算器1521に
入力されて、シンドローム計算を行う。このとき、C1符号語分の182バイト
のデータが入力された時点で誤りが存在すれば、そのシンドローム計算の結果を
、誤り位置・パターン計算ブロック1523に転送し、誤りの位置、及び誤りの
パターンの計算を行う。
、検出した訂正不能誤りの有無の情報は、誤り訂正結果保持回路1524に保持
する。そして、誤り訂正結果保持回路1524に保持された訂正不能誤りの有無
の情報は、誤り訂正回数制御回路1526に出力される。
置、及びパターンの情報は、データ訂正回路1525に転送される。データ訂正
回路1525は、誤り位置が示すアドレスに格納されているデータを、メモリイ
ンタフェースブロックA157を介してキャッシュメモリ16から読み出し、誤
り位置・パターン計算ブロック1523によって算出された誤りの位置、及び誤
りのパターンを用いて、誤りの訂正を行う。そして、データ訂正回路1525で
誤りの訂正を行ったデータは、メモリインタフェースブロックA157を介して
キャッシュメモリ16に格納されたデータの誤り位置を示すアドレスに書き込む
。
・誤り検出ブロック153において誤りの検出を行い、メモリインタフェースブ
ロックBを介して、バッファメモリ14に転送される。このとき、ディスクラン
ブル・誤り検出ブロック153で誤りが検出されたならば、再び誤り訂正ブロッ
ク152において誤りの訂正を行う。以下、その詳細について説明する。
24、及び図1のディスクランブル・誤り検出ブロック153からの情報をもと
に、バッファメモリ14に格納されているデータの誤りの有無を判定する。そし
て、判定の結果、誤りが存在していないならば、誤り訂正回数制御回路1526
は制御マイコン12に対して誤りなしのステータスを出力する。しかしながら、
バッファメモリ14に格納されているデータに誤りが存在するならば、誤り訂正
回数制御回路1526は制御マイコン12に対して誤りありのステータスを出力
するとともに、再びシンドローム計算器1521において、シンドローム計算を
行う。
してバッファメモリ14に格納された誤りのあるデータを読み出す。読み出され
たデータは、まず、スクランブル回路1522によってスクランブル処理を施し
、シンドローム計算が可能なデータに変換される。変換後のデータは、1ECC
ブロック毎にシンドローム計算器1521に入力し、シンドローム計算を行う。
そして、C1符号語分の182バイトのデータもしくはC2符号語分の208バ
イトのデータが、シンドローム計算器1521に入力された時点で誤りが存在す
れば、そのシンドローム計算の結果を、誤り位置・パターン計算ブロック152
3に転送し、誤りの位置、及び誤りのパターンの計算を行う。
525に転送される。データ訂正回路1525は、誤り位置を示すアドレスのデ
ータを、メモリインタフェースブロックB156を介してバッファメモリ14か
ら読み出し、誤り位置・パターン計算ブロック1523によって算出された誤り
の位置、及び誤りのパターンを用いて、誤りの訂正を行う。そして、データ訂正
回路1525で誤りの訂正を行ったデータは、メモリインタフェースブロックB
156を介してバッファメモリ14に格納されたデータの誤り位置を示すアドレ
スに書き込む。
152に入力された1ECCブロック単位のデータに対して、シンドローム計算
を行い、その計算結果に応じて、1ECCブロック単位でデータの誤り訂正を行
うようにしたので、誤り訂正回数を削減することができ、さらに記憶手段に対し
アクセスするメモリアクセス回数を削減することができる。従って、データ処理
の高速化を図ることが可能である。
の詳細を示すブロック図である。 図3において、ディスクランブル・誤り検出ブロック153は、スクランブル
処理されたデータにディスクランブル処理を行うディスクランブル回路1531
と、ディスクランブル処理されたデータの誤りを検出する誤り検出回路1532
と、誤り検出回路1532によって検出された誤りの有無の結果を保持する、誤
り検出結果保持回路1533とを備えている。
用いてその動作を説明する。 まず、誤り訂正ブロック152において、誤り訂正が行われたデータは、メモ
リインタフェースブロックA157を介して、キャッシュメモリ16からディス
クランブル回路1531に入力され、所定の方式に従ってディスクランブル処理
される。ディスクランブル処理されたデータは、誤り検出回路1532に転送さ
れ、所定の計算を行うことでデータ中の誤りを検出する。誤り検出後のデータは
、メモリインタフェースブロックB156を介して、バッファメモリ14に転送
される。また、誤り検出回路1532の検出結果の情報は、誤り検出結果保持回
路1533にラッチされ、誤り訂正ブロック152内の誤り訂正回数制御回路1
526(図2)に出力される。
・誤り検出ブロック153において、データをディスクランブル処理後に、誤り
の検出を行い、誤り検出の結果、誤りが存在しない場合は、再び誤り訂正を行う
ことなくデータをホストコンピュータに転送するようにしたので、誤り訂正の実
行回数を削減することができ、信号処理装置の低消費電力化を図ることが可能で
ある。
クセスのタイミング図である。 まず、図5に示す各符号について説明する。 N〜N+3は、DVD−ROM信号処理装置に入力されたデータが、1ECC
ブロック毎に誤り訂正される際の各ブロックのブロック番号を示す。
ク151を介してキャッシュメモリ16、及び誤り訂正ブロック152に入力さ
れ、1回目の誤り訂正が行われるまでの処理過程を示す。 処理2は、処理1の過程において、データに誤りが存在する場合、誤り訂正ブ
ロック152において、2回目以降の誤り訂正を行う処理過程を示す。 処理3は、データに誤りが存在しない場合、ホストインタフェースブロック1
55を介して、ホストコンピュータ13に誤りのないデータを転送するまでの処
理過程を示す。
ングについて、図5を用いてその動作を説明する。 図5において、例えば、N、N+2、N+3ブロック目のデータは、誤りのな
い、もしくは誤り訂正の可能なC1符号語によって構成されており、N+1ブロ
ック目のデータは、誤り訂正が不能なC1符号語を含むものとする。
りのないデータがバッファメモリ14に格納され、処理1が実行された後に、処
理2を実行することなく、処理3で、1ECCブロック単位でホストコンピュー
タ13に誤りのないデータを転送する。
ータに誤りが存在しているので、処理2を実行し、誤りのあるデータを訂正する
。そして、最終的に誤りがないと判断されたデータを含むブロックは、処理3で
、誤りのないデータをホストコンピュータ13に転送する。
力されたDVD−ROMデータは、データの取り込み開始からホストコンピュー
タ13にデータを転送するまで、1ECCブロック単位で処理するようにしたの
で、例えば、1ECCブロックのデータが処理1を実行後、誤りが存在しないた
めに処理2を実行することなく処理3が実行される場合は、信号処理装置内のア
クセス時間を1ECCブロック分短縮することができる。従って、ホストコンピ
ュータ13へのデータの高速転送を実現することが可能である。
により、メモリアクセス回数を削減し、データを高倍速に処理することができ、
特に、DVD−ROMなどの高速化が要求される信号処理装置に適している。
ク図である。
る。
示すブロック図である。
ミング図である。
Claims (4)
- 【請求項1】 記録媒体から読み出されるデータに対して、所定のデジタル
信号処理を施し、該所定のデジタル信号処理を施したデータを所定の誤り訂正ブ
ロック単位で誤り訂正を実行する信号処理装置において、 上記所定のデジタル信号処理を施したデータを順次記憶する記憶手段と、 上記所定のデジタル信号処理を施したデータに対し、所定の誤り訂正ブロック
単位で誤り訂正を行う誤り訂正手段と、 該誤り訂正されたデータにディスクランブル処理を施し、該ディスクランブル
処理後のデータの誤りの検出を行うディスクランブル・誤り検出手段と、 該誤り検出されたデータに誤りが存在しないならば、該誤りの存在しないデー
タを表示装置に転送する制御手段とを備えた、 ことを特徴とする信号処理装置。 - 【請求項2】 請求項1に記載の信号処理装置において、 上記誤り訂正手段は、 上記所定のデジタル信号処理を施したデータのシンドロームを計算するシンド
ローム計算部と、 該シンドローム計算を行った後に、誤りの位置、及び誤りのパターンを計算す
る誤り位置・パターン計算部と、 該誤り位置・パターン計算部によって検出された上記データの誤り訂正不能の
有無の情報を保持する誤り訂正結果保持手段と、 上記シンドローム計算の結果に基づいてデータの誤りを訂正するデータ訂正手
段と、 データの誤り訂正回数を制御する誤り訂正回数制御手段とを備えた、 ことを特徴とする信号処理装置。 - 【請求項3】 請求項1に記載の信号処理装置において、 上記ディスクランブル・誤り検出手段は、 上記誤り訂正手段において誤り訂正されたデータに、ディスクランブル処理を
施すディスクランブル処理手段と、 該ディスクランブル処理されたデータの誤りを検出する誤り検出手段と、 該誤り検出されたデータの誤りの有無の結果を保持する誤り検出結果保持手段
とを備えた、 ことを特徴とする信号処理装置。 - 【請求項4】 請求項1に記載の信号処理装置において、 上記所定のデジタル信号処理を施したデータは、上記記憶手段から所定の誤り
訂正ブロック単位でデータを読み出して誤りの検出、及び誤りの訂正を行い、 誤りが存在するならば、上記所定の誤り訂正ブロック単位で、上記誤り訂正手
段においてデータの誤りを訂正し、 誤りが存在しないならば、上記所定の誤り訂正ブロック単位で、上記表示手段
にデータを転送する、 ことを特徴とする信号処理装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-256736 | 1999-09-10 | ||
JP25673699 | 1999-09-10 | ||
PCT/JP2000/006122 WO2001020607A1 (en) | 1999-09-10 | 2000-09-08 | Signal processor for correcting and detecting errors |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003516598A true JP2003516598A (ja) | 2003-05-13 |
Family
ID=17296739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001524101A Pending JP2003516598A (ja) | 1999-09-10 | 2000-09-08 | 誤り訂正装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6912682B1 (ja) |
JP (1) | JP2003516598A (ja) |
KR (1) | KR100430657B1 (ja) |
CN (1) | CN1155965C (ja) |
ID (1) | ID28834A (ja) |
TW (1) | TW512320B (ja) |
WO (1) | WO2001020607A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7120836B1 (en) * | 2000-11-07 | 2006-10-10 | Unisys Corporation | System and method for increasing cache hit detection performance |
US20040047209A1 (en) * | 2000-11-22 | 2004-03-11 | Chuen-Der Lien | FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same |
US7278083B2 (en) * | 2003-06-27 | 2007-10-02 | International Business Machines Corporation | Method and system for optimized instruction fetch to protect against soft and hard errors |
US7831882B2 (en) | 2005-06-03 | 2010-11-09 | Rambus Inc. | Memory system with error detection and retry modes of operation |
US9459960B2 (en) | 2005-06-03 | 2016-10-04 | Rambus Inc. | Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation |
KR100668678B1 (ko) * | 2005-12-09 | 2007-01-12 | 한국전자통신연구원 | 부반송파 할당 방식에 혼재된 수신 신호를 복조하는 직교주파수 분할 다중 시스템의 단말 복조 장치 및 방법 |
US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
US8352805B2 (en) | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
KR100813630B1 (ko) * | 2007-02-07 | 2008-03-14 | 삼성전자주식회사 | 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법 |
CN101743591B (zh) | 2007-12-21 | 2013-03-06 | Lsi公司 | 用于记录通道中自适应均衡的系统和方法 |
US7924523B2 (en) * | 2007-12-21 | 2011-04-12 | Lsi Corporation | Frequency domain approach for efficient computation of fixed-point equalization targets |
KR20100004792A (ko) * | 2008-07-04 | 2010-01-13 | 삼성전자주식회사 | 손상된 정보를 저장하는 방법, 손상된 정보를 저장할 수있는 정보 처리 장치, 손상된 정보를 저장 가능하게송신하는 정보 저장 장치, 손상된 정보를 저장하기 위한소프트웨어가 기록된, 정보 처리 장치로 읽을 수 있는 매체 |
US7924518B2 (en) * | 2008-08-27 | 2011-04-12 | Lsi Corporation | Systems and methods for adaptive write pre-compensation |
US9281908B2 (en) * | 2008-10-08 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for memory efficient signal and noise estimation |
US7948702B2 (en) * | 2008-12-18 | 2011-05-24 | Lsi Corporation | Systems and methods for controlling data equalization |
US8154815B2 (en) * | 2008-12-18 | 2012-04-10 | Lsi Corporation | Systems and methods for generating equalization data using shift register architecture |
US7965467B2 (en) * | 2008-12-18 | 2011-06-21 | Lsi Corporation | Systems and methods for generating equalization data |
US7929240B2 (en) * | 2008-12-18 | 2011-04-19 | Lsi Corporation | Systems and methods for adaptive MRA compensation |
US7974030B2 (en) | 2008-12-23 | 2011-07-05 | Lsi Corporation | Systems and methods for dibit correction |
US7948699B2 (en) * | 2009-01-02 | 2011-05-24 | Lsi Corporation | Systems and methods for equalizer optimization in a storage access retry |
US7969337B2 (en) * | 2009-07-27 | 2011-06-28 | Lsi Corporation | Systems and methods for two tier sampling correction in a data processing circuit |
US8139305B2 (en) * | 2009-09-14 | 2012-03-20 | Lsi Corporation | Systems and methods for timing and gain acquisition |
US8854752B2 (en) | 2011-05-03 | 2014-10-07 | Lsi Corporation | Systems and methods for track width determination |
US8762440B2 (en) | 2011-07-11 | 2014-06-24 | Lsi Corporation | Systems and methods for area efficient noise predictive filter calibration |
US9112538B2 (en) | 2013-03-13 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for loop feedback |
US8848776B1 (en) | 2013-03-25 | 2014-09-30 | Lsi Corporation | Systems and methods for multi-dimensional signal equalization |
US8929010B1 (en) | 2013-08-21 | 2015-01-06 | Lsi Corporation | Systems and methods for loop pulse estimation |
EP3776207B1 (en) | 2018-03-26 | 2023-08-09 | Rambus Inc. | Command/address channel error detection |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
JPS63272226A (ja) * | 1987-04-30 | 1988-11-09 | Sharp Corp | リ−ドソロモン符号の復号方法 |
JPH06260943A (ja) * | 1993-03-04 | 1994-09-16 | Matsushita Electric Ind Co Ltd | 誤り訂正装置 |
JPH08129828A (ja) * | 1994-10-31 | 1996-05-21 | Sony Disc Technol:Kk | データ記録方法、データ記録装置、データ再生方法及びデータの記録媒体 |
JPH0935422A (ja) * | 1995-07-21 | 1997-02-07 | Sanyo Electric Co Ltd | ディスク再生装置 |
JPH0991889A (ja) * | 1995-09-29 | 1997-04-04 | Matsushita Electric Ind Co Ltd | データ誤り訂正装置 |
JPH0991899A (ja) * | 1995-09-20 | 1997-04-04 | Toshiba Corp | ディスク記録再生装置及びそれに適用するヘッド位置決め制御方法 |
JPH10124995A (ja) * | 1996-10-22 | 1998-05-15 | Sony Corp | データアクセス制御装置および方法 |
JPH10134526A (ja) * | 1996-10-24 | 1998-05-22 | Ricoh Co Ltd | 信号処理回路 |
JPH1125615A (ja) * | 1997-06-28 | 1999-01-29 | United Microelectron Corp | Cd−romドライブの制御回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09139026A (ja) | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | ディジタルデータ再生装置 |
KR100235062B1 (ko) * | 1996-06-04 | 1999-12-15 | 윤종용 | 디지탈 비디오디스크 재생장치의 시스템 디코더 |
JP3284900B2 (ja) | 1996-10-18 | 2002-05-20 | 松下電器産業株式会社 | データ復号方法 |
KR19980065723A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치 |
KR100223634B1 (ko) | 1997-01-15 | 1999-10-15 | 윤종용 | 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법 |
US6003151A (en) * | 1997-02-04 | 1999-12-14 | Mediatek Inc. | Error correction and detection system for mass storage controller |
JPH11168392A (ja) | 1997-12-04 | 1999-06-22 | Toshiba Corp | データ誤り訂正装置及びデータ誤り訂正方法 |
CN100383886C (zh) | 1998-02-25 | 2008-04-23 | 松下电器产业株式会社 | 纠错装置和纠错方法 |
TW413785B (en) * | 1998-04-15 | 2000-12-01 | Fujitsu Ltd | Signal processor having feedback loop control for decision feedback equalizer |
US6266712B1 (en) * | 1999-03-27 | 2001-07-24 | Joseph Reid Henrichs | Optical data storage fixed hard disk drive using stationary magneto-optical microhead array chips in place of flying-heads and rotary voice-coil actuators |
-
2000
- 2000-09-07 TW TW089118334A patent/TW512320B/zh not_active IP Right Cessation
- 2000-09-08 ID IDW00200101260A patent/ID28834A/id unknown
- 2000-09-08 CN CNB008022313A patent/CN1155965C/zh not_active Expired - Fee Related
- 2000-09-08 WO PCT/JP2000/006122 patent/WO2001020607A1/en active IP Right Grant
- 2000-09-08 JP JP2001524101A patent/JP2003516598A/ja active Pending
- 2000-09-08 US US09/831,505 patent/US6912682B1/en not_active Expired - Fee Related
- 2000-09-08 KR KR10-2001-7005840A patent/KR100430657B1/ko not_active IP Right Cessation
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
JPS63272226A (ja) * | 1987-04-30 | 1988-11-09 | Sharp Corp | リ−ドソロモン符号の復号方法 |
JPH06260943A (ja) * | 1993-03-04 | 1994-09-16 | Matsushita Electric Ind Co Ltd | 誤り訂正装置 |
JPH08129828A (ja) * | 1994-10-31 | 1996-05-21 | Sony Disc Technol:Kk | データ記録方法、データ記録装置、データ再生方法及びデータの記録媒体 |
JPH0935422A (ja) * | 1995-07-21 | 1997-02-07 | Sanyo Electric Co Ltd | ディスク再生装置 |
JPH0991899A (ja) * | 1995-09-20 | 1997-04-04 | Toshiba Corp | ディスク記録再生装置及びそれに適用するヘッド位置決め制御方法 |
JPH0991889A (ja) * | 1995-09-29 | 1997-04-04 | Matsushita Electric Ind Co Ltd | データ誤り訂正装置 |
JPH10124995A (ja) * | 1996-10-22 | 1998-05-15 | Sony Corp | データアクセス制御装置および方法 |
JPH10134526A (ja) * | 1996-10-24 | 1998-05-22 | Ricoh Co Ltd | 信号処理回路 |
JPH1125615A (ja) * | 1997-06-28 | 1999-01-29 | United Microelectron Corp | Cd−romドライブの制御回路 |
Also Published As
Publication number | Publication date |
---|---|
CN1327593A (zh) | 2001-12-19 |
WO2001020607A1 (en) | 2001-03-22 |
US6912682B1 (en) | 2005-06-28 |
CN1155965C (zh) | 2004-06-30 |
ID28834A (id) | 2001-07-05 |
KR20010080966A (ko) | 2001-08-25 |
KR100430657B1 (ko) | 2004-05-10 |
TW512320B (en) | 2002-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003516598A (ja) | 誤り訂正装置 | |
US20020124129A1 (en) | Method for using RAM buffers with multiple accesses in flash-based storage systems | |
JP2000004170A (ja) | 訂正検査方法及び訂正検査装置 | |
JP2004514184A (ja) | デジタル・データにおけるソフト・エラーを訂正するための方法および装置 | |
JP2696212B2 (ja) | 誤り訂正装置 | |
JPH07154271A (ja) | データ訂正装置 | |
JP3584566B2 (ja) | データ誤り訂正装置 | |
JP2002230916A (ja) | 情報再生装置 | |
US7269779B2 (en) | Data reproducing method and data reproducing apparatus | |
JPH01307063A (ja) | 光デイスク記録再生装置 | |
JP2003177973A (ja) | データ処理装置 | |
JP3358701B2 (ja) | ベリファイ方法およびベリファイ装置 | |
JPS63237264A (ja) | 情報記録方式 | |
JP3259688B2 (ja) | データ処理回路 | |
JPH0816864B2 (ja) | 磁気デイスク処理装置 | |
JP2614130B2 (ja) | 磁気テープ装置 | |
JPH04205133A (ja) | ディスク制御装置 | |
JP2779540B2 (ja) | 磁気テープ装置 | |
JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
JPH0242688A (ja) | 磁気ディスク装置 | |
JP2004199740A (ja) | 情報再生装置、情報記録再生装置、情報再生方法及び情報記録再生方法 | |
JPH0327433A (ja) | 電子ディスク装置 | |
JPH06202819A (ja) | ディスク装置 | |
JP2001076441A (ja) | 光ディスク再生装置、光ディスク再生システム、及びデータ再生方法 | |
JPH02230556A (ja) | ディスク処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050706 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050729 |