TW512320B - Signal processing device - Google Patents
Signal processing device Download PDFInfo
- Publication number
- TW512320B TW512320B TW089118334A TW89118334A TW512320B TW 512320 B TW512320 B TW 512320B TW 089118334 A TW089118334 A TW 089118334A TW 89118334 A TW89118334 A TW 89118334A TW 512320 B TW512320 B TW 512320B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- error
- signal processing
- error correction
- block
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 90
- 238000012937 correction Methods 0.000 claims abstract description 100
- 238000001514 detection method Methods 0.000 claims description 47
- 238000004364 calculation method Methods 0.000 claims description 27
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 208000024891 symptom Diseases 0.000 claims description 5
- 208000011580 syndromic disease Diseases 0.000 claims description 5
- 230000015654 memory Effects 0.000 abstract description 79
- 238000000034 method Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 12
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 238000009434 installation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 101100062121 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cyc-1 gene Proteins 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000002490 cerebral effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012821 model calculation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
- H03M13/2924—Cross interleaved Reed-Solomon codes [CIRC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
Description
512320 A7 B7 五、發明說明（ [技術領域] 請 先 閱 讀 背 面 之 注 意 事 項 本發明有關於檢測從記錄媒體讀出之資料，對其進行訂 正之信號處理裝置。 [背景技術] 近年來廣泛普及之作爲數位記憶裝置之DVD-ROM ,爲著 提及從光碟讀出之資料之可靠度，要求其具有高品質和高 速化。因應此種要求，用以進行光碟之錯誤訂正之信號處理 裝置被要求成爲迅速之處理裝置，而且目標指向實現高倍 速資料處理。 訂 在習知之CD-ROM之信號處理裝置中，進行預先設定之 次數之錯誤訂正。另外，CD-ROM之信號處理裝置是首先 將被輸入之資料寫入到緩衝記憶器，同時以CRC ( Cy c 1 i c Redundancy Check)功能進行資料之錯誤之檢測，CRC之 結果假如判定爲沒有錯誤時，就減少預先設定之錯誤訂正 之實行次數。 但是，在DVD-ROM資料之情況，因爲被輸入之資料不是 如同CD-ROM的預先進行錯誤訂正，所以當與CD-ROM比較 時具有錯誤率較高之特徵。因此，DVD-ROM資料進行CRC 之結果會判定具有錯誤。 經濟部智慧財產局員工消費合作社印製 因此，爲著改善該習知之DVD-ROM信號處理裝置之問題 而提案有下面所述之裝置。 第6圖是方塊圖，用來表示習知之DVD-ROM之信號處理 裝置之構造。 在第6圖中，DVD-ROM信號處理裝置65被輸入有利用光 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 __ B7___ 五、發明說明（> ) 拾波器61讀出之DVD-ROM之數位信號資料（以下稱爲「資 料」），將進行過錯誤訂正處理之資料輸出到主電腦63。 另外，該DVD-ROM信號處理裝置65被控制微電腦62控制， 連接到用以保存資料之緩衝記憶器64。 實質上該DVD-ROM信號處理裝置65具備有：FMT塊651, 用來取入從光拾波器61輸出之DVD-ROM資料，藉以將資 料儲存在緩衝記憶器6 4 ;錯誤訂正塊6 5 2，用來對被收納 衝衝記憶器64之資料進行錯誤訂正；解拌碼塊6 5 3，用來 對被拌碼（Scramble)處理之資料進行解拌碼處理；錯誤檢 測塊6 5 4，用來檢測被收納在緩衝記憶器6 4之錯誤訂正 後之資料之錯誤；主介面塊6 5 5，依照利用該錯誤檢測塊 6 5 4檢測資料之錯誤之結果，將沒有錯誤之資料轉送到主 電腦；和記憶器介面塊6 5 6，用來控制DVD - ROM信號處理 裝置65和緩衝記憶器64之間之處理。 對於依此方式構成之習知之DVD-ROM信號處理裝置，使 用第4圖和第6圖用來說明其動作。 第4圖表示構成1個ECC塊之資料格式。 經濟部智慧財產局員工消費合作社印製 從光拾波器61輸出之DVD-ROM資料之邏輯格式如第4 圖所示，以1 8 2 X 2 0 8個位元組作爲1個 ECC ( E r r 〇 r CorrectingCode)塊。 首先，光拾波器61讀出之資料以182個位元組作爲Cl 碼字，用來形成1個之構成單位。C1碼字由1 7 2個位元 組之使用者資料和1 0個位元組之C 1同位位元構成。1 個ECC塊由C 1碼字和各個C 1碼字之各1個位元組合計 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 ___B7___ 五、發明說明（4 ) 208個位元組集合成之C2碼字構成，C2碼字由192個位 元組之使用者資料和1 6個位元組之C 2同位位元構成。 另外，DVD-ROM資料被預先施加過拌碼處理。 在第6圖中，FMT塊651將從光拾波器61輸出之DVD-ROM 之串列資料變換成爲平行資料（串列/平行變換），對變換 後之資料進行解調和同步檢測，經由記憶器介面塊6 5 6作 爲平行資料的寫入到緩衝記憶器64。 錯誤訂正塊6 5 2經由記憶器介面塊6 5 6 ,讀入被寫入在 緩衝記憶器64內之DVD-ROM資料，進行計算第4圖所示 之C1碼字和C2碼字之徵候（Syndrome)，使用徵候計算之 結果，用來計算有錯誤之資料之錯誤位置和錯誤型樣。然 後，根據徵候計算之結果，假如在資料沒有錯誤時就結束 該錯誤訂正處理。但是，假如在資料有錯誤時，就經由記 憶器介面塊6 5 6讀入被收納在緩衝記憶器64之有錯誤之 資料，對有錯誤之資料進行訂正，經由記憶器介面塊656 將訂正後之資料寫入在被緩衝記憶器64收納之有錯誤之 資料之位址。 解拌碼塊6 5 3經由記憶器介面塊6 5 6，讀入被收納在緩 衝記憶器64之完成錯誤訂正之DVD-ROM資料，以指定之 方式進行解拌碼處理，經由記憶器介面塊6 5 6將其寫入到 緩衝記憶器64。 錯誤檢測塊6 5 4經由經憶器介面6 5 6，讀入被收納在緩 衝記憶器64內之完成解拌碼處理之DVD-ROM資料，再度 的進行指定之計算，用來儉測被讀出之資料中之錯誤。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 © 之 注 意 事 項
頁 訂 經濟部智慧財產局員工消費合作社印製 512320 經濟部智慧財產局員工消費合作社印製 A7 __B7_五、發明說明（4 ) 主介面塊6 5 5將在錯誤訂正塊6 5 2和錯誤撿測塊6 5 4 判定為沒有錯誤之DVD _E0 Μ資料轉送到主電腦63。 另外，上述之各個塊被構建成依照控制微電腦6 2之指 示，以指定之時序進行動作。 但是，在該習知之DVD-RQ Μ信號處理裝置中，當進行 DVD-ROM資料之錯誤訂正時，對緩衝記億器64進行下面 所述之動作。首先，進行來自F Μ T塊6 5 1之資料之寫入， 來自錯誤訂正塊652之資料之讀出和寫入，和來自解拌碼 塊6 5 3之資料之讀出和寫入，然後進行來自錯誤撿測塊 654之資料之讀出，和來自主介面塊655之資料之讀出之 動作。亦即，因為頻繁的進行經由緩衝記億器6 4之資料 之讀寫，所以記億器幅度被壓縮，不能進行與高速存取和 高倍速對應之資料信號處理為其問題。 本發明用來解決此種問題，其目的是提供信號處理裝置， 經由減少錯誤訂正之次數，可以減少記億器存取次數，藉 由實現高倍速資料處理。 [發明之掲示] 本發明（申請專利範圍第1項）是一種信號處理裝置， 用來對從記錄媒體讀出之資料施加指定之數位信號處 理，藉以以指定之錯誤訂正塊單位，對施加過該指定之數 位信號處理之資料實行錯誤訂正，其特徵是具備有：記憶 裝置，用來順序的記億被施加過該指定之數位信號處理之 資料；錯誤訂正裝置，對於施加過該指定之數位信號處理 之資料，以指定之錯誤訂定塊單位進行錯誤訂正；解拌碼. 錯誤檢測裝置，對該錯誤訂正過之資料施加解拌碼處理， (請先閱讀背面之注意事項再填寫本頁) ;% «- •線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 B7 五、發明說明（ 裝該 制將 控就 P , ;ί時 測在 檢存 之誤 誤錯。 錯有置 之沒裝 料料示 資資顯 之之到 後過送 理測轉 處檢料 碼i資 拌錯之 f該在 ¾在存 行 □ 誤 進睱錯 以 有 藉置沒 記 對 構，之 式數用 方次正 此之訂 依正誤 在訂錯 誤行 之 成 以 可 外少 另減 。 以 力可 電數 耗次 消取 中低存 置減之 裝身取 理本存 處置置 號裝裝 信使憶 錯進因 之 ’ 料 資 少 減 以 可 號 此信 置 裝 憶 記 對 置 裝 rml 理 處 現 實 以 可 塊 之 他 其 給 配 分 以。 可理 1處 S、速 存倍 之高 之 第 圍 r 利 專 請 串 有 備 具 置 裝 正 項訂 2誤 錯 該 使 中 置 裝 彐二 理 處 明號 發信 本之 項 1算 第計 圍候 範徵 利： 專 請 串 在 是 候計 徵來 之用 料’ 資 之 mil 理 處 號 信 位 數 之 定 指 -該部 過算 加 計 施樣 算型 綠置」 來位 用，誤 部錯 後 之 算 計 候 徵 該 過 行 進 在 (請先閱讀背面之注意事項再本頁) 裝 誤 錯置 和位 置誤 位錯 之該 誤持 錯保 算來 型 之 計 樣 型 訂檢 誤所 錯’部 樣算 果 結 正 置 裝 持 之 料 資 該 之 到 測 用無 有 算控 計數 候次 徵正 lils 訂 據誤 根錯 ，和 置， 裝正 正訂 訂行 料進 資誤FI;錯 P|«U 料 之於資 誤 錯 之 正 訂果置 能結裝 不之制 資制 對控 來來 用用 數 次 正 訂 誤 錯 之 · · -丨線- 經濟部智慧財產局員工消費合作社印製 構¾理 方可料 此，資 依數使 在次以 之可 少 高
誤 錯 少 減 由 經 ： ’記 中之 置取 裝存 理置 處裝 號憶。 信記化 之對S 存 器 憶 間 時 Η 口 訂 第 圍 範 利. 專 請 串 在 是 項 具 置 裝 測 檢 誤 錯 碼 拌 3 解 第該 圍使 f中 利置 專裝 請理 (¢處 明號 發信 本之 項 錯 該測 對檢 來誤 用錯 置理 裝處 理碼 處拌 碼解 拌加 解施 置 裝 有 料理 資處 之碼 過拌 正解 訂該 置測 裝檢 正來 訂用 誤 111" 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（b ) 過之資料之錯誤；和錯誤檢測結果保持裝置，用來保持錯 誤檢測過之資料之有無錯誤之結果。 依照此種構造之信號處理裝置時，在錯誤檢測之結果爲 沒有錯誤存在之情況時，不再度的進行錯誤訂正，將資料 轉送到主電腦，所以可以減少錯誤訂正之實行次數。因此， 可以使裝置本身之消耗電力減低。 本發明（申請專利範圍第4項）是在申請專利範圍第1 項之信號處理裝置中使施加過該指定之數位信號處理之 資料以指定之錯誤訂正塊單位，從該記憶裝置讀出資料， 進行錯誤之檢測和錯誤之訂正；假如有錯誤存在時，就以 該指定之錯誤訂正塊單位，在該錯誤訂正裝置進行資料之 錯誤之訂正；假如沒有錯誤存在時，就以該指定之錯誤訂 正塊單位，將資料轉送到該顯示裝置。 依照此種方式構成之信號處理裝置，對於被收納在記憶 裝置之指定之錯誤訂正塊單位之資料，經由停止第2次以 後之錯誤訂正或減少錯誤訂正之次數，可以縮短對記憶裝 置存取之存取時間，和可以進行對主電腦之資料之高速轉 送。 [圖面之簡單說明] 第1圖是方塊圖，用來表示本發明之實施形態1之DVD -ROM信號處理裝置之構造。 第2圖是方塊圖，用來表示本發明之實施形態2之錯誤 訂正塊內之細部。 第3圖是方塊圖，用來表示本發明之實施形態3之解拌 (請先閱讀背面之注意事項再S本頁) 士 訂· 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 B7 五、發明說明（Υ ) 碼.錯誤檢測塊內之細部。 第4圖表示構成1個ECC塊之資料格式。 第5圖表示本發明之實施形態4之DVD-ROM信號處理 之記憶器存取之時序圖。 第6圖是方塊圖，用來表示習知之DVD-ROM信號處理裝 置之構造。 [用以實施本發明之最佳形態] 實施形態1 . 第1圖是方塊圖，用來表示本發明之實施形態1之DVD-R0M信號處理裝置之構造。 在第1圖中，DVD-ROM信號處理裝置1 5被輸入有以光拾 波器1 1讀出之DVD-ROM之數位信號資料（以下稱爲「資 料」），在進行錯誤訂正處理之後將資料輸出到主電腦1 3。 另外，DVD - ROM信號處理裝置1 5被控制微電腦1 2控制， 用來連接保存資料之快取記憶器1 6和緩衝記憶器1 4 ,該 緩衝記憶器1 4用來保存該快取記憶器1 6所保存之資料。 經濟部智慧財產局員工消費合作社印製 實質上之DVD-ROM信號處理裝置15具備有：FMT塊151， 用來取入從光拾波褰1 1輸出之DVD-ROM資料；錯誤訂正 塊1 5 2，用來進行被收納在快取記憶器1 6和緩衝記憶器1 4 之資料之錯誤之訂正·，解拌碼.錯誤檢測塊1 5 3，用來對拌 碼處理過之資料施加解拌碼處理，藉以檢測解拌碼處理後 之資料之錯誤；錯誤檢測塊1 5 4 ,用來檢測被收納在緩衝 記憶器1 4之錯誤訂正後之資料之錯誤；主介面塊1 5 5 ,依 照利用該錯誤檢測塊1 5 4檢測資料之錯誤之結果，將沒有 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 ____B7__ 五、發明說明（^ ) 錯誤之資料轉送到主電腦1 3 ;記憶器介面塊B 1 5 6，用來控 制DVD - ROM信號處理裝置1 5和緩衝記憶器1 4之間之處 理；和記憶器介面塊A 1 5 7 ,用來控制DVD - ROM信號處理裝 置1 5和快取記憶器1 6之間之處理。 對於以此方式構成之信號處理裝置，下面將使用第1圖 和第4圖說明其動作。 第4圖表示構成1個ECC塊之資料格式。 從光拾波器1 1輸出之DVD-ROM資料之邏輯格式，如第4 圖所示，由1 8 2 X 7 0 8個位元組構成1個ECC塊。 首先，由光拾波器1 1讀出之資料以1 8 2個位元組作爲C 1 碼字，用來形成1個之構成單位。C1碼字由1 7 2個位元 組之使用者資料和1 0個位元組之C 1同位位元構成。1 個ECC塊由C1碼字和C2碼字構成，該C2碼字由各個C1 碼字之各1個位元組合計2 0 8個位元組集合而成，c 2碼 字由1 92個位元組之使用者資料和1 6個位元組之C2同 位位元構成，另外DVD-ROM資料被預先施加過拌碼處理。 經濟部智慧財產局員工消費合作社印製 首先，在第1圖中，從光拾波器11輸出之DVD-ROM資料， 在FMT塊1 5 1進行從串列資料變換成爲平行資料（串列/ 平行變換）。變換後之平行資料進行解調和同步檢測，其 一方之平行資料經由記憶器介面塊A 1 5 7寫入到快取記憶 器16,同時，其另外一方之平行資料被轉送到每1個ECC 塊之錯誤訂正塊1 5 2，進行錯誤訂正。利用錯誤訂正塊1 5 2 完成錯誤訂正之資料，經由記憶器介面塊A 1 5 7寫入到快 取記憶器1 6。 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 _B7_ 五、發明說明（9 ) 其次，完成錯誤訂正之資料，經由記憶器介面塊A 1 5 7從 快取記憶器1 6讀出，在解拌碼.錯誤檢測塊1 5 3。對施加 過拌碼處理之資料進行解拌碼處理，和進行錯誤檢測，經 由記憶器介面塊B1 56轉送到緩衝記憶器1 4。這時，在解 拌碼.錯誤檢測塊1 5 3 ,假如在資料存在有錯誤時，就再度 的在錯誤訂正塊1 5 2進行錯誤之訂正。 利用錯誤訂正塊1 5 2完成錯誤訂正之資料，從緩衝記憶 器1 4經由記憶器介面塊B1 56，被輸入到錯誤檢測塊1 54 , 在該處再度的進行錯誤之檢測。然後，依照錯誤檢測之結 果，將被判斷爲沒有錯誤存在之資料，經由主介面塊1 5 5 轉送至主電腦1 3。 經濟部智慧財產局員工消費合作社印製 依照此種方式之本實施形態1之信號處理裝置時，對於 被輸入到信號處理裝置之DVD-ROM資料，以1個ECC塊爲 單位進行錯誤檢測和錯誤訂正，當存在有錯誤之情況時， 以1個ECC塊爲單位進行錯誤之訂正，當未存在有錯誤之 情況時，以1個ECC塊爲單位將資料轉送到主電腦1 3，所 以可以避免習知例中所進行之浪費之訂正作業（在習知例 中進行指定之錯誤訂正次數之資料之錯誤訂正），可以減 少錯誤之訂正次數。因此，可以使裝置本身減低消耗電 力。另外，進行訂正用之對緩衝記憶器1 4存取之存取次 數可以減少，所以可以將對緩衝記憶器1 4之存取權分配 給其他之塊，可以實現信號處理裝置之高倍速化。 實施形態2 . 第2圖是方塊圖，用來表示本發明之實施形態2之錯誤 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 B7 五、發明說明（、。） 訂正塊內之細部。 (請先閱讀背面之注意事項再填寫本頁) 在第2圖中，錯誤訂正塊1 5 2具備有：徵候計算器1 5 2 1 , 用來進行徵候計算；拌碼電路1 5 2 2 ,用來對解拌碼處理之 資料進行拌碼處理；錯誤位置.型樣計算塊1 5 2 3，利用徵 候計算器1 5 2 1之計算結果，算出資料之錯誤位置和錯誤 型樣，和進行不能錯誤訂正之資料（以下稱爲「不能錯誤 訂正資料」）之檢測；錯誤訂正結果保持電路1 5 2 4，用來 保持在錯誤位置·型樣計算塊1 5 2 3檢測到之有無不能錯 誤訂正資料之資訊；資料訂正電路1 5 2 5，依照以錯誤位置. 型樣計算塊1 5 2 3從徵候計算出之錯誤位置和錯誤型樣之 資訊，用來進行資料之錯誤之訂正；和錯誤訂正次數控制 電路1 5 26，用來控制資料之錯誤訂正之次數。 對於依此方式構成之錯誤訂正塊，使用第2圖用來說明 其動作。 經濟部智慧財產局員工消費合作社印製 首先，在上述之實施形態1，轉送到錯誤訂·正塊1 5 2之 DVD-ROM資料，在每一個ECC塊，被輸入到徵候計算器1 521 , 藉以進行徵候計算。這時，在被輸入有C 1碼字部份之1 8 2 個位元線之資料之時刻，假如有錯誤存在時，就將其徵候 計算之結果轉送到錯誤位置.型樣計算塊1 5 2 3 ,藉以進行 錯誤位置和錯誤型樣之計算。 在錯誤位置.型樣計算塊1 5 2 3中，檢測有無不能訂正之 錯誤.將檢測到之有無不能訂正之錯誤之資訊，保持在該 錯誤訂正結果保持電路1 5 2 4。然後，將被保持在該錯誤 訂正結果保持電路1 5 2 4之有無不能訂正之錯誤之資訊， -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） 512320 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（π ) 輸出到該錯誤訂正次數控制電路1 5 2 6。 另外一方面，在錯誤位置.型樣計算塊1 5 2 3算出之錯誤 位置和型樣之資訊，轉送到資料訂正電路1 5 2 5。資料訂 正電路1 5 2 5，將表示錯誤位置之位址所收納之資料，經由 記憶器介面塊A 1 3 7，從快取記憶器1 6讀出，使用錯誤位 置.型樣計算塊1 5 2 3所算出之錯誤位置和錯誤型樣，進行 錯誤之訂正。另外，在資料訂正電路1 5 2 5進行過錯誤之 訂正之資料，經由記憶器介面塊A 1 5 7，寫入到用以表示被 收納在快取記憶器1 6之資料之錯誤位置之位址。 依此方式進行過第1次之錯誤訂正之資料，繼續在解拌 碼.錯誤檢測塊1 5 3進行錯誤之檢測，經由記憶器介面塊 B轉送到緩衝記憶器、1 4。這時，在解拌碼.錯誤檢測塊1 5 3， 假如檢測到有錯誤時，就再度的在錯誤訂正塊1 5 2進行錯 誤之訂正。下面將說明其細節。 在第2圖中，錯誤訂正次數控制電路1 5 26·，根據來自誤 錯訂正結果保持電路1 5 24和來自第1圖之解拌碼.錯誤 檢測塊1 5 3之資訊，判定被收納在緩衝記憶器1 4之資料 有無錯誤。然後依照其判定之結果，假如沒有錯誤存在時， 錯誤訂正次數控制電路1 5 26就對控制微電腦1 2輸出沒 有錯誤之狀態。但是，被收納在緩衝記憶器1 4之資料假 如有錯誤存在時，該錯誤訂正次數控制電路1 5 26就對控 制微電腦1 2輸出有錯誤之狀態，和在徵候計算器1 5 2 1再 度的進行徵候計算。 徵候計算器1 5 2 1經由記億器介面塊B 1 5 6讀出被收納 -1 3 - (請先閱讀背面之注意事項再^^本頁) I :||士 線_ _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 512320 A7 ____B7______ 五、發明說明（^ ) 在緩衝記憶器1 4之有錯誤之資料。讀出之資料，被拌碼 電路1 5 2 2施加拌碼處理，變換成爲可進行徵候計算之資 料。變換後之資料，在每1個ECC塊輸入到徵候計算器1 5 21， 進行徵候計算。然後，C1碼字之182個位元組之資料或C2 碼字之208個位元組之資料，假如在輸入到徵候計算器 1 5 2 1之時刻有錯誤存在時，就將該徵候計算之結果轉送 到錯誤位置.型樣計算塊1 5 2 3，進行錯誤位置和錯誤型樣 之計算。 其次，將所算出之錯誤位置和錯誤型樣之資訊轉送到資 料訂正電路1 5 2 5。該資料訂正電路1 5 2 5經由記憶器介 塊B 1 5 6從緩衝記憶器1 4中讀出表示錯誤位置之位址之 資料，使用該錯誤位置.型樣計算塊1 5 2 3所算出之錯誤位 置和錯誤型樣，進行錯誤之訂正。然後，在資料訂正電路 1 5 2 5被進行過錯誤之訂正之資料，經由記憶器介面塊 B 1 5 6，寫入到用以表示被收納在緩衝記憶器1 4之資料之 錯誤位置之位址。 依照此種方式之本實施形態2之信號處理裝置時，對於 被輸入到錯誤訂正塊1 5 2之1個ECC塊單位之資料，進行 徵候計算，依照其計算之結果，以1個ECC塊爲單位，進行 資料之錯誤訂正，所以可減少錯誤訂正之次數，和可以減 少對記憶裝置進行存取之記憶器存取次數。因此可以使 資料處理高速化。 實施形態3 . 第3圖是方塊圖，用來表示本發明之實施形態3之解拌 -1 4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再本頁) · 線- 512320 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（G) 碼·錯誤檢測塊內之細部。 在第3圖中，該解拌碼.錯誤檢測塊1 5 3具備有：解拌碼 電路1 5 3 1，用來對被拌碼處理過之資料進行解拌碼處理 錯誤檢測電路1 5 3 2，用來檢測被解拌碼處理過之資料之 錯誤；和錯誤檢測結果保持電路1 5 3 3 ,用來保持該錯誤檢 測電路1 5 3 2所檢測到之有無錯誤之結果。 對於依此方式構成之解拌碼.錯誤檢測塊，使用第3圖 說明其動作。 首先，在錯誤訂正塊1 5 2進行過錯誤訂正之資料，經由 記憶器介面塊A 1 5 7 ,從快取記憶器1 6輸入到解拌碼電路 1 5 3 1，依照指定之方式被解拌碼處理。解拌碼處理過之資 料被轉送到錯誤檢測電路1 5 3 2 ,經由進行指定之計算用 來檢測資料中之錯誤。錯誤檢測後之資料經由記憶器介 面塊B 1 5 6被轉送到緩衝記憶器1 4。另外，錯誤檢測電路 1 5 3 2之檢測結果之資訊被閂鎖在錯誤檢測結果保持電路 1 5 3 3 ,和輸出到錯誤訂正塊1 5 2內之錯誤訂正次數控制電 路1 5 2 6 (第2圖）。 依照此種方式之本實施形態3之信號處理裝置時，在解 拌碼.錯誤檢測塊1 5 3 ,於資料之解拌碼處理後，進行錯誤 之檢測，在錯誤檢測之結果爲沒有錯誤存在之情況時，不 再進行錯誤訂正，將資料轉送到主電腦，所以可以減少錯 誤訂正之次數，可以使信號處理裝置之消耗電力減低。 實施形態4 . 第5圖是本發明之實施形態4之DVD-ROM信號處理裝 -1 5 - (請先閱讀背面之注意事項再本頁)
· --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 B7 五、發明說明（4) 置之記億器存取之時序圖。 首先說明第5圖所示之各個符號。 N〜N + 3表示被輸入到DVD-ROM信號處理裝置之資料，在 每1個ECC塊進行錯誤訂正時之各個塊之塊號碼。 處理1表示被輸入到D V D - R 0 Μ信號處理裝置之資料，經 由FMT塊1 5 1輸入到快取記憶器1 6和錯誤訂正塊1 5 2之 迄進行第1次之錯誤訂正之處理過程。 處理2表不在處理1之過程中，當資料有錯誤存在之情 況時，在錯誤訂正塊1 5 2進行第2次以後之錯誤訂正之處 理過程。 處理3表示在資料沒有錯誤存在之情況時，迄經由主介 面塊1 5 5將沒有錯誤之資料轉送到主電腦1 3之處理過 程。 對於依此方式構成之DVD - ROM信號處理裝置之記憶器 存取之時序，使用第5圖說明其動作。 在第5圖中，例如，第N，N + 2,N + 3塊之資料由沒有錯誤 或可錯誤訂正之C1碼字構成，第N+1塊之資料包含有不 能錯誤訂正之C1碼字。 首先，第N,N + 2，N + 3塊之資料，在完成處理1之時刻，將 沒有錯誤之資料收納在緩衝記憶器1 4,在實行處理1後 不實行處理2，在處理3以1個ECC塊爲單位將沒有錯誤 之資料轉送到主電腦1 3。 與其相對的，第N+ 1塊之資料，在實行處理1之時刻，因 爲在資料存在有錯誤，所以實行處理2，對有錯誤之資料 -1 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再Wk本頁) 訂· 線· 經濟部智慧財產局員工消費合作社印製 512320 A7 B7 五、發明說明（^ 進行訂正。然後，包含最後判斷爲沒有錯誤之資料之塊， 在處理3將沒有錯誤之資料轉送到主電腦1 3。 依照此種方式之本實施形態4之信號處理裝置時，被輸 入到信號處理裝置之DVD-ROM資料，從資料開始取入起到 將資料轉送至主電腦1 3止，以1個ECC塊爲單位進行處 理，例如，1個ECC塊之資料實行處理1之後，因爲沒有錯 誤存在不實行處理2直接實行處理3，在此種情況時，信 號處理裝置內之存取時間可以縮短1個ECC塊部份。因 此，可以實現對主電腦1 3之高速轉送資料。 [產業上之利用可能性] 上述方式之本發明之信號處理裝置經由減少錯誤訂1 之次數用來減少記憶器存取之次數，可以以高倍速處S胃 料，特別適於DVD-ROM等要求高速化之信號處理裝置。 符號說明 1 1 ...光拾波器 請 先 閱 讀 背 面 之 注 意 事 項 t 經濟部智慧財產局員工消費合作社印製
置 裝 rml 理 處 號 腦器信器 電憶Mf憶 微腦記RO記塊 制電衝卩取^ 控主緩DV快.F 塊 測 檢 塊ί塊 正纟測 訂碼檢 誤泮誤 錯解錯 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512320 A7 B7 五、發明說明（4 塊 面 介 器 塊億 面記 介 ·： 主 5 器 算路 十 tMoi 二π 口 ijnir 候碼 徵拌 塊 算 樣 型 路 路 诗巨 ΐβϋηΐ ^ΠΓ ΙζΠΙΓ 持 制 保 控 果路數 結電次 置正正正 位 訂訂訂 誤誤料誤 錯錯資錯 路 電 持 保 路果 路電結 電測測 碼撿檢 拌誤誤 解錯錯 (請先閱讀背面之注意事項再^寫本頁) 太 . -丨線_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- 512320 A8B8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 . 一種信號處理裝置，用來對從記錄媒體讀出之資料施加 指定之數位信號處理，由所指定之錯誤訂正塊單位，對 施加過該指定之數位信號處理之資料實行錯誤訂正，其 特徵是具備有： 記憶裝置，用來順序地記憶被施加過該指定之數位信 號處理之資料； 錯誤訂正裝置，對於施加過該指定之數位信號處理之 資料，以指定之錯誤訂正塊單位來進行錯誤訂正； 解拌碼·錯誤檢測裝置，對該錯誤訂正過之資料施加 一種解拌碼處理，藉以進行該解拌碼處理後之資料之錯 誤之檢測；和 控制裝置，假如在該錯誤檢測過之資料沒有錯誤存在 時，就將該沒有錯誤存在之資料轉送到顯示裝置。 2 ·如申請專利範圍第1項之信號處理裝置，其中 該錯誤訂正裝置具備有： 徵候計算部，用來計算這些施加過該指定之數位信號 處理之資料之徵候； 錯誤位置·型樣計算部，在進行過該徵候計算之後，用 來計算錯誤之位置和錯誤之型樣； 錯誤訂正結果保持裝置，用來保持該錯誤位置.型樣 計算部所檢測到之該資料之有無不能訂正之錯誤之資 訊； 資料訂正裝置，根據計徵候計算之結果來對資料之錯 * 誤進行訂正；和 -1 9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------11 ^------1—^ IAW. (請先閱讀背面之注意事項再填寫本頁) 512320 A8 B8 C8 D8 #、申請專利範圍 錯誤訂正次數控制裝置，用來控制資料之錯誤訂正次 數。 3 ·如申請專利範圍第1項之信號處理裝置，其中 該解拌碼.錯誤檢測裝置具備有： 解拌碼處理裝置，用來對該錯誤訂正裝置訂正過之資 料，施加一種解拌碼處理； 錯誤檢測裝置，用來檢測該解拌碼處理過之資料之錯 誤；和 錯誤檢測結果保持裝置，用來保持錯誤檢、測過之資料 之有無錯誤之結果。 4 ·如申請專利範圍第1項之信號處理裝置，其中 施加過該指定之數位信號處理之資料是以指定之錯 誤訂正塊單位，從該記憶裝置讀出資料，進行錯誤之檢 測和錯誤之訂正； 假如有錯誤存在時，就以該指定之錯誤訂正塊單位， 在該錯誤訂正裝置中進行資料之錯誤之訂正； 假如沒有錯誤存在時，就以該指定之錯旨吳訂正塊單位 將資料轉送到該顯示裝置。 ------------_----- -- 丨訂---------線—^1^" (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25673699 | 1999-09-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW512320B true TW512320B (en) | 2002-12-01 |
Family
ID=17296739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089118334A TW512320B (en) | 1999-09-10 | 2000-09-07 | Signal processing device |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6912682B1 (zh) |
| JP (1) | JP2003516598A (zh) |
| KR (1) | KR100430657B1 (zh) |
| CN (1) | CN1155965C (zh) |
| ID (1) | ID28834A (zh) |
| TW (1) | TW512320B (zh) |
| WO (1) | WO2001020607A1 (zh) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120836B1 (en) * | 2000-11-07 | 2006-10-10 | Unisys Corporation | System and method for increasing cache hit detection performance |
| US20040047209A1 (en) * | 2000-11-22 | 2004-03-11 | Chuen-Der Lien | FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same |
| US7278083B2 (en) * | 2003-06-27 | 2007-10-02 | International Business Machines Corporation | Method and system for optimized instruction fetch to protect against soft and hard errors |
| US7831882B2 (en) | 2005-06-03 | 2010-11-09 | Rambus Inc. | Memory system with error detection and retry modes of operation |
| US9459960B2 (en) | 2005-06-03 | 2016-10-04 | Rambus Inc. | Controller device for use with electrically erasable programmable memory chip with error detection and retry modes of operation |
| KR100668678B1 (ko) * | 2005-12-09 | 2007-01-12 | 한국전자통신연구원 | 부반송파 할당 방식에 혼재된 수신 신호를 복조하는 직교주파수 분할 다중 시스템의 단말 복조 장치 및 방법 |
| US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
| US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
| US8352805B2 (en) | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
| KR100813630B1 (ko) * | 2007-02-07 | 2008-03-14 | 삼성전자주식회사 | 독출 성능을 향상할 수 있는 플래시 메모리 시스템 및그것의 독출 방법 |
| EP2198427A4 (en) | 2007-12-21 | 2013-11-06 | Lsi Corp | SYSTEMS AND METHODS FOR ADAPTIVE EQUALIZATION IN RECORDING CHANNELS |
| US7924523B2 (en) * | 2007-12-21 | 2011-04-12 | Lsi Corporation | Frequency domain approach for efficient computation of fixed-point equalization targets |
| KR20100004792A (ko) * | 2008-07-04 | 2010-01-13 | 삼성전자주식회사 | 손상된 정보를 저장하는 방법, 손상된 정보를 저장할 수있는 정보 처리 장치, 손상된 정보를 저장 가능하게송신하는 정보 저장 장치, 손상된 정보를 저장하기 위한소프트웨어가 기록된, 정보 처리 장치로 읽을 수 있는 매체 |
| US7924518B2 (en) * | 2008-08-27 | 2011-04-12 | Lsi Corporation | Systems and methods for adaptive write pre-compensation |
| US9281908B2 (en) * | 2008-10-08 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for memory efficient signal and noise estimation |
| US7965467B2 (en) * | 2008-12-18 | 2011-06-21 | Lsi Corporation | Systems and methods for generating equalization data |
| US7948702B2 (en) * | 2008-12-18 | 2011-05-24 | Lsi Corporation | Systems and methods for controlling data equalization |
| US8154815B2 (en) * | 2008-12-18 | 2012-04-10 | Lsi Corporation | Systems and methods for generating equalization data using shift register architecture |
| US7929240B2 (en) * | 2008-12-18 | 2011-04-19 | Lsi Corporation | Systems and methods for adaptive MRA compensation |
| US7974030B2 (en) | 2008-12-23 | 2011-07-05 | Lsi Corporation | Systems and methods for dibit correction |
| US7948699B2 (en) * | 2009-01-02 | 2011-05-24 | Lsi Corporation | Systems and methods for equalizer optimization in a storage access retry |
| US7969337B2 (en) * | 2009-07-27 | 2011-06-28 | Lsi Corporation | Systems and methods for two tier sampling correction in a data processing circuit |
| US8139305B2 (en) * | 2009-09-14 | 2012-03-20 | Lsi Corporation | Systems and methods for timing and gain acquisition |
| US8854752B2 (en) | 2011-05-03 | 2014-10-07 | Lsi Corporation | Systems and methods for track width determination |
| US8762440B2 (en) | 2011-07-11 | 2014-06-24 | Lsi Corporation | Systems and methods for area efficient noise predictive filter calibration |
| US9112538B2 (en) | 2013-03-13 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for loop feedback |
| US8848776B1 (en) | 2013-03-25 | 2014-09-30 | Lsi Corporation | Systems and methods for multi-dimensional signal equalization |
| US8929010B1 (en) | 2013-08-21 | 2015-01-06 | Lsi Corporation | Systems and methods for loop pulse estimation |
| CN111819547A (zh) | 2018-03-26 | 2020-10-23 | 拉姆伯斯公司 | 命令/地址通道错误检测 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119773A (ja) * | 1985-11-19 | 1987-06-01 | Sanyo Electric Co Ltd | 誤り訂正方法 |
| JPS63272226A (ja) * | 1987-04-30 | 1988-11-09 | Sharp Corp | リ−ドソロモン符号の復号方法 |
| JP3252515B2 (ja) * | 1993-03-04 | 2002-02-04 | 松下電器産業株式会社 | 誤り訂正装置 |
| JP3449804B2 (ja) * | 1994-10-31 | 2003-09-22 | 株式会社ソニー・ディスクテクノロジー | データ記録方法、データ記録装置、データ再生方法及びデータの記録媒体 |
| JPH0935422A (ja) * | 1995-07-21 | 1997-02-07 | Sanyo Electric Co Ltd | ディスク再生装置 |
| JPH0991899A (ja) * | 1995-09-20 | 1997-04-04 | Toshiba Corp | ディスク記録再生装置及びそれに適用するヘッド位置決め制御方法 |
| JP3584566B2 (ja) * | 1995-09-29 | 2004-11-04 | 松下電器産業株式会社 | データ誤り訂正装置 |
| JPH09139026A (ja) * | 1995-11-16 | 1997-05-27 | Mitsubishi Electric Corp | ディジタルデータ再生装置 |
| KR100235062B1 (ko) * | 1996-06-04 | 1999-12-15 | 윤종용 | 디지탈 비디오디스크 재생장치의 시스템 디코더 |
| JP3284900B2 (ja) * | 1996-10-18 | 2002-05-20 | 松下電器産業株式会社 | データ復号方法 |
| JPH10124995A (ja) | 1996-10-22 | 1998-05-15 | Sony Corp | データアクセス制御装置および方法 |
| JP3710232B2 (ja) * | 1996-10-24 | 2005-10-26 | 株式会社リコー | 信号処理回路 |
| KR19980065723A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 디지탈 비디오 디스크 시스템의 데이타 처리 방법 및 장치 |
| KR100223634B1 (ko) | 1997-01-15 | 1999-10-15 | 윤종용 | 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법 |
| US6003151A (en) * | 1997-02-04 | 1999-12-14 | Mediatek Inc. | Error correction and detection system for mass storage controller |
| GB2329508B (en) * | 1997-06-28 | 2000-01-12 | United Microelectronics Corp | Controller circuit apparatus for cd-rom drives |
| JPH11168392A (ja) * | 1997-12-04 | 1999-06-22 | Toshiba Corp | データ誤り訂正装置及びデータ誤り訂正方法 |
| EP0939403A3 (en) * | 1998-02-25 | 1999-11-17 | Matsushita Electric Industrial Co., Ltd. | High-speed error correcting apparatus with efficient data transfer |
| TW413785B (en) * | 1998-04-15 | 2000-12-01 | Fujitsu Ltd | Signal processor having feedback loop control for decision feedback equalizer |
| US6266712B1 (en) * | 1999-03-27 | 2001-07-24 | Joseph Reid Henrichs | Optical data storage fixed hard disk drive using stationary magneto-optical microhead array chips in place of flying-heads and rotary voice-coil actuators |
-
2000
- 2000-09-07 TW TW089118334A patent/TW512320B/zh not_active IP Right Cessation
- 2000-09-08 ID IDW00200101260A patent/ID28834A/id unknown
- 2000-09-08 US US09/831,505 patent/US6912682B1/en not_active Expired - Fee Related
- 2000-09-08 WO PCT/JP2000/006122 patent/WO2001020607A1/en active IP Right Grant
- 2000-09-08 KR KR10-2001-7005840A patent/KR100430657B1/ko not_active IP Right Cessation
- 2000-09-08 CN CNB008022313A patent/CN1155965C/zh not_active Expired - Fee Related
- 2000-09-08 JP JP2001524101A patent/JP2003516598A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1155965C (zh) | 2004-06-30 |
| US6912682B1 (en) | 2005-06-28 |
| KR20010080966A (ko) | 2001-08-25 |
| CN1327593A (zh) | 2001-12-19 |
| WO2001020607A1 (en) | 2001-03-22 |
| ID28834A (id) | 2001-07-05 |
| JP2003516598A (ja) | 2003-05-13 |
| KR100430657B1 (ko) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW512320B (en) | Signal processing device | |
| US5182752A (en) | Method and apparatus for transferring data between a data bus and a data storage device | |
| JP3325914B2 (ja) | データ用誤り訂正検出方法及びコンピュータ・メモリ用 誤り検出回路 | |
| JPH02500308A (ja) | バイト書き込みエラーコード方法及び装置 | |
| JPS59134937A (ja) | 情報処理システム | |
| JP2001351398A (ja) | 記憶装置 | |
| JPS6050669A (ja) | デ−タ復調方式 | |
| TWI309045B (en) | On-the-fly error checking and correction codec system and method for supporting non-volatile memory | |
| US8738989B2 (en) | Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page | |
| TWM304711U (en) | Flash memory data access reliability enhancing device | |
| US6126203A (en) | Machine-readable checks | |
| TW460863B (en) | Data error correction device | |
| CN100490002C (zh) | 串行传输接口的存储器装置以及错误更正方法 | |
| EP0533608A2 (en) | Method and apparatus for ensuring the recoverability of vital data in a data processing system | |
| JP3584566B2 (ja) | データ誤り訂正装置 | |
| JPH07129427A (ja) | Ｅｃｃコードによるデータの比較チェック方法 | |
| JPS58501922A (ja) | 特別制御のためにエラ−・シンドロ−ムを使用する情報システム | |
| TWI234160B (en) | Buffering method for digital data, and CD-ROM decoder | |
| JPS61267139A (ja) | メモリ制御回路 | |
| JPH01178172A (ja) | 光ディスク制御装置 | |
| JPH0380469A (ja) | 光ディスク制御装置 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| TW307860B (en) | Device for testing data reading reliability of CD-ROM drive and method thereof | |
| JPS62185282A (ja) | 情報記憶装置 | |
| JPH0219946A (ja) | 半導体ファイルメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |