JP2000004170A - 訂正検査方法及び訂正検査装置 - Google Patents

訂正検査方法及び訂正検査装置

Info

Publication number
JP2000004170A
JP2000004170A JP10234230A JP23423098A JP2000004170A JP 2000004170 A JP2000004170 A JP 2000004170A JP 10234230 A JP10234230 A JP 10234230A JP 23423098 A JP23423098 A JP 23423098A JP 2000004170 A JP2000004170 A JP 2000004170A
Authority
JP
Japan
Prior art keywords
correction
error
data
error correction
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10234230A
Other languages
English (en)
Other versions
JP3945602B2 (ja
Inventor
Yasushi Horibe
康司 堀部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP23423098A priority Critical patent/JP3945602B2/ja
Priority to US09/162,142 priority patent/US6317855B1/en
Priority to TW087117957A priority patent/TW411443B/zh
Publication of JP2000004170A publication Critical patent/JP2000004170A/ja
Application granted granted Critical
Publication of JP3945602B2 publication Critical patent/JP3945602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes

Abstract

(57)【要約】 【課題】誤り検査符号を演算する際のデータの入力方向
と異なる方向に誤り訂正を行う誤り訂正処理の結果をチ
ェックする訂正検査処理に要する時間を短縮する。 【解決手段】ＰＯ誤り訂正部４０のシンドローム生成回
路４１は、算出した誤データの位置及び補正値をメモり
４６に格納する。ソート回路４３は、メモリ４６に格納
された補正値を誤データの位置に基づいてユーザデータ
の読み出し方向にソートしＣＲＣ演算回路４４に出力す
る。そのＣＲＣ演算回路４４は、補正値をユーザデータ
の入力順と同じＰＩ方向にＣＲＣ演算する。この演算方
向は、誤り検査符号ＥＤＣを算出した時のユーザデータ
の読み出し方向と一致している。ＥＯＲ回路４５は、Ｃ
ＲＣ演算の演算結果とＰＩ誤り訂正においてＣＲＣチェ
ックを行った結果である第１判定データを比較してＰＯ
誤り訂正におけるＣＲＣチェックのための第２判定デー
タをメモリ４７に格納する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は記録媒体から読み出
されたデータの誤りを訂正する誤り訂正処理の結果に誤
りが有るか否かを検査する訂正検査方法及び訂正検査装
置に関するものである。
【０００２】近年、光ディスク等の記録媒体における記
録容量の大容量化に伴い、そのデータ読み出しに要する
時間が長くなっている。特に、データ読み出しに要する
時間のうち、誤り訂正処理動作に要する時間の割合が長
くなる傾向にある。そのため、誤り訂正処理動作におけ
る訂正検査処理、特に誤り訂正処理の結果に誤りが有る
か否かを検査する訂正検査処理に要する時間の短縮化を
図る必要がある。
【０００３】
【従来の技術】従来、記録媒体（テープ、ビデオ、Ｃ
Ｄ、ＤＶＤ等）に記録されたデータには、そのデータの
読み出し時等に発生する誤りを検出するために誤り検出
符号(EDC:Error Detecting Code)が予め付加されてい
る。また、データには、発生する誤りを訂正するために
誤り訂正符号(ECC:Error Correcting Code) が予め付加
されている。
【０００４】例えばＤＶＤ−ＲＯＭに記録されるデータ
のフォーマットを説明すると、図１５に示すように、一
つのセクタ１は、１２バイトのＩＤ及び予約領域と、２
ｋバイトのユーザーデータと、４バイトの誤り検出符号
ＥＤＣとから構成される。
【０００５】誤り検出符号ＥＤＣは、例えばＩＤ及び予
約領域に格納されたデータとユーザデータに、巡回冗長
検査（ＣＲＣ：cyclic redundancy check ）に基づく演
算（以下、ＣＲＣ演算という）を行った演算結果に対応
する符号（巡回符号：cycliccode であり、以下ＣＲＣ
データという）である。そして、誤り検出符号ＥＤＣ
は、誤り訂正が正しく行われたか、又は誤り訂正により
データが正しく復元されたかを確認するために付加され
る。
【０００６】各セクタ１はＰＩ方向（行方向、すなわち
図１６において横方向であり、この方向を第１方向とす
る）に１２段のデータとして構成され、１段が１７２バ
イトのデータとして構成される。従って、初段は１２バ
イトのＩＤ及び予約領域と１６０バイトのユーザーデー
タが記録され、終段は１６８バイトのユーザーデータと
４バイトの誤り検出符号ＥＤＣが記録され、中間段は１
７２バイトのユーザーデータが記録される。
【０００７】図１６に示すように、データブロック２は
１６個のセクタ１と、ＰＯ−ＥＣＣ部３及びＰＩ−ＥＣ
Ｃ部４とから構成される。ＰＯ−ＥＣＣ部３は、各セク
タ１を跨るＰＯ方向（列方向、すなわち図１６において
縦方向であり、この方向を第２方向とする）のデータに
対する誤り訂正符号であり、ＰＩ−ＥＣＣ部４はＰＯ−
ＥＣＣ部３を含むＰＩ方向の誤り訂正符号である。
【０００８】そして、ＰＩ−ＥＣＣ部４はデータブロッ
ク２内のＰＩ方向の１行毎、すなわちＰＩインターリー
ブ毎の誤り訂正を行うためのシンドロームを生成するた
めに付加され、ＰＯ−ＥＣＣ部３はデータブロック２内
のＰＯ方向の１列毎、すなわちＰＯインターリーブ毎の
誤り訂正を行うためのシンドロームを生成するために付
加される。
【０００９】データブロック２は、図１９に示す符号化
フォーマットでＤＶＤ−ＲＯＭ上に格納される。すなわ
ち、ＰＯ−ＥＣＣ部３は各インターリーブ毎に分割さ
れ、各セクタ１間に１インターリーブずつが挿入され
る。
【００１０】このようなフォーマットにより、データ再
生時の誤り訂正処理において、高い誤り検出・訂正能力
が確保される。そして、記録媒体に対してデータの入出
力を行うコントローラには、データブロック２の誤りを
訂正する誤り訂正回路が備えられる。先ず、誤り訂正回
路は、ＰＩ方向の誤り訂正処理を実行する。即ち、誤り
訂正回路は、図１７に示すように、ＰＩ方向のデータを
１バイトずつ順次入力し、ＰＩシンドロームを順次作成
する。
【００１１】誤り訂正回路は、１インターリーブのＰＩ
シンドロームに基づいて誤り情報を作成する。誤り情報
は、誤データの位置と誤データに対する補正値を含む。
誤り訂正回路は、誤り情報の誤り位置のデータと補正値
を用いて、１インターリーブのデータに発生する誤りを
訂正する。そして、誤り訂正回路は、上記の処理を全Ｐ
Ｉインターリーブについて繰り返し実行する。
【００１２】次に、誤り訂正回路は、ＰＩ方向の誤り訂
正処理と同様に、ＰＯ方向の誤り訂正処理を実行する。
即ち、誤り訂正回路は、図１８に示すように、ＰＯ方向
のデータを１バイトずつ順次入力し、ＰＯシンドローム
を順次作成する。誤り訂正回路は、１インターリーブの
ＰＯシンドロームを作成すると、誤り情報を作成する。
誤り訂正回路は、誤り情報に基づいて、誤り位置のデー
タと補正値を演算する事により、１インターリーブのデ
ータに発生する誤りを訂正する。そして、誤り訂正回路
は、上記の処理を全ＰＯインターリーブについて繰り返
し実行する。
【００１３】このようにして、誤り訂正回路は、データ
ブロック２の全てのデータに対してＰＩ方向とＰＯ方向
に誤り訂正を実施する。
【００１４】
【発明が解決しようとする課題】ところで、前記各誤り
訂正処理において、ユーザデータが正しく訂正されたか
否かを検査する誤り検出処理を実施する必要がある。ユ
ーザデータが正しく訂正されていない場合、再びＰＩ，
ＰＯ誤り訂正をエラーが無くなるまで繰り返す必要があ
るからである。そして、誤り検出処理は、各誤り訂正処
理毎に行われる必要がある。もし、ＰＩ誤り訂正におい
てユーザデータが正しく訂正された場合、ＰＯ誤り訂正
処理を省略して誤り訂正処理の処理時間を短縮しなけれ
ばならないからである。
【００１５】即ち、誤り訂正回路は、ＰＩ方向，ＰＯ方
向の誤り訂正処理に対してそれぞれ誤り検出処理を行
う。誤り検出処理は、セクタ１のユーザデータに付加し
た誤り検出符号ＥＤＣを利用して、ユーザデータの品質
を評価するものである。尚、誤り検出符号ＥＤＣとして
ＣＲＣデータをユーザデータに付加してあることから、
誤り訂正回路は誤り検出処理としてＣＲＣチェックを実
施する。
【００１６】誤り訂正回路は、図１５の１セクタに含ま
れるデータ（ＩＤ及び予約領域に格納されたデータ、ユ
ーザデータ及び誤り検出符号ＥＤＣ）を基礎データと
し、その基礎データに対して検査演算としてのＣＲＣ演
算を実施する。その演算結果は、ユーザデータに誤りが
発生していない場合にゼロとなる。従って、ユーザデー
タに誤りが発生している場合、ＣＲＣ演算の演算結果
は、発生したエラーに相当する値となる。このことに基
づいて、誤り訂正回路は、上記誤り訂正処理の正否を判
断する。
【００１７】即ち、誤り訂正回路は、先ず、誤り訂正前
の基礎データをＣＲＣ演算し、その演算結果を記憶す
る。次に、誤り訂正回路は、シンドロームから作成した
補正値をＣＲＣ演算する。そして、誤り訂正回路は、両
演算結果を比較し、両演算結果が等しい場合に補正値に
より誤り訂正を行った結果が正しいと判断する。
【００１８】そして、誤り訂正回路は、ＰＩ方向の誤り
訂正処理を行う際に、誤り検出処理を実施することがで
きる。即ち、ＣＲＣデータは、基礎データの入力順に演
算されたデータである。この基礎データの入力方向は、
図１５において横方向であり、図１６のＰＩ誤り訂正処
理におけるデータの入力方向と一致している。従って、
誤り訂正回路は、ＰＩ誤り訂正処理においてＰＩインタ
ーリーブのデータを入力する際に、基礎データをＣＲＣ
演算する。これにより、ＣＲＣ演算をＰＩ誤り訂正処理
と別に行う場合に比べて誤り訂正処理に要する時間を短
くする。
【００１９】しかしながら、誤り訂正回路は、ＰＯ方向
の誤り訂正処理を行う際に誤り検出処理を実施すること
ができない。これは、ＣＲＣ演算はデータ入力順に重み
を持っているためである。ＰＯ誤り訂正処理におけるデ
ータの入力順は、ＣＲＣ演算の際に入力する基礎データ
の入力方向と直交している。従って、ＰＯ誤り訂正処理
においてＰＯインターリーブのデータを入力する際にＣ
ＲＣ演算を行う事ができない。
【００２０】そのため、誤り訂正回路は、ＰＯ方向の誤
り訂正処理を行った後、再びＰＩ方向の誤り訂正処理を
行うしか、他に提唱されていなかった。即ち、そのＰＩ
方向の誤り訂正処理においてＣＲＣチェックを行うこと
により、ＰＯ方向の誤り訂正処理が正しく行われたか否
かを判断する訳である。
【００２１】従って、ＰＯ方向の誤り訂正処理の後にＰ
Ｉ誤り訂正処理を行う必要があるため、そのデータ読み
出し，誤り訂正処理に要する時間余分に必要で、全体で
の処理時間が増大するという問題点がある。そして、Ｄ
ＶＤ−ＲＯＭでは、一つのデータブロックのデータ量が
非常に大きいため、バッファメモリに対するアクセス時
間が増大して、誤り訂正処理に要する時間がますます増
大するという問題点がある。
【００２２】本発明は上記問題点を解決するためになさ
れたものであって、その目的は誤り検査符号を演算する
際のデータの入力方向と異なる方向に誤り訂正を行う誤
り訂正処理の結果をチェックする訂正検査処理に要する
時間を短縮することのできる訂正検査方法及び訂正検査
装置を提供することにある。
【００２３】
【課題を解決するための手段】請求項１に記載の発明に
よれば、第１方向に対応した誤り検出符号を備える基礎
データに対し、当該誤り検出符号を用いて検査演算を行
って生成した第１標本値と、第１方向の誤り訂正によっ
て得られた訂正値に対して検査演算を行って生成した第
２標本値とが比較されて、第１検査値が得られる。この
第１検査値により第１方向に対する訂正検査が行われ
る。次に、第１方向に誤り訂正がなされた基礎データに
対して、第１方向とは異なる第２方向に誤り訂正を行
い、その第２方向の誤り訂正によって得られた訂正値を
第１方向に沿って検査演算を行い、第３標本値が生成さ
れる。そして、第１検査値と第３標本値とが比較され
て、前記第２方向の誤り訂正を検査する第２検査値が生
成されるようにした。これにより、第２方向に対する訂
正検査において、再び第１方向への誤り訂正及びその訂
正内容の評価を行うための第１方向への基礎データの読
み出しを行う必要がなくなる。
【００２４】なお、少なくとも前記第１検査値あるいは
第２検査値は、請求項２に記載の発明のように、その比
較を排他的論理和演算によってなすことにより得ること
ができる。
【００２５】前記第３標本値は、請求項３に記載の発明
のように、第２方向の誤り訂正によって得た訂正値を第
１方向に沿って並び替え、その結果を検査演算して得る
ことができる。また、前記第３標本値は、請求項４に記
載の発明のように、第２方向の誤り訂正によって得た訂
正値を第１方向に沿って順次取得しつつ検査演算して得
ることができる。
【００２６】前記検査値は、請求項５に記載の発明のよ
うに、演算すべきデータが誤り位置以外である時は零を
演算し、誤り位置に到達した場合はその位置に対応する
訂正値を演算して得ることができる。
【００２７】請求項６に記載の発明によれば、第１方向
に対応した誤り検出符号を備える基礎データに対し、当
該誤り検出符号を用いて検査演算が行われて生成された
第１標本値と、第１方向とは異なる第２方向に行った誤
り訂正によって得られた訂正値を第１方向に沿って検査
演算されて生成された第２標本値とが比較されて第２方
向の誤り訂正を検査する検査値が生成される。これによ
り、第２方向に対する訂正検査において、再び第１方向
への誤り訂正及びその訂正内容の評価を行うための第１
方向への基礎データの読み出しを行う必要がなくなる。
【００２８】なお、前記検査値は、請求項７に記載の発
明のように、第１標本値と第２標本値とを排他的論理和
演算し得ることができる。前記第２標本値は、請求項８
に記載の発明のように、第２方向の誤り訂正によって得
た訂正値を第１方向に沿って並び替えし、その結果を検
査演算して生成することができる。また、前記第２標本
値は、請求項９に記載の発明のように、第２方向の誤り
訂正によって得た訂正値を第１方向に沿って順次取得し
つつ検査演算を行って生成することができる。
【００２９】前記検査値は、請求項１０に記載の発明の
ように、演算すべきデータが誤り位置以外である時は零
を演算し、誤り位置に到達した場合はその位置に対応す
る訂正値を演算して得ることができる。
【００３０】なお、前記基礎データは、請求項１１に記
載の発明のように、基礎データは、前記第１方向に誤り
訂正処理がなされたものであり、この基礎データに対し
て前記第２方向の誤り訂正を検査する検査値が生成され
る。
【００３１】請求項１２に記載の発明によれば、第１方
向に対応した誤り検出符号を備える基礎データに対し、
当該誤り検出符号を用いて検査演算を行って生成した第
１標本値と、第１方向に誤り訂正によって得られた訂正
値に対して検査演算を行って生成した第２標本値とを比
較して、第１検査値が生成される。この第１検査値によ
り第１方向に対する訂正検査が行われる。次に、第１方
向に誤り訂正がなされた基礎データに対して、第１方向
とは異なる第２方向に誤り訂正が行われ、それによって
得られた訂正値を第１方向に沿って検査演算を行って生
成した第３標本値と第１検査値とを比較して、第２方向
の誤り訂正を検査する第２検査値が生成される。これに
より、第２方向に対する訂正検査において、再び第１方
向への誤り訂正及びその訂正内容の評価を行うための第
１方向への基礎データの読み出しを行う必要がなくな
る。
【００３２】なお、少なくとも前記第１比較部あるいは
第２比較部は、請求項１３に記載の発明のように、その
比較を排他的論理和演算によってなすことにより前記検
査値を得ることができる。
【００３３】前記第３検査演算部は、請求項１４に記載
の発明のように、第２方向の誤り訂正によって得られた
訂正値を第１方向に沿って並び替えて保管する記憶部
と、その結果を検査演算する検査演算部とを備え、その
検査演算により前記第３標本値を生成することができ
る。また、前記第３検査演算部は、請求項１５に記載の
発明のように、第２方向の誤り訂正によって得られた訂
正値を第１方向に沿って順次取得するデータ呼び出し部
と、その呼び出されたデータに対して順次に検査演算を
行う検査演算部とを備え、その検査演算により前記第３
標本値を生成することができる。
【００３４】前記検査演算部は、請求項１６に記載の発
明のように、演算すべきデータが誤り位置以外である時
は零を演算し、誤り位置に到達した場合はその位置に対
応する訂正値を演算して前記標本値を得ることができ
る。
【００３５】請求項１７に記載の発明によれば、第１方
向に対応した誤り検出符号を備える基礎データに対し、
当該誤り検出符号を用いて検査演算を行って第１標本値
が得られる。次に、第１方向とは異なる第２方向に誤り
訂正が行われ、それにより得られた訂正値を第１方向に
沿って検査演算して第２標本値を得る。そして、第１標
本値と前記第２標本値とを比較して、第２方向の誤り訂
正を検査する検査値が得られる。これにより、第２方向
に対する訂正検査において、再び第１方向への誤り訂正
及びその訂正内容の評価を行うための第１方向への基礎
データの読み出しを行う必要がなくなる。
【００３６】なお、前記比較部は、請求項１８に記載の
発明のように、比較部により、第１標本値と第２標本値
とを排他的論理和演算することにより前記第１検査値を
得ることができる。
【００３７】前記第２検査演算部は、請求項１９に記載
の発明のように、第２方向の誤り訂正によって得られた
訂正値を第１方向に沿って並び替えて保管する記憶部
と、その結果を検査演算する検査演算部とを備え、その
検査演算により前記第２標本値を生成することができ
る。また、前記第２検査演算部は、請求項２０に記載の
発明のように、第２方向の誤り訂正によって得られた訂
正値を第１方向に沿って呼び出すデータ呼び出し部と、
その呼び出されたデータに対して順次に検査演算を行う
検査演算部とを備え、その検査演算により前記第２標本
値を生成することができる。
【００３８】前記検査演算部は、請求項２１に記載の発
明のように、演算すべきデータが誤り位置以外である時
は零を演算し、誤り位置に到達した場合はその位置に対
応する訂正値を演算して前記標本値を得ることができ
る。
【００３９】
【発明の実施の形態】（第一実施形態）以下、本発明を
具体化した第一実施形態を図１〜図８に従って説明す
る。
【００４０】図１に示すように、光ディスク制御装置２
１は、ＡＴＡＰＩ(AT attachment packet interface)等
の所定のインターフェースを介してコンピュータ２２に
接続されている。また、光ディスク制御装置２１は、イ
ンターフェースを介して光ディスク駆動装置２３に接続
されている。
【００４１】光ディスク駆動装置２３は、記録媒体とし
てのデジタルビデオディスク（ＤＶＤ：Digital Video
Disk）２４を所定の速度で回転駆動するとともに、ＤＶ
Ｄ２４に記録されたデータを図示しない光ピックアップ
により読み出す。そして、光ディスク駆動装置２３は、
読み出しデータを光ディスク制御装置２１に出力する。
【００４２】光ディスク制御装置２１は、光ディスクコ
ントローラ２５、マイクロプロセッサ２６、記憶装置と
してのバッファメモリ２７、インターフェース回路２
８、及び、入出力駆動回路２９を備える。
【００４３】光ディスクコントローラ（以下、単にコン
トローラという）２５は、光ディスク駆動装置２３への
命令送信及びステータス受領と、光ディスクからの読み
出しフォーマット解読及びエラー訂正と、光ディスク駆
動装置２３とバッファメモリ２７間のデータ転送と、イ
ンターフェース回路２８とバッファメモリ２７間のデー
タ転送等の各処理を行う。
【００４４】また、コントローラ２５には、光ディスク
駆動装置２３から出力される読み出しデータが入出力駆
動回路２９を介して入力される。コントローラ２５は、
入力されるデータに誤り訂正等の処理を施してバッファ
メモリ２７に格納する。そして、コントローラ２５は、
マイクロプロセッサ２６の命令に基づいて、バッファメ
モリ２７に格納したデータを、インターフェース回路２
８を介して外部機器としてのコンピュータ２２に転送す
る。
【００４５】コントローラ２５は、図２に示すＰＩ誤り
訂正部３０と、図３に示すＰＯ誤り訂正部４０を含んで
構成される。図２に示すように、ＰＩ誤り訂正部３０
は、第１誤り訂正部としての誤り情報生成回路３１、第
１誤り訂正部としての誤り訂正回路３２、第１検査演算
部としての第１ＣＲＣ演算回路３３、第２検査演算部と
しての第２ＣＲＣ演算回路３４、第１比較部としてのＥ
ＯＲ回路３５を含む。ＰＩ誤り訂正部３０には、図１７
に示すように、入力データとしてＰＩインターリーブが
１バイトずつ順次入力される。
【００４６】誤り情報生成回路３１は、入力データを基
にＰＩシンドロームを順次作成する。そして、誤り情報
生成回路３１は、１インターリーブのＰＩシンドローム
を作成すると、そのＰＩシンドロームを基に誤り情報を
作成する。誤り情報は、第１方向としてのＰＩ方向にお
ける誤データの位置と誤データに対する補正値を含む。
誤り情報生成回路３１は、生成した誤り情報を誤り訂正
回路３２に出力する。
【００４７】誤り訂正回路３２は、１インターリーブ分
の入力データを記録するためのレジスタを含む。誤り訂
正回路３２は、入力データ（ＰＩインターリーブのデー
タ）をレジスタに記憶する。誤り訂正回路３２は、誤り
情報生成回路３１から入力される誤り情報に基づいて、
レジスタに記憶したデータの誤り訂正を行う。誤り訂正
回路３２は、誤り訂正後のデータを図１のバッファメモ
リ２７に格納する。
【００４８】前記誤り情報生成回路３１及び誤り訂正回
路３２は、上記の処理を全ＰＩインターリーブについて
繰り返し実行する。これにより、図１６に示す一つのデ
ータブロックに対する誤り訂正処理が実施される。
【００４９】第１ＣＲＣ演算回路３３には、前記入力デ
ータが入力される。第１ＣＲＣ演算回路３３は、図１５
の１セクタに含まれるデータ（ＩＤ及び予約領域に格納
されたデータ、ユーザデータ及び誤り検出符号ＥＤＣ）
を基礎データとし、この基礎データに対して検査演算と
してのＣＲＣ演算する。このＣＲＣ演算は、誤り検出符
号ＥＤＣを算出するときの演算方法及び演算方向に対応
している。
【００５０】この時、第１ＣＲＣ演算回路３３は、前記
誤り情報生成回路３１と同時に演算を行う。このこと
は、演算時間が長くなるのを防ぐ。そして、第１ＣＲＣ
演算回路３３は、図１５の１セクタに含まれる基礎デー
タのＣＲＣ演算を終了すると、その演算結果を第１標本
値としてＥＯＲ回路３５に出力する。
【００５１】第２ＣＲＣ演算回路３４は、誤り情報生成
回路３１から入力される誤り情報に含まれる補正値を、
誤データの位置に基づいてＣＲＣ演算する。ＣＲＣ演算
は、データ入力順と演算するデータの数に重みを持って
いる。そのため、図１５に示す基礎データのバイト数と
同じ数のデータをＣＲＣ演算しなければ正しい演算結果
を得ることができない。
【００５２】従って、第２ＣＲＣ演算回路３４は、演算
回数をカウントしている。このカウント値は、各ＰＩイ
ンターリーブにおけるデータの入力バイト数と一致して
いる。そして、第２ＣＲＣ演算回路３４は、カウント値
が誤りデータの位置と一致しない、即ち、基礎データが
正しい場合に、その基礎データに対する補正値を「０」
としてＣＲＣ演算を行う。一方、カウント値が誤りデー
タの位置と一致する場合、第２ＣＲＣ演算回路３４は、
その誤りデータの位置に対応する補正値をＣＲＣ演算す
る。これにより、ＣＲＣ演算におけるデータ数を入力デ
ータのバイト数と一致させる。
【００５３】このようにして、第２ＣＲＣ演算回路３４
は、図１５の１セクタに含まれる基礎データのバイト数
に対応する回数、補正値のＣＲＣ演算を行う。そして、
第２ＣＲＣ演算回路３４は、ＣＲＣ演算の演算結果を第
２標本値としてＥＯＲ回路３５に出力する。
【００５４】ＥＯＲ回路３５は、第１，第２ＣＲＣ演算
回路３３，３４から入力される演算結果、即ち第１，第
２標本値を比較して第１検査値としての判定データを生
成する。詳しくは、ＥＯＲ回路３５は、第１，第２標本
値を排他的論理和演算（ＥＯＲ演算）し、その演算結果
を判定データ（第１検査値）としてメモリ３６に格納す
る。
【００５５】メモリ３６は、図１のバッファメモリ２７
の一部領域である。即ち、バッファメモリ２７は、誤り
訂正回路３２による誤り訂正後のデータブロックを記憶
するための領域と、判定データを記憶するための領域を
有する。そして、この判定データのデータ量は、一つの
データブロックのデータ量に比べて非常に少ない。これ
により、バッファメモリ２７に対するアクセス時間は極
僅かしか増加しない。尚、メモリ３６をバッファメモリ
２７と別に備える構成としてもよい。その場合、バッフ
ァメモリ２７に対するアクセス時間は増加しない。
【００５６】このメモリ３６に格納された判定データ
（第１検査値）は、ＰＩ方向の誤り訂正を行う前の基礎
データをＣＲＣ演算した演算結果（第１標本値）と、Ｐ
Ｉシンドロームから作成した補正値をＣＲＣ演算した結
果（第２標本値）とをＥＯＲ演算した結果である。従っ
て、図１のコントローラ２５は、判定データに基づい
て、ＰＩ方向の誤り訂正が正しく行われたか否かを判断
する。
【００５７】図３に示すように、ＰＯ誤り訂正部４０
は、第２誤り訂正部としての誤り情報生成回路４１、第
２誤り訂正部としての誤り訂正回路４２、第３検査演算
部，データ呼び出し部としてのソート回路４３、第３検
査演算部としてのＣＲＣ演算回路４４、第２比較部とし
てのＥＯＲ回路４５を含む。ＰＯ誤り訂正部４０には、
図１８に示すように、入力データとしてＰＯインターリ
ーブが１バイトずつ順次入力される。
【００５８】誤り情報生成回路４１は、入力データを基
にＰＯシンドロームを順次作成する。そして、誤り情報
生成回路４１は、１インターリーブのＰＯシンドローム
を作成すると、そのＰＯシンドロームを基に誤り情報を
作成する。誤り情報は、第２方向としてのＰＯ方向にお
ける誤データの位置と誤データに対する補正値（訂正
値）を含む。誤り情報生成回路４１は、生成した誤り情
報を誤り訂正回路４２に出力する。また、誤り情報生成
回路４１は、生成した誤り情報をメモリ４６に格納す
る。
【００５９】誤り訂正回路４２は、１インターリーブ分
の入力データを記録するためのレジスタを含む。誤り訂
正回路４２は、入力データ（ＰＯインターリーブのデー
タ）をレジスタに記憶する。誤り訂正回路４２は、誤り
情報生成回路４１から入力される誤り情報に基づいて、
レジスタに記憶したデータの誤り訂正を行う。誤り訂正
回路４２は、誤り訂正後のデータを図１のバッファメモ
リ２７に格納する。
【００６０】前記誤り情報生成回路４１及び誤り訂正回
路４２は、上記の処理を全ＰＯインターリーブについて
繰り返し実行する。これにより、図１６に示す一つのデ
ータブロックに対する誤り訂正処理が実施される。そし
て、誤り情報生成回路４１は、メモリ４６に、一つのデ
ータブロックにおけるＰＯ方向の誤り情報を格納する。
【００６１】ソート回路４３は、メモリ４６に記憶され
た誤り情報を、誤データの位置をキーとしてＰＩ方向に
ソートし、その結果を記憶部としてのメモリ４６に格納
する。そして、ソート回路４３は、ソート後の誤り情報
をメモリ４６から読み出し、読み出した誤り情報をＣＲ
Ｃ演算回路４４に出力する。
【００６２】このメモリ４６に格納された誤り情報は、
入力データに誤りがあるときのみである。そして、入力
データは、ＰＩ方向に誤りが訂正されている。従って、
誤り情報のデータ量は、一つのデータブロックのデータ
量に比べて非常に少ない。従って、メモリ４６に対する
誤り情報のアクセス時間（誤り情報生成回路４１からの
書き込み時間、ソート回路４３のアクセス時間）は、従
来のＰＯ誤り訂正後に行うＰＩ誤り訂正に要する時間に
比べて短い。
【００６３】ＣＲＣ演算回路４４は、ソート回路４３か
ら入力される誤り情報に含まれる補正値（訂正値）を、
誤データの位置に基づいてＣＲＣ演算する。ＣＲＣ演算
は、データ入力順と演算するデータの数に重みを持って
いる。そのため、図１５に示す基礎データのバイト数と
同じ数のデータをＣＲＣ演算しなければ正しい演算結果
を得ることができない。
【００６４】従って、ＣＲＣ演算回路４４は、演算回数
をカウントしている。このカウント値は、各ＰＯインタ
ーリーブにおけるデータの入力バイト数と一致してい
る。そして、ＣＲＣ演算回路４４は、カウント値が誤り
データの位置と一致しない、即ち、基礎データが正しい
場合に、その基礎データに対する補正値を「０」として
ＣＲＣ演算を行う。一方、カウント値が誤りデータの位
置と一致する場合、ＣＲＣ演算回路４４は、その誤りデ
ータの位置に対応する補正値をＣＲＣ演算する。これに
より、ＣＲＣ演算におけるデータ数を入力データのバイ
ト数と一致させる。
【００６５】ＣＲＣ演算回路４４に入力される誤り情報
は、ソート回路４３によりＰＩ方向にソートされてい
る。従って、ＣＲＣ演算回路４４は、ＰＯ方向の誤り訂
正処理において、そのＰＯ方向と異なるデータ入力順と
同じＰＩ方向に補正値をＣＲＣ演算する。
【００６６】このようにして、ＣＲＣ演算回路４４は、
図１５の１セクタに含まれる基礎データ（ＩＤ及び予約
領域に格納されたデータ、ユーザデータ及び誤り検出符
号ＥＤＣ）のバイト数に対応する回数、補正値のＣＲＣ
演算を行う。そして、ＣＲＣ演算回路４４は、ＣＲＣ演
算の演算結果を第３標本値としてＥＯＲ回路４５に出力
する。
【００６７】ＥＯＲ回路４５は、メモリ３６に格納され
た第１判定データ（第１検査値）を入力する。ＥＯＲ回
路４５は、入力した判定データとＣＲＣ演算回路４４か
ら入力される演算結果、即ち第１検査値と第３標本値と
を比較して第２検査値としての第２判定データを生成す
る。詳しくは、ＥＯＲ回路４５は、第１検査値と第３標
本値とをＥＯＲ演算し、その演算結果を第２判定データ
（第２検査値）としてメモリ４７に格納する。
【００６８】メモリ３６に格納された第１判定データ
（第１検査値）は、上記したように、ＰＩ誤り訂正前の
基礎データ（ＩＤ及び予約領域に格納されたデータ、ユ
ーザデータ及び誤り検出符号ＥＤＣ）（図１５参照）の
ＣＲＣ演算結果（第１標本値）と、ＰＩ誤り訂正におけ
る補正値のＣＲＣ演算結果（第２標本値）をＥＯＲ演算
したものである。この第１判定データは、ＰＩ誤り訂正
後の基礎データのＣＲＣ演算結果、即ちＰＯ誤り訂正前
のそれと同じ値となることが判っている。従って、ＥＯ
Ｒ回路４５の演算結果である第２判定データ（第２検査
値）は、ＰＯ誤り訂正が正確に行われたか否かを判断す
るためのデータとなる。即ち、図１のコントローラ２５
は、メモリ４７に格納された第２判定データに基づい
て、ＰＯ誤り訂正が正確に行われたか否かを判断する。
【００６９】尚、メモリ４６，４７は、メモリ３６と同
様に図１のバッファメモリ２７の一部領域である。即
ち、バッファメモリ２７は、誤り訂正回路４２による誤
り訂正後のデータブロックを記憶するための領域、第
１，第２判定データを記憶するための領域（メモリ３
６，４７）、誤り情報を記憶するための領域（メモリ４
６）を有する。そして、第１，第２判定データと誤り情
報のデータ量は、一つのデータブロックのデータ量に比
べて非常に少ない。これにより、バッファメモリ２７に
対するアクセス時間は極僅かしか増加しない。尚、メモ
リ３６，４６，４７をバッファメモリ２７と別に備える
構成としてもよい。その場合、バッファメモリ２７に対
するアクセス時間は増加しない。
【００７０】次に、上記のようなコントローラ２５に基
づく誤り訂正処理動作を図４〜図８に従って説明する。
コントローラ２５は、ステップ１において図１のＤＶＤ
２４からデータを読み出す。次に、ステップ２において
コントローラ２５は、読み出したデータに対してＰＩ方
向におけるＰＩ誤り訂正処理を実施する。この時、コン
トローラ２５は、ＰＩ誤り訂正処理に対してＣＲＣチェ
ックを行う。そして、コントローラ２５は、ＰＩ誤り訂
正処理を終了すると、ステップ２からステップ３に移
る。
【００７１】ステップ３において、コントローラ２５
は、ＰＯ方向におけるＰＯ誤り訂正処理を実施する。こ
のステップ３において、コントローラ２５は、ＰＯ誤り
訂正処理に対するＣＲＣチェックを実施する。
【００７２】コントローラ２５は、ＣＲＣチェック結果
に基づいて、誤りが無くなるまでステップ２，３のＰ
Ｉ，ＰＯ誤り訂正処理を繰り返し実行する。そして、コ
ントローラ２５は、誤りが無くなると、誤り訂正処理を
終了する。
【００７３】尚、図４において、コントローラ２５は、
ＰＯ誤り訂正処理の後に誤り訂正処理を終了するように
してあるが、図１４に示すように、ステップ２における
ＰＩ誤り訂正処理におけるＣＲＣチェックの結果、誤り
が無いと判断した場合に誤り訂正処理を終了するように
構成してもよい。
【００７４】図５に示すステップ１１〜ステップ１７
は、図４のＰＩ誤り訂正処理（ステップ２）のサブステ
ップである。即ち、ステップ１１において、コントロー
ラ２５は、図１６のデータブロック２の各セクタ１から
ＰＩ方向のデータを１バイトずつ順次入力する。次に、
ステップ１２において、コントローラ２５は、基礎デー
タのＣＲＣ演算を行う。それと共に、ステップ１３にお
いて、コントローラ２５は、一つのＰＩインターリーブ
毎にＰＩシンドロームを順次生成する。
【００７５】コントローラ２５は、ＰＩ方向の１インタ
ーリーブのＰＩシンドロームを生成すると、ステップ１
３からステップ１４に移る。そのステップ１４におい
て、コントローラ２５は、ＰＩシンドロームから当該イ
ンターリーブの誤り情報（誤データの位置及び補正値
（訂正値））を算出する。更に、ステップ１５におい
て、コントローラ２５は、算出した誤り情報をＣＲＣ演
算し、第１標本値を生成する。そして、コントローラ２
５は、ステップ１５からステップ１６に移る。
【００７６】次に、その誤り情報を基に、ステップ１６
において、コントローラ２５は、ステップ１４において
算出した誤り情報を基に当該インターリーブの誤り訂
正、即ち誤データの書き換え動作を行う。そして、コン
トローラ２５は、誤り訂正後の当該インターリーブを図
１のバッファメモリ２７に格納する。
【００７７】そして、コントローラ２５はこのような動
作を全ＰＩインターリーブについて繰り返し実行し、訂
正したＰＩインターリーブを図１のバッファメモリ２７
に順次格納する。このＰＩインターリーブの格納を終了
すると、コントローラ２５はステップ１６からステップ
１７に移る。
【００７８】これにより、バッファメモリ２７には、Ｐ
Ｉ誤り訂正後の一つのデータブロック２が格納される。
また、コントローラ２５は、一つのデータブロック２に
おける全ての補正値（訂正値）に対してＣＲＣ演算を行
った結果、即ち第２標本値を得る。
【００７９】次に、ステップ１７において、コントロー
ラ２５は、基礎データのＣＲＣ演算結果（ステップ１
２）である第１標本値と、補正値のＣＲＣ演算結果（ス
テップ１５）である第２標本値をＥＯＲ演算し、第１検
査値を得る。更に、コントローラ２５は、その演算結果
（第１検査値）を図２のメモリ３６に格納する。そし
て、コントローラ２５は、演算結果の格納を終了する
と、当該ＰＩ誤り訂正処理を終了して図６のＰＯ誤り訂
正処理を実行する。
【００８０】図６に示すステップ２１〜ステップ２７
は、図４のＰＯ誤り訂正処理（ステップ３）のサブステ
ップである。即ち、図１のコントローラ２５は、ステッ
プ２１において、バッファメモリ２７に格納されたデー
タブロック２を、図１８に示すように、ＰＯ方向の各イ
ンターリーブ毎に順次入力する。ステップ２２におい
て、コントローラ２５は、一つのＰＯインターリーブ毎
にＰＯシンドロームを順次作成する。
【００８１】コントローラ２５は、ＰＯ方向の１インタ
ーリーブのＰＯシンドロームを生成すると、ステップ２
２からステップ２３に移る。そのステップ２３におい
て、コントローラ２５は、ＰＯシンドロームから当該イ
ンターリーブの誤り情報（誤りデータの位置及び補正値
（訂正値））を算出する。コントローラ２５は、算出し
た誤り情報を図３のメモリ４６に格納する。その誤り情
報を基に、ステップ２４において、コントローラ２５
は、当該インターリーブの誤り訂正、即ち誤データの書
き換え動作を行う。そして、コントローラ２５は、誤り
訂正後の当該インターリーブを図１のバッファメモリ２
７に格納する。
【００８２】そして、コントローラ２５はこのような動
作を全ＰＯインターリーブについて繰り返し実行する。
これにより、バッファメモリ２７に格納されたデータブ
ロック２に対するＰＯ方向の誤り訂正処理が実施され
る。また、図３のメモリ４６には、一つのデータブロッ
ク２に対して算出した誤り情報がＰＯ方向に格納され
る。
【００８３】次に、コントローラ２５は、ステップ２５
において、メモリ４６に格納した誤り情報を、誤データ
の位置に基づいてＰＩ方向にソートする。このソート処
理について詳述すれば、今、図７に示すように、ブロッ
クデータ２が６行６列のマトリックスに形成されてい
る。そして、このマトリックスにおいて、「・」にて示
す位置が、ステップ２３において算出された誤り位置で
ある。コントローラ２５は、この誤り位置及びその位置
に対する補正値を図８（ａ）に示すように、ＰＯ方向に
対応する順番で格納する。
【００８４】詳述すれば、コントローラ２５は、ＰＯ方
向、即ち、図７の座標値が「Ｘ1 」の列に対してＰＯ方
向の誤り訂正を行う。この時、コントローラ２５は、誤
り位置（Ｘ1 ，Ｙ2 ），（Ｘ1 ，Ｙ6 ）とそれらの位置
に対する補正値Ｚ1 ，Ｚ2 を算出する。コントローラ２
５は、メモリ４６の第１領域４６ａに誤り位置（Ｘ1，
Ｙ2 ）と補正値Ｚ1 を、メモリ４６の第２領域４６ｂに
誤り位置（Ｘ1 ，Ｙ6）と補正値Ｚ2 を格納する。
【００８５】同様に、コントローラ２５は、座標値「Ｘ
2 」〜「Ｘ6 」の各列に対してＰＯ誤り訂正を行い、そ
の時に算出した誤り位置（Ｘ2 ，Ｙ5 ），（Ｘ4 ，Ｙ6
），（Ｘ5 ，Ｙ3 ），（Ｘ6 ，Ｙ2 ）と補正値Ｚ3 ，
Ｚ4 ，Ｚ5 ，Ｚ6 を、メモリ４６の領域４６ｃ，４６
ｄ，４６ｅ，４６ｆに格納する。
【００８６】このように格納された誤り情報（誤り位置
及び補正値）に対して、コントローラ２５は、ステップ
２５のソート処理を実施する。このソート処理におい
て、コントローラ２５は、処理を行うＰＩ方向に沿っ
て、即ち行を示す座標値Ｙ（Ｙ1〜Ｙ6 ）をキーとして
ソートを行う。その結果を図８（ｂ）に示す。このよう
にして、コントローラ２５は、誤り情報（誤り位置及び
補正値）を、ＰＩ方向に沿って並べる。全誤り情報のソ
ートを終了すると、コントローラ２５は、ステップ２５
からステップ２６に移る。
【００８７】ステップ２６において、コントローラ２５
は、補正値（訂正値）を順次ＣＲＣ演算し、第３標本値
を得る。このとき、補正値はＰＩ方向にソートされてい
るため、コントローラ２５は、図１５の基礎データの入
力方向に沿って補正値をＣＲＣ演算した演算結果（第３
標本値）を得る。そして、コントローラ２５は、ステッ
プ２６からステップ２７に移る。
【００８８】ステップ２７において、コントローラ２５
は、メモリ３６から図５のステップ１７における演算結
果（第１検査値）を入力する。そして、コントローラ２
５は、補正値のＣＲＣ演算結果（ステップ２６）である
第３標本値と第１検査値をＥＯＲ演算し、第２検査値を
得る。
【００８９】メモリ３６から入力した演算結果（第１検
査値）は、図５のＰＩ誤り訂正処理におけるＣＲＣチェ
ックの結果である。そして、このＣＲＣチェックの結果
は、ＰＩ誤り訂正後のデータブロックにおける基礎デー
タをＣＲＣ演算した結果に対応している。
【００９０】従って、コントローラ２５は、メモリ３６
から入力した演算結果である第１検査値と、補正値のＣ
ＲＣ演算結果である第３標本値をＥＯＲ演算することに
より、当該ＰＯ誤り訂正処理におけるＣＲＣチェックの
結果である第２検査値を得る。このことは、ＰＯ誤り訂
正処理におけるＣＲＣチェックを行うために実施するＰ
Ｉ誤り訂正処理を不要とする。これにより、誤り訂正処
理に要する時間は短くなる。
【００９１】以上記述したように、第一実施形態によれ
ば、以下の効果を奏する。 （１）ＰＯ誤り訂正部４０の誤り情報生成回路４１は、
算出した誤データの位置及び補正値をメモリ４６に格納
する。ソート回路４３は、メモリ４６に格納された補正
値を誤データの位置に基づいて基礎データの読み出し方
向にソートしＣＲＣ演算回路４４に出力するようにし
た。その結果、ＣＲＣ演算回路４４は、補正値を基礎デ
ータの入力順と同じＰＩ方向にＣＲＣ演算する。この演
算方向は、誤り検査符号ＥＤＣを算出した時の基礎デー
タの読み出し方向と一致しているため、ＰＯ誤り訂正後
にＣＲＣチェックを行うことができる。そして、ＥＯＲ
回路４５は、ＣＲＣ演算の演算結果（第３標本値）とＰ
Ｉ誤り訂正においてＣＲＣチェックを行った結果である
第１判定データ（第１検査値）を比較してＰＯ誤り訂正
におけるＣＲＣチェックのための第２判定データ（第２
検査値）をメモリ４７に格納するようにした。そのた
め、従来のように、ＰＯ誤り訂正後にＣＲＣチェックの
ためにＰＩ誤り訂正を行う必要が無いので、その分処理
時間を短縮することができる。
【００９２】（２）ＰＩ誤り訂正部３０において、誤り
訂正前の基礎データを演算する第１ＣＲＣ演算回路３３
は、誤り情報生成回路３１と同時に動作するようにし
た。これにより、ＰＩ誤り訂正処理における演算時間が
長くなるのを防ぐことができる。
【００９３】（３）メモリ３６に格納された第１判定デ
ータは、ＰＩ誤り訂正部３０におけるＰＩ方向の誤り訂
正に対するＣＲＣチェックの結果である。そして、第１
判定データを用いてＰＯ誤り訂正部４０におけるＰＯ方
向の誤り訂正に対するＣＲＣチェックを行うようにし
た。そのため、別にＰＯ誤り訂正のためのデータを算出
する必要がないので、ＰＩ誤り訂正部３０の回路規模を
増加させることなくＰＯ方向の誤り訂正に対する誤り検
出を行うことができる。
【００９４】（第二実施形態）以下、本発明を具体化し
た第二実施形態を図９及び図１０に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成について
は同一の符号を付してその説明を一部省略する。
【００９５】本実施の形態のコントローラ２５は、図９
に示すＰＩ誤り訂正部５０と、図３に示すＰＯ誤り訂正
部４０を含んで構成される。図９に示すＰＩ誤り訂正部
５０は、誤り情報生成回路３１、誤り訂正回路３２、第
１ＣＲＣ演算回路３３、第２ＣＲＣ演算回路３４、第３
ＣＲＣ演算回路５１、ＥＯＲ回路３５を含む。
【００９６】ＰＩ誤り訂正部５０には、図１７に示すよ
うに、入力データとしてＰＩインターリーブが１バイト
ずつ順次入力される。誤り情報生成回路３１は、入力デ
ータを基にＰＩシンドロームを順次作成する。そして、
誤り情報生成回路３１は、１インターリーブのＰＩシン
ドロームを作成すると、そのＰＩシンドロームを基に誤
り情報を作成する。誤り情報は、ＰＩ方向における誤デ
ータの位置と誤データに対する補正値を含む。誤り情報
生成回路３１は、生成した誤り情報を誤り訂正回路３２
に出力する。
【００９７】誤り訂正回路３２は、１インターリーブ分
の入力データを記録するためのレジスタを含む。誤り訂
正回路３２は、入力データ（ＰＩインターリーブのデー
タ）をレジスタに記憶する。誤り訂正回路３２は、誤り
情報生成回路３１から入力される誤り情報に基づいて、
レジスタに記憶したデータの誤り訂正を行う。誤り訂正
回路３２は、誤り訂正後のデータを図１のバッファメモ
リ２７に格納する。
【００９８】更に、誤り訂正回路３２は、誤り訂正後の
１インターリーブ分のデータを第３ＣＲＣ演算回路５１
に出力する。第３ＣＲＣ演算回路５１は、入力される誤
り訂正後のデータのうち、基礎データ（ＩＤ及び予約領
域に格納されたデータ、ユーザデータ及び誤り検出符号
ＥＤＣ）をＣＲＣ演算し、その演算結果を第１判定デー
タ（第１の検査値，第１標本値）としてメモリ５２に格
納する。
【００９９】尚、メモリ５２は、第一実施形態のメモリ
３６等と同様に図１のバッファメモリ２７の一部領域で
ある。即ち、バッファメモリ２７は、誤り訂正回路３２
による誤り訂正後のデータブロックを記憶するための領
域、演算結果を記憶するための領域（メモリ５２）を有
する。そして、第３ＣＲＣ演算回路５１の演算結果のデ
ータ量は、一つのデータブロックのデータ量に比べて非
常に少ない。これにより、バッファメモリ２７に対する
アクセス時間は極僅かしか増加しない。
【０１００】前記誤り情報生成回路３１及び誤り訂正回
路３２は、上記の処理を全ＰＩインターリーブについて
繰り返し実行する。これにより、図１６に示す一つのデ
ータブロックに対する誤り訂正処理が実施される。
【０１０１】第３ＣＲＣ演算回路５１は、前記誤り情報
生成回路３１，誤り訂正回路３２と並列に動作し、ＣＲ
Ｃ演算を全ＰＩインターリーブについて繰り返し実行す
る。これにより、メモリ５２には、誤り訂正後の一つの
データブロックにおけるＣＲＣ演算結果が第１標本値と
して記録される。この第３ＣＲＣ演算回路５１の動作
は、ＰＩ方向の誤り訂正処理と同時に行われることか
ら、誤り訂正後のデータに対するＣＲＣ演算は、ＰＩ誤
り訂正処理に要する時間を増加させない。
【０１０２】そして、図３のＰＯ誤り訂正回路４０を構
成するＥＯＲ回路４５は、第一実施形態のメモリ３６に
代えて、メモリ５２に格納された演算結果（第１標本
値）を入力する。ＥＯＲ回路４５は、入力した演算結果
とＣＲＣ演算回路４４から入力される演算結果（第２標
本値）とをＥＯＲ演算し、その演算結果を第２判定デー
タ（第２検査値）としてメモリ４７に格納する。
【０１０３】メモリ５２に格納された演算結果は、上記
したように、ＰＩ誤り訂正後の基礎データ（図１５参
照）のＣＲＣ演算結果である。従って、ＥＯＲ回路４５
の演算結果である第２判定データ（検査値）は、ＰＯ誤
り訂正が正確に行われたか否かを判断するためのデータ
となる。即ち、図１のコントローラ２５は、メモリ４７
に格納された第２判定データに基づいて、ＰＯ誤り訂正
が正確に行われたか否かを判断する。
【０１０４】次に、上記のようなコントローラ２５に基
づく誤り訂正処理動作を図１０に従って説明する。図１
０に示すステップ３１〜ステップ３８は、図４のＰＩ誤
り訂正処理（ステップ２）のサブステップである。尚、
コントローラ２５は、ステップ３１〜ステップ３６にお
いて、図５のステップ１１〜ステップ１６と同じ処理を
行い、ステップ３８において図５のステップ１７と同じ
処理を行う。
【０１０５】即ち、ステップ３１において、コントロー
ラ２５は、図１６のデータブロック２の各セクタ１から
ＰＩ方向のデータを１バイトずつ順次入力する。次に、
ステップ３２において、コントローラ２５は、基礎デー
タのＣＲＣ演算を行う。それと共に、ステップ３３にお
いて、コントローラ２５は、一つのＰＩインターリーブ
毎にＰＩシンドロームを順次生成する。
【０１０６】コントローラ２５は、ＰＩ方向の１インタ
ーリーブのＰＩシンドロームを生成すると、ステップ３
３からステップ３４に移る。そのステップ３４におい
て、コントローラ２５は、ＰＩシンドロームから当該イ
ンターリーブの誤り情報（誤データの位置及び補正値
（訂正値））を算出する。更に、ステップ３５におい
て、コントローラ２５は、算出した誤り情報をＣＲＣ演
算する。
【０１０７】次に、その誤り情報を基に、ステップ３６
において、コントローラ２５は、ステップ３４において
算出した誤り情報を基に当該インターリーブの誤り訂
正、即ち誤データの書き換え動作を行う。そして、コン
トローラ２５は、誤り訂正後の当該インターリーブを図
１のバッファメモリ２７に格納する。このＰＩインター
リーブの格納を終了すると、コントローラ２５はステッ
プ３６からステップ３７に移る。
【０１０８】ステップ３７において、コントローラ２５
は、誤り訂正後のＰＩインターリーブに含まれる基礎デ
ータをＣＲＣ演算した演算結果を順次作成する。そし
て、コントローラ２５は、その演算結果を図９のメモリ
５２に格納する。
【０１０９】そして、コントローラ２５はこのような動
作を全ＰＩインターリーブについて繰り返し実行する。
これにより、図１のバッファメモリ２７には、ＰＩ誤り
訂正後の一つのデータブロック２が格納される。また、
コントローラ２５は、一つのデータブロック２における
全ての補正値をＣＲＣ演算した結果を得る。一つのデー
タブロックに対する誤り訂正及びＣＲＣ演算を終了する
と、コントローラ２５はステップ３７からステップ３８
に移る。
【０１１０】次に、ステップ３８において、コントロー
ラ２５は、基礎データのＣＲＣ演算結果（ステップ３
２）と補正値のＣＲＣ演算結果（ステップ３５）をＥＯ
Ｒ演算し、第１標本値を得る。更に、コントローラ２５
は、その演算結果（第１標本値）を図２のメモリ３６に
格納する。そして、コントローラ２５は、演算結果の格
納を終了すると、当該ＰＩ誤り訂正処理を終了して図６
のＰＯ誤り訂正処理を実行する。
【０１１１】図６のステップ２７において、コントロー
ラ２５は、メモリ３６に代えて図９のメモリ５２から図
１０のステップ３７における演算結果を入力する。そし
て、コントローラ２５は、補正値のＣＲＣ演算結果（ス
テップ２６）と入力した演算結果をＥＯＲ演算する。
【０１１２】メモリ３６から入力した演算結果は、図５
のＰＩ誤り訂正処理におけるＣＲＣチェックの結果であ
る。そして、このＣＲＣチェックの結果は、ＰＩ誤り訂
正後のデータブロックにおける基礎データをＣＲＣ演算
した結果に対応している。
【０１１３】従って、コントローラ２５は、メモリ３６
から入力した演算結果（第１標本値）と補正値のＣＲＣ
演算結果（第２標本値）をＥＯＲ演算することにより、
当該ＰＯ誤り訂正処理におけるＣＲＣチェックの結果で
ある検査値を得る。このことは、ＰＯ誤り訂正処理にお
けるＣＲＣチェックを行うために実施するＰＩ誤り訂正
処理を不要とする。これにより、誤り訂正処理に要する
時間は短くなる。
【０１１４】以上記述したように、第二実施形態によれ
ば、以下の効果を奏する。 （４）前記第一実施形態の（１），（２）と同様の効果
を奏する。 （５）ＰＩ誤り訂正部５０のＣＲＣ演算回路５１は、誤
り訂正回路３２にて誤り訂正された後の基礎データをＣ
ＲＣ演算した第１判定データをメモリ５２に格納するよ
うにした。これにより、ＰＯ誤り訂正部４０は、実際に
誤り訂正されたデータに基づいてそのＰＯ誤り訂正に対
するＣＲＣ演算を行うことができる。
【０１１５】（第三実施形態）以下、本発明を具体化し
た第三実施形態を図１１〜図１３に従って説明する。
尚、説明の便宜上、第一，第二実施形態と同様の構成に
ついては同一の符号を付してその説明を一部省略する。
【０１１６】本実施形態のコントローラ２５は、図２に
示すＰＩ誤り訂正部３０と、図１１に示すＰＯ誤り訂正
部６０を含んで構成される。図１１に示すように、ＰＯ
誤り訂正部６０は、誤り訂正部としての誤り情報生成回
路４１、誤り訂正部としての誤り訂正回路４２、第２検
査演算部としてのＣＲＣ演算回路６１、比較部としての
ＥＯＲ回路４５を含む。ＰＯ誤り訂正部６０には、図１
８に示すように、入力データとしてＰＯインターリーブ
が１バイトずつ順次入力される。
【０１１７】誤り情報生成回路４１は、入力データを基
にＰＯシンドロームを順次作成する。そして、誤り情報
生成回路４１は、１インターリーブのＰＯシンドローム
を作成すると、そのＰＯシンドロームを基に誤り情報を
作成する。誤り情報は、ＰＯ方向における誤データの位
置と誤データに対する補正値を含む。誤り情報生成回路
４１は、生成した誤り情報を誤り訂正回路４２に出力す
る。また、誤り情報生成回路４１は、生成した誤り情報
をメモリ４６に格納する。
【０１１８】誤り訂正回路４２は、１インターリーブ分
の入力データを記録するためのレジスタを含む。誤り訂
正回路４２は、入力データ（ＰＯインターリーブのデー
タ）をレジスタに記憶する。誤り訂正回路４２は、誤り
情報生成回路４１から入力される誤り情報に基づいて、
レジスタに記憶したデータの誤り訂正を行う。誤り訂正
回路４２は、誤り訂正後のデータを図１のバッファメモ
リ２７に格納する。
【０１１９】前記誤り情報生成回路４１及び誤り訂正回
路４２は、上記の処理を全ＰＯインターリーブについて
繰り返し実行する。これにより、図１６に示す一つのデ
ータブロックに対する誤り訂正処理が実施される。そし
て、誤り情報生成回路４１は、メモリ４６に、一つのデ
ータブロックにおけるＰＯ方向の誤り情報を格納する。
【０１２０】ＣＲＣ演算回路６１は、メモリ４６に記憶
された誤り情報に含まれる誤データの位置をキーとし
て、その位置に対応する補正値をＰＩ方向に沿って順次
読み出す。ＣＲＣ演算回路６１は、第一実施形態のＣＲ
Ｃ演算回路４４（図３参照）と同様に、読み出した補正
値を、誤りデータの位置に基づいてＣＲＣ演算し、その
演算結果をＥＯＲ回路４５に出力する。即ち、ＣＲＣ演
算回路６１は、誤り情報をソートしつつ、データ入力順
と同じＰＩ方向に補正値のＣＲＣ演算を実施し、第２標
本値を得る。これにより、メモリ４６に誤り情報が格納
されてから補正値に対するＣＲＣ演算処理を終了するま
での時間が、第一，第二実施形態のそれに比べて短くな
る。
【０１２１】ＥＯＲ回路４５は、メモリ３６に格納され
た第１判定データ（第１標本値）を入力する。ＥＯＲ回
路４５は、入力した判定データとＣＲＣ演算回路６１か
ら入力される演算結果（第２標本値）とをＥＯＲ演算
し、その演算結果を第２判定データ（検査値）としてメ
モリ４７に格納する。
【０１２２】メモリ３６に格納された第１判定データ
は、上記したように、ＰＩ誤り訂正前の基礎データ（Ｉ
Ｄ及び予約領域に格納されたデータ、ユーザデータ及び
誤り検出符号ＥＤＣ）（図１５参照）のＣＲＣ演算結果
と、ＰＩ誤り訂正における補正値のＣＲＣ演算結果をＥ
ＯＲ演算して得た第１標本値である。この第１標本値
は、ＰＩ誤り訂正後の基礎データのＣＲＣ演算結果、即
ちＰＯ誤り訂正前のそれと同じ値となることが判ってい
る。従って、ＥＯＲ回路４５の演算結果である第２判定
データ（検査値）は、ＰＯ誤り訂正が正確に行われたか
否かを判断するためのデータとなる。即ち、図１のコン
トローラ２５は、メモリ４７に格納された第２判定デー
タに基づいて、ＰＯ誤り訂正が正確に行われたか否かを
判断する。
【０１２３】次に、上記のようなコントローラ２５に基
づくＰＯ誤り訂正動作を、図１２に従って説明する。図
１２に示すステップ４１〜ステップ４６は、図４のＰＯ
誤り訂正処理（ステップ３）のサブステップである。
尚、コントローラ２５は、ステップ４１〜ステップ４４
において図６のステップ２１〜ステップ２４と同じ処理
を、ステップ４６において図６のステップ２７と同じ処
理を行う。
【０１２４】即ち、図１のコントローラ２５は、ステッ
プ４１において、バッファメモリ２７に格納されたデー
タブロック２を、図１８に示すように、ＰＯ方向の各イ
ンターリーブ毎に順次入力する。ステップ４２におい
て、コントローラ２５は、一つのＰＯインターリーブ毎
にＰＯシンドロームを順次作成する。
【０１２５】コントローラ２５は、ＰＯ方向の１インタ
ーリーブのＰＯシンドロームを生成すると、ステップ４
２からステップ４３に移る。そのステップ４３におい
て、コントローラ２５は、ＰＯシンドロームから当該イ
ンターリーブの誤り情報（誤りデータの位置及び補正値
（訂正値））を算出する。コントローラ２５は、算出し
た誤り情報を図１１のメモリ４６に格納する。その誤り
情報を基に、ステップ４４において、コントローラ２５
は、当該インターリーブの誤り訂正、即ち誤データの書
き換え動作を行う。そして、コントローラ２５は、誤り
訂正後の当該インターリーブを図１のバッファメモリ２
７に格納する。
【０１２６】そして、コントローラ２５はこのような動
作を全ＰＯインターリーブについて繰り返し実行する。
これにより、バッファメモリ２７に格納されたデータブ
ロック２に対するＰＯ方向の誤り訂正処理が実施され
る。また、図１１のメモリ４６には、一つのデータブロ
ック２に対して算出した誤り情報がＰＯ方向に格納され
る。
【０１２７】次に、コントローラ２５は、ステップ４５
において、メモリ４６に格納した誤り情報に含まれる誤
データの位置に基づいて、補正値をＰＩ方向にソートし
つつＣＲＣ演算する。これにより、コントローラ２５
は、ＰＩ方向、即ち図１５の基礎データの入力方向に沿
って補正値をＣＲＣ演算した演算結果である第２標本値
を得る。そして、コントローラ２５は、ステップ４５か
らステップ４６に移る。
【０１２８】ステップ４６において、コントローラ２５
は、メモリ３６から図５のステップ１７における演算結
果（第１標本値）を入力する。そして、コントローラ２
５は、補正値のＣＲＣ演算結果（ステップ４５）であり
第２標本値と、入力した演算結果である第１標本値をＥ
ＯＲ演算し、検査値を得る。
【０１２９】メモリ３６から入力した演算結果は、図５
のＰＩ誤り訂正処理におけるＣＲＣチェックの結果であ
る。そして、このＣＲＣチェックの結果は、ＰＩ誤り訂
正後のデータブロックにおける基礎データをＣＲＣ演算
した結果に対応している。
【０１３０】従って、コントローラ２５は、メモリ３６
から入力した演算結果（第１標本値）と補正値のＣＲＣ
演算結果（第２標本値）をＥＯＲ演算することにより、
当該ＰＯ誤り訂正処理におけるＣＲＣチェックの結果で
ある検査値を得る。このことは、ＰＯ誤り訂正処理にお
けるＣＲＣチェックを行うために実施するＰＩ誤り訂正
処理を不要とする。これにより、誤り訂正処理に要する
時間は短くなる。
【０１３１】図１３に示すステップ５１〜ステップ６０
は、図１２のステップ４５における補正値をＣＲＣ演算
する演算処理のサブステップである。即ち、コントロー
ラ２５は、ステップ５１において、演算位置及びセクタ
カウントを初期化する。この演算位置は、図１５の基礎
データを読み出す読み出し位置に対応している。
【０１３２】次に、コントローラ２５は、ステップ５２
において、誤り位置及び補正値を入力する。そして、ス
テップ５３において、コントローラ２５は、誤り位置と
演算位置が一致しているか否かを判断する。両位置が一
致していない場合、即ちその演算位置に対応する基礎デ
ータが誤っていない場合、コントローラ２５はステップ
５３からステップ５４へ移る。そのステップ５４におい
て、コントローラ２５は、その演算位置における補正値
を「０」（ゼロ）とし、その「０」と以前の演算結果を
ＣＲＣ演算する。その演算後、コントローラ２５は、ス
テップ５４からステップ５６へ移る。
【０１３３】一方、ステップ５３において、両位置が一
致している、即ちその演算位置に対応する基礎データが
誤っている場合、コントローラ２５はステップ５３から
ステップ５５へ移る。そのステップ５５において、コン
トローラ２５は、その誤り位置に対する補正値と以前の
演算結果をＣＲＣ演算する。その演算後、コントローラ
２５は、ステップ５５からステップ５６へ移る。
【０１３４】ステップ５６において、コントローラ２５
は、演算位置のうち、ＰＩ方向の座標値Ｘをインクリメ
ント（＋１）する。ステップ５７において、コントロー
ラ２５は、演算位置の座標値Ｘと１行のバイト数とを比
較することにより、１行分のデータに対して発生した補
正値のＣＲＣ演算を終了したか否かを判断する。コント
ローラ２５は、１行分のデータに対する補正値のＣＲＣ
演算を終了していない場合、ステップ５２に移る。
【０１３５】従って、コントローラ２５は、ステップ５
２〜５７の処理を繰り返し実行する。これにより、コン
トローラ２５は、補正値のＣＲＣ演算における演算の順
序と演算位置を、基礎データをＣＲＣ演算する時のそれ
らと同じにする。即ち、コントローラ２５は、図１１の
メモリ４６にＰＯ方向に蓄積された誤り情報に含まれる
補正値を、行方向、即ちＰＩ方向にＣＲＣ演算する。
【０１３６】ステップ５７において、コントローラ２５
は、１行分のデータに対する補正値のＣＲＣ演算を終了
すると、ステップ５７からステップ５８に移る。そのス
テップ５８において、コントローラ２５は、演算位置の
うち、ＰＯ方向の座標値Ｙをインクリメント（＋１）す
る。
【０１３７】次に、ステップ５９において、コントロー
ラ２５は、演算位置の座標値Ｙと１セクタの行数とを比
較することにより、１セクタ分のデータに対して発生し
た補正値のＣＲＣ演算を終了したか否かを判断する。コ
ントローラ２５は、１セクタ分のデータに対する補正値
のＣＲＣ演算を終了していない場合、ステップ５２に移
る。従って、コントローラ２５は、ステップ５２〜ステ
ップ５９を繰り返し実行し、１つのセクタにおける補正
値のＣＲＣ演算を実行する。
【０１３８】コントローラ２５は、１セクタ分のデータ
の処理を終了すると、セクタカウントをインクリメント
する。そして、コントローラ２５はステップ５９からス
テップ６０に移る。
【０１３９】ステップ６０において、コントローラ２５
は、セクタカウントの値と１ブロック内のセクタ数を比
較することにより、１ブロック分のデータに対する処理
を終了したか否かを判断する。コントローラ２５は、１
ブロック分のセクタの処理を終了していない場合、ステ
ップ５２に移る。そして、コントローラ２５は、１ブロ
ック分のデータの処理を終了すると、当該演算処理を終
了する。
【０１４０】以上記述したように、第三実施形態によれ
ば、以下の効果を奏する。 （１）上記第一形態と同じ効果を奏する。 （２）コントローラ２５は、ＰＯ方向のインタリーブに
基づいて演算されメモリ４６に格納された誤り情報（誤
り位置及び補正値）を、ＰＩ方向にＣＲＣ演算する。こ
れにより、コントローラ２５は、誤り情報をＰＩ方向に
ソートする第一，第二実施形態に比べて、ＣＲＣ演算に
要する時間を短くすることができる。
【０１４１】尚、本発明は前記実施の形態の他、以下の
態様で実施してもよい。 ○上記各実施形態において、誤り検出符号ＥＤＣとし
て、ＣＲＣデータ（巡回符号：cyclic code ）に代え
て、ハミング符号(Hamming code)等を用いて実施しても
よい。
【０１４２】
【発明の効果】以上詳述したように、請求項１乃至２１
に記載の発明によれば、誤り検査符号を演算する際のデ
ータの入力方向と異なる方向に誤り訂正を行う誤り訂正
処理の結果をチェックする訂正検査処理において、再び
データの入力方向への誤り訂正及びその訂正内容の評価
を行うための読み出しを行う必要がなくなり、訂正検査
処理に要する時間を短縮することができる。
【図面の簡単な説明】
【図１】 光ディスク制御装置を示すブロック図。
【図２】 ＰＩ誤り訂正部を示すブロック図。
【図３】 ＰＯ誤り訂正部を示すブロック図。
【図４】 誤り訂正動作を示すフローチャート。
【図５】 ＰＩ誤り訂正動作を示すフローチャート。
【図６】 ＰＯ誤り訂正動作を示すフローチャート。
【図７】 誤り位置・補正値を示すマトリックス図。
【図８】 （ａ）（ｂ）は、ソート処理を示す説明図。
【図９】 第二実施形態のＰＩ誤り訂正部を示すブロッ
ク図。
【図１０】 第二実施形態のＰＩ誤り訂正動作を示すフ
ローチャート。
【図１１】 第三実施形態のＰＯ誤り訂正部を示すブロ
ック図。
【図１２】 第三実施形態のＰＯ誤り訂正動作を示すフ
ローチャート。
【図１３】 第三実施形態のＰＯ誤り訂正動作における
ＣＲＣ演算処理を示すフローチャート。
【図１４】 別の誤り訂正動作を示すフローチャート。
【図１５】 ＤＶＤ−ＲＯＭのセクタの内容を示す説明
図。
【図１６】 データブロックを示す説明図。
【図１７】 ＰＩインターリーブを示す説明図。
【図１８】 ＰＯインターリーブを示す説明図。
【図１９】 ＰＯ−ＥＣＣ部を展開・挿入したブロック
を示す説明図。
【符号の説明】
３１ 第１誤り訂正部としての誤り情報生成回路 ３２ 第１誤り訂正部としての誤り訂正回路 ３３ 第１検査演算部としての第１ＣＲＣ演算回路 ３４ 第２検査演算部としての第２ＣＲＣ演算回路 ３５ 第１比較部としてのＥＯＲ回路 ４１ 第２誤り訂正部としての誤り情報生成回路 ４２ 第２誤り訂正部としての誤り訂正回路 ４３ 第３検査演算部，データ呼び出し部としてのソー
ト回路 ４４ 第３検査演算部としてのＣＲＣ演算回路 ４５ 第２比較部としてのＥＯＲ回路 ６１ 第２検査演算部としてのＣＲＣ演算回路
フロントページの続き Ｆターム(参考） 5J065 AA03 AB01 AC03 AD02 AD04 AE06 AF01 AG02 AG06 AH04 AH06

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 第１方向に対応した誤り検出符号を備え
    る基礎データに対し、当該誤り検出符号を用いて検査演
    算を行い、第１標本値を生成するステップと、 前記第１方向に誤り訂正を行うステップと、 前記第１方向の誤り訂正によって得られた訂正値に対し
    て検査演算を行って第２標本値を生成するステップと、 前記第１標本値と第２標本値とを比較して、第１検査値
    を生成するステップと、 前記第１方向に誤り訂正がなされた基礎データに対し
    て、第１方向とは異なる第２方向に誤り訂正を行うステ
    ップと、 前記第２方向の誤り訂正によって得られた訂正値を第１
    方向に沿って検査演算を行い、第３標本値を生成するス
    テップと、 前記第１検査値と第３標本値とを比較して、前記第２方
    向の誤り訂正を検査する第２検査値を生成するステップ
    とを備えることを特徴とする訂正検査方法。
  2. 【請求項２】 少なくとも前記第１検査値あるいは第２
    検査値は、その比較を排他的論理和演算によってなすこ
    とを特徴とする請求項１記載の訂正検査方法。
  3. 【請求項３】 前記第３標本値を生成するステップは、
    前記第２方向の誤り訂正によって得られた訂正値を第１
    方向に沿って並び替えを行い、その結果を検査演算する
    ものであることを特徴とする請求項１記載の訂正検査方
    法。
  4. 【請求項４】 前記第３標本値を生成するステップは、
    前記第２方向の誤り訂正によって得られた訂正値を第１
    方向に沿って順次取得しつつ検査演算を行うものである
    ことを特徴とする請求項１記載の訂正検査方法。
  5. 【請求項５】 前記訂正値に対する検査演算は、演算す
    べきデータが誤り位置以外である時は零を演算し、誤り
    位置に到達した場合は、その位置に対応する前記訂正値
    を演算するものであることを特徴とする請求項１記載の
    訂正検査方法。
  6. 【請求項６】 第１方向に対応した誤り検出符号を備え
    る基礎データに対し、当該誤り検出符号を用いて検査演
    算を行い、第１標本値を生成するステップと、 前記第１方向とは異なる第２方向に誤り訂正を行うステ
    ップと、 前記第２方向の誤り訂正によって得られた訂正値を第１
    方向に沿って検査演算を行い、第２標本値を生成するス
    テップと、 前記第１標本値と前記第２標本値とを比較して、前記第
    ２方向の誤り訂正を検査する検査値を生成するステップ
    とを備えることを特徴とする訂正検査方法。
  7. 【請求項７】 前記検査値は、前記第１標本値と第２標
    本値とを排他的論理和演算することで得られるものであ
    ることを特徴とする請求項６記載の訂正検査方法。
  8. 【請求項８】 前記第２標本値を生成するステップは、
    前記第２方向の誤り訂正によって得られた訂正値を第１
    方向に沿って並び替えを行い、その結果を検査演算する
    ものであることを特徴とする請求項６記載の訂正検査方
    法。
  9. 【請求項９】 前記第２標本値を生成するステップは、
    前記第２方向の誤り訂正によって得られた訂正値を第１
    方向に沿って順次取得しつつ検査演算を行うものである
    ことを特徴とする請求項６記載の訂正検査方法。
  10. 【請求項１０】 前記訂正値に対する検査演算は、演算
    すべきデータが誤り位置以外である時は零を演算し、誤
    り位置に到達した場合は、その位置に対応する前記訂正
    値を演算するものであることを特徴とする請求項６記載
    の訂正検査方法。
  11. 【請求項１１】 前記基礎データは、前記第１方向に誤
    り訂正処理がなされたものであることを特徴とする請求
    項６記載の訂正検査方法。
  12. 【請求項１２】 第１方向に対応した誤り検出符号を備
    える基礎データに対し、当該誤り検出符号を用いて検査
    演算を行い、第１標本値を生成する第１検査演算部と、 前記第１方向に誤り訂正を行う第１誤り訂正部と、 前記第１誤り訂正部によって得られた訂正値に対して検
    査演算を行って第２標本値を生成する第２検査演算部
    と、 前記第１標本値と第２標本値とを比較して、第１検査値
    を生成する第１比較部と、 前記第１方向に誤り訂正がなされた基礎データに対し
    て、第１方向とは異なる第２方向に誤り訂正を行う第２
    誤り訂正部と、 前記第２誤り訂正部によって得られた訂正値を第１方向
    に沿って検査演算を行い、第３標本値を生成する第３検
    査演算部と、 前記第１検査値と第３標本値とを比較して、前記第２方
    向の誤り訂正を検査する第２検査値を生成する第２比較
    部とを備えることを特徴とする訂正検査装置。
  13. 【請求項１３】 少なくとも前記第１比較部あるいは第
    ２比較部は、その比較を排他的論理和演算によってなす
    ことを特徴とする請求項１２記載の訂正検査装置。
  14. 【請求項１４】 前記第３検査演算部は、前記第２方向
    の誤り訂正によって得られた訂正値を第１方向に沿って
    並び替えて保管する記憶部と、その結果を検査演算する
    検査演算部とを備えることを特徴とする請求項１２記載
    の訂正検査装置。
  15. 【請求項１５】 前記第３検査演算部は、前記第２方向
    の誤り訂正によって得られた訂正値を第１方向に沿って
    順次取得するデータ呼び出し部と、その呼び出されたデ
    ータに対して順次に検査演算を行う検査演算部を備える
    ことを特徴とする請求項１２記載の訂正検査装置。
  16. 【請求項１６】 前記検査演算部は、演算すべきデータ
    が誤り位置以外である時は零を演算し、誤り位置に到達
    した場合は、その位置に対応する前記訂正値を演算する
    ものであることを特徴とする請求項１２記載の訂正検査
    装置。
  17. 【請求項１７】 第１方向に対応した誤り検出符号を備
    える基礎データに対し、当該誤り検出符号を用いて検査
    演算を行って第１標本値を生成する第１検査演算部と、 前記第１方向とは異なる第２方向に誤り訂正を行う誤り
    訂正部と、 前記誤り訂正部によって得られた訂正値を第１方向に沿
    って検査演算を行い、第２標本値を生成する第２検査演
    算部と、 前記第１標本値と前記第２標本値とを比較して、前記第
    ２方向の誤り訂正を検査する検査値を生成する比較部と
    を備えることを特徴とする訂正検査装置。
  18. 【請求項１８】 前記比較部は、前記第１標本値と第２
    標本値とを排他的論理和演算することを特徴とする請求
    項１７記載の訂正検査装置。
  19. 【請求項１９】 前記第２検査演算部は、前記第２方向
    の誤り訂正によって得られた訂正値を第１方向に沿って
    並び替えて保管する記憶部と、その結果を検査演算する
    検査演算部とを備えることを特徴とする請求項１７記載
    の訂正検査装置。
  20. 【請求項２０】 前記第２検査演算部は、前記第２方向
    の誤り訂正によって得られた訂正値を第１方向に沿って
    呼び出すデータ呼び出し部と、その呼び出されたデータ
    に対して順次に検査演算を行う検査演算部を備えること
    を特徴とする請求項１７記載の訂正検査装置。
  21. 【請求項２１】 前記検査演算部は、演算すべきデータ
    が誤り位置以外である時は零を演算し、誤り位置に到達
    した場合は、その位置に対応する前記訂正値を演算する
    ものであることを特徴とする請求項１７記載の訂正検査
    装置。
JP23423098A 1998-04-14 1998-08-20 訂正検査方法及び訂正検査装置 Expired - Fee Related JP3945602B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23423098A JP3945602B2 (ja) 1998-04-14 1998-08-20 訂正検査方法及び訂正検査装置
US09/162,142 US6317855B1 (en) 1998-04-14 1998-09-29 Method and apparatus for checking data error correction
TW087117957A TW411443B (en) 1998-04-14 1998-10-29 Method and apparatus for checking data error correction

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-102699 1998-04-14
JP10269998 1998-04-14
JP23423098A JP3945602B2 (ja) 1998-04-14 1998-08-20 訂正検査方法及び訂正検査装置

Publications (2)

Publication Number Publication Date
JP2000004170A true JP2000004170A (ja) 2000-01-07
JP3945602B2 JP3945602B2 (ja) 2007-07-18

Family

ID=26443374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23423098A Expired - Fee Related JP3945602B2 (ja) 1998-04-14 1998-08-20 訂正検査方法及び訂正検査装置

Country Status (3)

Country Link
US (1) US6317855B1 (ja)
JP (1) JP3945602B2 (ja)
TW (1) TW411443B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2230618A1 (en) 2009-03-17 2010-09-22 NEC Electronics Corporation Program verification apparatus and its method
JP7479401B2 (ja) 2019-06-12 2024-05-08 インターナショナル・ビジネス・マシーンズ・コーポレーション バイナリ対称不変積符号によって符号化された符号語の効率的な誤り訂正

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6519717B1 (en) * 1999-10-06 2003-02-11 Sun Microsystems Inc. Mechanism to improve fault isolation and diagnosis in computers
CA2308643A1 (en) * 1999-10-14 2001-04-14 Alcatel Networks Corporation Societe Par Actions De Regime Federal De Re Seaux Alcatel Method and apparatus for providing integral cell payload integrity verification and detecting defective modules in telecommunication devices
US6639899B1 (en) * 1999-10-14 2003-10-28 Alcatel Canada Inc. Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices
TW468158B (en) * 2000-06-16 2001-12-11 Ali Corp Disc decoding method and system
US6757862B1 (en) * 2000-08-21 2004-06-29 Handspring, Inc. Method and apparatus for digital data error correction coding
US6718506B1 (en) * 2000-10-02 2004-04-06 Zoran Corporation High speed DVD error correction engine
TW476932B (en) * 2000-10-23 2002-02-21 Acer Labs Inc Decoding system for disk and the method thereof
US6772390B2 (en) * 2000-11-30 2004-08-03 Quantum Corporation Erasure correction for ECC entities
TW479226B (en) * 2000-12-15 2002-03-11 Acer Labs Inc Disc decoding system and method
TW522393B (en) * 2001-02-02 2003-03-01 Acer Labs Inc Decoding system and method for disks
US6868517B1 (en) * 2001-05-15 2005-03-15 Marvell International Ltd. Method and apparatus for checking read errors with two cyclic redundancy check stages
TWI269534B (en) * 2004-08-20 2006-12-21 Ind Tech Res Inst Decoding method of data, and method thereof
US7395488B2 (en) * 2004-12-29 2008-07-01 Zoran Corporation System and method for efficient use of memory device bandwidth
TWI309768B (en) * 2005-09-06 2009-05-11 Realtek Semiconductor Corp Error correction apparatus capable of raising memory bandwidth utilization efficiency and related method thereof
US7539926B1 (en) * 2006-02-14 2009-05-26 Xilinx, Inc. Method of correcting errors stored in a memory array
WO2008070572A2 (en) * 2006-12-01 2008-06-12 Hsn Lp Method and system for improved interactive television processing
JP4896931B2 (ja) * 2008-06-24 2012-03-14 株式会社東芝 検査符号生成方法
JP5412917B2 (ja) * 2009-03-27 2014-02-12 富士通株式会社 誤り訂正制御装置、誤り訂正制御方法およびメディアデータ配信システム
JP5544773B2 (ja) * 2009-07-22 2014-07-09 ソニー株式会社 エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6125466A (en) * 1992-01-10 2000-09-26 Cabletron Systems, Inc. DRAM parity protection scheme
US5751744A (en) * 1993-02-01 1998-05-12 Advanced Micro Devices, Inc. Error detection and correction circuit
ATE216096T1 (de) * 1994-02-22 2002-04-15 Siemens Ag Flexible fehlerkorrekturcode/paritätsbit- architektur
JP3562544B2 (ja) * 1996-08-13 2004-09-08 ソニー株式会社 復号化装置および復号化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2230618A1 (en) 2009-03-17 2010-09-22 NEC Electronics Corporation Program verification apparatus and its method
JP2010218237A (ja) * 2009-03-17 2010-09-30 Renesas Electronics Corp プログラム検証装置及びその方法
JP7479401B2 (ja) 2019-06-12 2024-05-08 インターナショナル・ビジネス・マシーンズ・コーポレーション バイナリ対称不変積符号によって符号化された符号語の効率的な誤り訂正

Also Published As

Publication number Publication date
TW411443B (en) 2000-11-11
JP3945602B2 (ja) 2007-07-18
US6317855B1 (en) 2001-11-13

Similar Documents

Publication Publication Date Title
JP2000004170A (ja) 訂正検査方法及び訂正検査装置
AU604836B2 (en) Method and apparatus for error correction
US6158038A (en) Method and apparatus for correcting data errors
US7530009B2 (en) Data storage method and data storage device
US6363511B1 (en) Device and method for decoding data streams from storage media
US7653862B2 (en) Error detection and correction for encoded data
JP4709485B2 (ja) オンドライブ統合化セクタ・フォーマットｒａｉｄの誤り訂正符号システムおよび方法
US6751771B2 (en) Method and apparatus for error processing in optical disk memories
JP4799027B2 (ja) 記憶制御回路、記憶制御回路におけるアドレスエラーチェック方法
JP2003516598A (ja) 誤り訂正装置
JP2004282737A (ja) 記憶媒体から検索されたデータを検証する方法およびシステム、ならびにコンピュータ可読記憶媒体
JP2004281037A (ja) 記憶媒体に記憶されたデータを訂正する方法およびシステム、ならびにコンピュータ可読記憶媒体
US8181075B2 (en) Error correction device and recording and reproducing device
US6651208B1 (en) Method and system for multiple column syndrome generation
US20040030985A1 (en) Cross interleave reed-solomon code correction
JP3306413B2 (ja) 誤り訂正装置および誤り訂正方法
JP2605270B2 (ja) エラー訂正及びチエツク装置
US20080109706A1 (en) Error correction method and apparatus for optical information storage medium recording/reproducing apparatus
US7213190B2 (en) Data processing apparatus and method
JPH01307063A (ja) 光デイスク記録再生装置
JPS63298777A (ja) エラ−検出訂正方式
KR100232957B1 (ko) 디지털 비디오 디스크의 오류정정시간 단축방법
JP3259688B2 (ja) データ処理回路
JPH043525A (ja) 符号誤り訂正装置
JP2003177973A (ja) データ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050610

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070404

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees