TW411443B - Method and apparatus for checking data error correction - Google Patents
Method and apparatus for checking data error correction Download PDFInfo
- Publication number
- TW411443B TW411443B TW087117957A TW87117957A TW411443B TW 411443 B TW411443 B TW 411443B TW 087117957 A TW087117957 A TW 087117957A TW 87117957 A TW87117957 A TW 87117957A TW 411443 B TW411443 B TW 411443B
- Authority
- TW
- Taiwan
- Prior art keywords
- error
- data
- check
- value
- correction
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
Description
經"部屮次標準局爲工消於合竹社印製 411443 A7 B,7 五、發明説明(i ) Μ_Μ 本發明傺關於用於檢查在資料中之錯誤的方法和裝置 ,·更ίΐ別地,本發明闢於用以檢査已在資料上實施錯誤校 正後從如一磁帶、一視訊磁帶、一個CD及DVD的記錄媒體 讓取之資料的一種方法和裝置。 相關抟術描沭 第1圖說明儲存在如一個DVD-ROM之記錄媒髏中的資 料之一部段1的格式;部段1包活有一値十二位元組I D和保 留區、一個兩仟位元組使用者資料區及一個四位元組錯誤 檢測碼(EDC)區;EDC區儲存一錯誤檢測碼(EDC) ; EDC用來 藉使用一錯誤校正碼(ECC)來確定資料的一錯誤校正是否 己被適當實施,或資料是否已被適當儲存:EDC包括藉在 使用者資料和儲存在ID和保留區中的資料上實施一週期冗 餘檢查(CRC)算術運算而獲得的一週期冗餘檢査(CRC)資料 部段1各包括十二個資料位元組群;第一群包括有+ 二位元紐I D和保留區及使用者資料之一百六十脑位元組; 第二至十一群各包括使用者資料之一百t十二個位元組; 最後一群包活有使用者資料之一百六十八艏位元組及為四 位元組的EDC區。 第2圖説明包括有十六個部段1、一個P0-ECC部分3及 -_PI-ECC部分4的一資料方塊2; P0-ECC部分4包括用來 在各部段1上沿著一個P0方向(如在第2圖中觀看的行或 垂直方向)簧施錯誤校正的ECC; PI-ECC部分4包括用來在 各部段1和P0-ECC部分3上沿著一傾PI方向(如在第2圖中 ________—-r 4 ~- 11紙张尺廋適扣中囤®家標辛(CNS ) Λ4规格(210X2耵公麓) -n-tn —Γ —.1 I I ΙΓ^. I, - :! n T In ---1 _ n .^1 —I- I- (誚先閱讀f·而之注意事項再填寫本裔) ^ M δ" t 4i A7 B7 五、發明説明(2 ) 觀看的列或水平方向)實施錯誤校正的ECC ;在PI-ECC部 分4中的資料之各列和在部段1中的資料之一相稱列構成一 個ΡΙίί頁;在PO-ECC部分3中的資料之一行和在部段1中的 資料之一柑稱行構成一個Ρ0插頁。 第5圖說明記錄在一個DVD-ROM上的多個資料方塊2之 格式2a; PG-ECC部分3和相稱於部分3的PI-ECC部分4之一 部分被區分成十六艏插頁;各捅頁被插在部段1之一後; 在一光碟謓取裝置中的一錯誤校正電路在從DVD-ROM被讓 取時在資料方塊2上實施一錯誤校正。 更特別地,如在第3圖中説明的錯誤校正電路沿著PI 方向接收一阃PI捅頁一次一位元;然後電路産生一個PI錯 誤杈正子;其次,從一插頁PI錯誤校正子産生錯誤資訊; 經産生資訊包含任一錯誤資料之錯誤位置和校正值;錯誤 校正電路使用錯誤位置和校正值來校正在PI插頁中的錯誤 ;並對所有之PI插頁重覆錯誤校正。 如在第4圖中說明的錯誤校正電路沿箸P0方向也接收 一個P0插頁一次一位元;然後電路産生一艇P0錯誤校正子 ;其次,從一插頁P0錯誤校正子産生錯誤資訊;經産生資 訊包含任一錯誤資料之錯誤位置和校正值;錯誤校正電路 使用錯誤位置和校正值來校正在P0插頁中的錯誤:並對所 有之P0插頁重覆錯誤校正。 ' 錯誤校正電路藉由使用在部段1中的EDC以PI和P0方向 實施錯誤校正或一個CRC檢査而撿査在使用者資料中的錯 誤是否已被適當校正,或估計使用者資料之品質;在實施 本紙张尺度適川中國國家標率((:NS ) Μ規格(2]〇X2?7公t ) I ί ; . I^衣 . 訂 I 線 ' - - (請先閱讀背ij之注項再瑣艿本頁) 籽^-部中次^^局员工消*;合作社印^ A7 B.7 五、發明説明(3 ) 錯誤校正中,使用第1圖之一部段資料U D和保留S經儲 存資料、使用者資料及ECC)作為基本資料來實施一個CRC 算術ί算;如果CRC算術蓮算之結果為零,則判定使用者 資料沒有錯誤;如果在使用者資料中有一錯誤,則蓮算之 結果顯示對應於該錯誤的一值。 錯誤校正電路在實施錯誤校正前使用基本資料實施CRC 算術蓮算並暫時儲存CRC蓮算結果;該電路然後使用在錯 誤校正步驟中産生的一校正值來實施另一傾CRC算術蓮算 並將第一個CRC算術蓮算之結果與第二個CRC算術蓮算之結 果比較;如果該等結果相等,則使用該校正值的錯誤校正 被判定為正確。 在對於經錯誤校正資料以PI方向實施錯誤校正中,使 用在PI插頁上的基本資料實施一個CRC算術蓮算;因為基 本資料之輸入方向與在PI錯誤校正期間資料之輸入方向匹 配故此CRC算術運算為可能,且以基本資料輸入的次序産 生CRC資料。 CRC資料沿箸PI方向被加權,其防止以P0方向實施錯 誤校正;亦即,對於P0錯誤校正的資料輸入方向偽垂直於 茌CRC算術蓮算中基本資料之輸入方向·,因此,在输入p〇 插頁時不能實施錯誤校正。 目前,只是建議在以P0方向的一錯誤校正後再實施錯 誤校正和檢測(CRC檢査);以此方式,對於經錯誤校正 資料的錯誤校正偽以P0方向而實施;然而,必須實施PI錯 誤校正兩次增加了用於錯誤檢測的時間;待別是,在一艏 ____________ 本紙张尺用中1囷家標令(C:NS ) Μ规格(2】0X297公f ) L _ I J_ n n _ _ ! 士卜____ I _ !: T___ _ _ PI I ^ -· I . (誚先閱讀f-面之注意事項再填疼本頁) 經^部中央標率局貝工消f合作社印製 411443 Α7 Η 7 五、發明説明(4 ) DVD-ROH中取用一緩衝記憶體的時間增大,在其中各資料 方塊包含大量的資料。 據此,本發明之一目的偽提供減少為實施一錯誤檢査 所需時間的一錯誤檢查方法和裝置。 本發明夕概酉 由本發明之原理的舉例方式來說明,本發明之其它層 面和利益將從與伴隨圖式一起取用的下面描逑而變得清楚 在本發明之一層面中,提供一種方法用來錯誤校正二 維配置的資料並用於使用附於該資料的一錯誤檢測碼來檢 查該校正;係藉由以一第一方向在該資料上實施一撿查的 算術運算來獲得該錯誤檢測碼;該方法包括下列步驟:使 用該錯誤檢測碼在該資料上實施一第一檢查算術蓮算以産 生一第一樣本值;以該第一方向來錯誤校正該資料且如果 測出一錯誤刖産生一第一校正值;使用該第一校正值以該 第一方向實施一第二檢查算術蓮算而産生一第二樣本值; 將該第一樣本值與該第二樣本值tb較以産生一第一檢查值 ;以一第二方向來錯誤校正該資料且如果測出一錯誤則産 生一第二校正值;使用該第二校正值以該第一方向實施一 第三檢査算術蓮算而産生一第三樣本值;及將該第一檢査 值與該第三樣本值比較以沿箸該第二方向産生代表該錯誤 校正之檢查結果的一第二檢查值。 在本發明之另一層面中,提供一種方法用來錯誤校正 二維配置的資料並用於使用附於該資料的一錯誤檢测碼來 檢査該校正;偽藉由沿著一第一方向在該資料上實施一檢 本紙張尺度適用中國國家標準(CNS ) Λ4规估() (#ί·先閗讀竹而之注念氺項搏读义本Ν ) 訂 A7 H7 五、發明説明(5 ) 査的算術蓮算來獲得該錯誤抆正碼;該方法包括下列步驟 :使用該錯誤檢測碼在該資料上實施一第一檢査算術運算 以産生一第一樣本值·•以一第二方向在該資料上實施一錯 誤校正操作且如果测出一錯誤則産生一第一校正值;使用 該校正值沿箸該第一方向實施一第二檢查算術蓮算以産钜 一第二樣本值;及將該第一樣本值與該第二樣本值比較以 在該第二方向産生代表該錯誤校正之檢査結果的一檢査值 在本發明之另一層面中,提供一種方法用來檢查在二 維配置資料上實施的錯誤校正之結果;用於該錯誤校正的 一行錯誤校正碼以行方向被附於該資料;藉由使用該資料 沿#列方向實施一預定的檢查算術蓮算而事先獲得的一錯 誤檢測碼被附於該資料;該方法包括有計算沿著該行方向 的一錯誤位置和使用該資料的一校正值和該行錯誤校正碼 ;使用經計算的錯誤位置和該校正值以該行方向校正在該 資钭中的一錯誤;及使用基於在列方向的錯誤位置沿著該 行方向的該校正值沿著該列方向實施該預定的檢査算術操 作以産生一檢查值。 經濟部中央掠"-局負工消费合作社印奴 1 . . . ^ 訂 線 / ► * (1ί先閱讀背而之注念事項再填.¾本頁) 在本發明之又一層面中,提供一種方法用來檢查在二 維配置資料上實施的錯誤校正之結果;一列錯誤校正碼以 列方向被附於該資料;一行錯誤校正碼以行方向被附於該 資料;一錯誤檢測碼被附於該資料;該錯誤檢測碼撝藉由 使用該資料沿著該列方向實施一預定的檢査算術蓮算而先 前獲得的;該方法包括下列步驟:計算沿著該列方向的一 錯誤位置和使用該資料的資料之一第一校正值和該列錯誤 本紙張尺度適用中國國家精淨(CNS ) Μ坭彳Μ 公尨) 經濟部中央標準局貝工消f合作社印製 411443 a? I.i7 1、發明説明(6 ) 校正碼;使用經計算的錯誤位置和該第一校正值以該列方 向之資料校正在該資料中的一錯誤;使用該資料和該錯誤 檢测碼實施該預定的檢查算術蓮算並使用該第一校正值實 施該預定的檢查算術蓮算以练於該兩檢杳箅術運菌結果來 産生一第一檢査值;計算沿著該行方向的一錯誤位置和使 用該資料的一第二校正值和該行錯誤校正碼;沿著該行方 向和該第二校正值使用該錯誤位置以該行方向校正在該資 料中的一錯誤;基於沿着該行方向的該錯誤位置使用該第 二校正值沿著該列方向實施該預定的檢查算術運算以獲得 一算術蓮算結果;及將該算術蓮算結果與該第一檢査值比 較以在該行方向産生代表該錯誤校正之結果的一第二檢査 值。 在本發明之更一層面中提供一種装置用來錯誤校正二 維配置的資料並用於使用附於該資料的一錯誤檢測碼來檢 查該校正;該錯誤檢測碼係藉由以一第一方向在該資料上 實施一檢查的算術蓮算而事先獲得的;該裝置包括有一第 一檢查算術蓮算電路,用於使用該錯誤檢测碼在該資料上 實施一檢査算術蓮算以産生一第一樣本值;一第一錯誤校 正電路,用來錯誤校正沿著該第一方向的資料且用於如果 有一錯誤刖産生一第一校正值;一第二檢查算術運算電路 ,用於使用該第一校正值沿著該第一方向實施一檢査算術 蓮算以産生一第二樣本值;一第一比較器,用於將該第一 樣本值與該第二樣本值比較以産生一第一檢査值;一第二 錯誤校正電路,用來錯誤校正沿著一第二方向的該經錯誤 -9- 本紙張尺度適用中國國家標牟(CNS ) Λ4規;IM 210X297公舫) 1Γ _ (η ”1 ; _ I _ I - _ —__- i I TJ - - I -I 1^1 ί I -w (劫先閱讀f而之注4事項丹填寫本茛) Λ7 Η*7 411443 1、發明説明(7 ) 校正資料且用於如果有一錯誤則産生一第二校正值;一第 三檢査算術蓮算電路,用於使用該第二校正值沿箸詼第一 方向實施一檢査算術運算以産生一第三樣本值;及一第二 比較器,用於將該第一檢查值與該第三樣本值比較以産生 代表沿箸該第二方向的該錯誤校正之檢1結果之一第二檢 査值。 在本發明之另一層面中提供一種裝置用來錯誤校正二 雒配置的資料並用於使用附於該資料的一錯誤檢测碼來檢 查該校正;該錯誤檢测碼倦藉由在沿著一第一方向的該資 料上實施一檢査的算術運算而事先獲得的;該裝置包括有 一第一檢查算術運算電路,用於使用該錯誤檢測碼在該資 料上實施一檢查算術蓮算以産生一第一樣本值;一錯誤校 正電路,用來錯誤校正沿著該第二方向的資料且用於如果 测出一錯誤則産生一第一校正值;一第二檢查算術蓮算電 路,用於使用該第一校正值沿著該第一方向實施一檢査算 術蓮算以産生一第二樣本值;及一比較器,用於將該第一 樣本值與該第二樣本值比較以産生代表沿箸該第二方向的 該錯誤校正之檢查結果之一檢查值。 在本發明之又一層面中,提供一種裝置用來檢査在二 維配置資料上實施的錯誤校正之結果;用於該錯誤校正的 一行錯誤校正碼以行方向被附於該資料;用於該錯誤校正 的一行錯誤校正碼被附於芘該行方向的該資料;藉由沿著 該資料之列方向實施一預定的檢查算術運算而事先携得的 一錯誤檢測碼被附於該資料;該裝置包括有一第一電路, -1 0 ~ _________ 本紙張尺度適用1國國家標準(<^5)^現# ( 2ίΟχ297.>>^·) ----- V.— _ n __ _ If η - ϋ τ I I— I— - 11 (对,先閱讀背而之注^^項4填巧本頁) 經濟部中央榡準局只工消费合作社印製 411443 A7 Η 7 經濟部中央標準局負工消费合作社印製 五、發明説明(s ) 用於計算在該行方向的一錯誤位置和使用該資料的該資料 之一校正值和該行錯誤校正碼並用於使用在該行方向的該 錯誤位置和該校正值校正在沿著該行方向之該資料中的一 錯誤;及一第二電路,用於使用基於在行方向的錯誤位置 的該校正值實施該預定的檢查算術運算以産生一檢查值。 在本發明之另一層面中,提供一種裝置用來檢查在二 維配置資料上賁施的錯誤校正之結果;用於該錯誤校正的 一列錯誤校正碼被附於在列方向的該資料;一行錯誤校正 碼被附於在行方向的該資料;一錯誤檢測碼被附於該資料 ;該錯誤檢測碼偽藉由沿著附於該資料的該列方向實施一 預定的檢查算術蓮算而事先獲得的;該裝置包活一列錯誤 校正電路,用於使用該資料和該列錯誤校正碼校正在該列 方向中的一錯誤;該列錯誤校正電路包活有一第一電路, 用於計算在該列方向的一錯誤位置和使用該資料的資料之 一第一校正值和該列錯誤校正碼;一第二電路,用於使用 經計算的錯誤位置和該第一校正值來校正在該列方向中之 資料中的一錯誤;一第一檢查算術運算電路,用於使用該 資料和該錯誤檢測碼實施一檢査算術蓮算,該檢查算術運 算使用沿著該列方向的該第一校正值來産生一第一檢查值 ;該裝置更包括一行錯誤校正電路,用於使用該資料和該 行錯誤校正碼校正在該行方向中的一錯誤;該行錯誤校正 電路包括有一第三電路,用於計算在該行方向的一錯誤位 置和使用該資料的一第二校正值和該行錯誤校正碼;一第 四電路,用於使用在該行方向和該第二校正值中的該錯誤 -11- 本紙張尺度適用中國國家標準(CNS > Λ4见格(2IOX2M公筇) (对.先閱讀背而之注意事項#填艿本茛) .裴- '1Τ 線 經漪部中央標準局負工消资合作社印裝 411443 ]}7 五、發明説明(9 ) 位置校正在該行方向中該資料中的一錯誤;一第二檢査算 術蓮算電路,用於基於沿箸該行方向的該錯誤位置使用該 第二校正值實施該預定的檢査算術蓮算以産生一算術蓮算 結果;及一電路,用於將該算術運算結果與該第一檢查值 比較以産生代表在該行方向中的該錯誤校正之結果的一第 二檢査值。 由本發明之原理的舉例方式來說明,本發明之其它層 面和利益將從與伴隨圔式一起取用的下而描述而變得清楚。 圖式之簡單描述 本發明與其之目的和利益可藉與伴隨圖式一起褰考目 前較佳實施例之下面描述而最佳瞭解,其中: 第1圖顯示在一艏DVD-ROM中的一資料部段之格式; 第2圖顯示在一個DVD-R0H中的一資料方塊之格式; 第3圖顯示第2圖之資料方塊的一個PI插頁; 第4圖顯示第2圖之資料方塊的一個P0插頁; 第5圖顯示在一個DVD-R0H中的多個資料方塊之格式; 第6圔傜一光磲控制單元之一結構方塊圖; 第7圖傜根據本發明之第一實施例合併在第6圖之光 碟控制器中的一値PI錯誤校正電路之一結構方塊圖; 第8圖傜根據本發明之第一實施例合併在第6圔之光 碟控制器中的一個P0錯誤校正電路之一結構方塊圖; 第9画係顯示第6画之光碟控制器的一錯誤校正蓮算 之一流程圖; 第1Q匾偽顧示被第7圖之PI錯誤校正電路實施的一常 ___—_—___- 1 2~_… _ 本紙張尺度適用 f ( CNS ) Λ«Τ2ϊ〇χ 29^>l·] (—..I ------裝------訂--------線 r , r (鼐先閱讀.背而之注¾¾-項#填衿本1 ) 411443 A7 Π 7 經濟部中央標率局負工消费合作社印製 五、發明説明(10 ) 式之一流程圔; 第11圔係顯示被第8圖之PO錯誤校正電路實施的一常 式之一流程圖; 第12圖係錯誤位置和校正值之一矩陣; 第13 A圖偽未經分類錯誤位置和校正值之一画; 第13 B匾偽經分類錯誤位置和校正值之一圖; 第14圔偽根據本發明之第二實施例的一値PI錯誤校正 電路之一結構方塊圖; 第15圓偽顯示被第14圖之PI錯誤校正電路實施的一常 式之一'流程圖; 第1 6_傜根據本發明之第三實施例的一個P0錯誤校正 電路之一結構方塊圖; 第17圖係顯示被第16圖之P0錯誤校正電路實施的一常 式之一流程圖; 第18圖偽顯示被第16圖之PD錯誤校正電路實施的一艏 CRC算術運算之一流程圖;及 第19圖偽顯示依據本發明的一光碟控制器之另一錯誤 校正運算的一流程圖。 較佳曹施例之詳細描述 本發明將藉參考圖式現在被描述,其中相同標號用予 所有的相同元件。 請參考第6圖,其顯示依據本發明的一光碟控制單元 21之一結構方塊圖;控制單元21藉如一 ® AT附著小包介面 (ATAPI)的一介面而連接並連通於一電腦22;控制單元21 本紙乐尺度適用中國國家標準(CNS ) Λ4规估{ 2IOX2V7.公公) (請先閱讀背而之注t項#填巧本瓦) .裝.
-IT 線 經濟部中央標準局男工消费合作社印褽 Λ7 __in __ 五、發明説明(11 ) 經由另一介面也連接於一光碟機2 3。 光碟機23具有一光學拾取器(未示);光碟機Z3以一 預定速度旋轉如一數位視訊碟(DVD)的一記錄媒髖24並用 該光學拾取器讓取記錄在DVD上的資料;光碟機23然後將 經讓取資料供應至光碟控制單元2 1。 光碟控制單元21包括一光碟控制器25、一撤處理器26 、一緩衝記億體27、--介面電路28及一輸人/输出(I/O) 顆動器29。 控制器25實施下面程序:將命令送到光碟機23並接收 來自其中的一狀態,解碼從DVD 24謓取的資料之格式,校 正在經諛出資料中的錯誤,傳送光碟機23和緩衝記憶體27 間的資料,並傳送介面電路28和緩衝記懞體27間的資料。 控制器25接牧經由I /0驅動器29來自光碟機23的資料 _並在資料上實施錯誤校正和其它程序;控制器25然後將經 錯誤校正資料儲存在缓衝記億體27中;敗據來自微處理器 26的一命令,控制器25將儲存在記憶體27中的資料經由介 面電路2B傳送到電腦22。 控制器25包括在第7圖中所示的一脑PI錯誤校正電路 30及在第8圖中所示的一豳P0錯誤校正電路40。 如在第7圖中所示,PI錯誤校正電路30包括一錯誤資 訊産生電路31, —錯誤校正電路32,第一和第二CRC算術 電路33、34及一互斥閛電路35。
錯誤資訊産生電路3 i顒序地接收輸入資料(pi插頁) 一次一位元組並基於輸人資料産生PI校正子;每次産生PI 本紙張尺度適用中國國家標準(CNS ) ΛΊ规枯(210X24秘幼) I — — ^r.J-----裝------1T------線 (讀先閱讀1Ϊ-而之注意事項再填5!?本頁) 經滴部中央標準局負工消费合作社印聚 411443 五、發明説明(12 ) 插頁之一個PI校正子時,錯誤資訊産生電路31産生使用PI 校正子的錯誤資訊:錯誤資訊包括在PI方向的錯誤資料之 位置及用於該錯誤資料的一校正值。 錯誤校正電路32將一艏PI捅頁儲存在一暫存器(未示 )内並使用來自錯誤資訊産生電路3 1的錯誤資訊來校正在 經儲存資料中的錯誤;經錯誤較正資料然後被儲存在緩衝 記億體27中。 錯誤資訊産生電路31和錯誤校正電路32對於一資料方 塊2之所有ΡΙ插頁重覆前述程序。 第一個CRC算術電路33也接收輸入資料並使用該資料 (I D和保留區儲存資料、使用者資料及EDC )作為基本資 料而在各資料部段1上賁施一個CRC算術運算;如為熟知該 技術者已知的,該CRC算術蓮算相對於用於計算一個EDC的 一算術蓮算;第一個CRC算術電路33與錯誤資訊産生電路 31産生一校正子和錯誤資訊大致同時地賁施CRC箅術蓮算 ;因此,相較於習知技術裝置,為實施錯誤校正所需的時 間縮短;第一個CRC算術電路33之蓮算結果,或一第一樣 本值被提供至EOR電路35。 第二艏GRC算術電路34被連接於錯誤資訊産生電路3 1 並基於一錯誤資料之位置使用包含在來自錯誤資訊産生電 路3 1的錯誤資訊中的校正值來實施一個CRC算術蓮算;更 特別地,第二润CJ5C算術電路3 4以相對於包含在一部段1中 的基本資料之位元組的數目來重覆實施它的CRC算術運算 ;電路34然後將它的CRC算術蓮算之結果,或一第二樣本 _ -15-
本紙張尺度適用中國國家標準(CNS ) WiWM 2l〇X2*mMM (ΪΑ先M讀扑而之注念事項#填寫本茛) .裝. 線_ 411443 Α7 Η 7 經满部中央標準局負工消费合作社印製 五、發明説明(13 ) 值,送到EOR電路35 ; CRC算術蓮算以資料輸入的順序加權 輸入資料;因此,藉由使用其位元組之數目等於基本資料 之者的資料來實施CRC算術蓮算可獲得一正確結果。 第二個CBC算術電路34計數CRC算術蓮算之數目以將在 CRC蓮算中位元組之數目與輸入資料之位元組之數目匹配 ;計數值在一個PI插頁中偽等於使用者資料之位元組的數 目;因此,如果計數值不匹配錯誤資料之位置,第二値CRC 算術電路34判定該基本資料正確並使用零之一校正值來實 施一個CRC算術運算。 EOR電路35在來自第一和第二個CRC算術電路33、34的 算術運算結果(第一和第二樣本值)上實施一互斥或算術 運算;EQR電路35然後將EOR算術運算之結果,或一第一決 定值,儲存在一記憶體36中;記億髖36較佳為纆衝記億體 2 7之一部分;亦即,缓衝記憶體27包括用於儲存一經錯誤 校正的資料方塊之一第一區及用於儲存第一決定值的一第 二區;第一決定資料之尺寸偽小於一資料方塊之尺寸;因 此,第一決定資料到緩衝記億體27之取用時間很短;替代 地,記億體36可獨立於緩衝記億體27。 控制器25使用第一決定資料以決定沿著PI方向的錯誤 校正是否被正確實施。 如在第8圖中說明的,P0錯誤校正電路40包括有一錯 誤資訊産生電路41、一錯誤校正電路42、一分類電路43、 一個CRC算術電路44及一個E0R電路(比較器)45。 錯誤資訊産生電路41順序地接收來自缓衝記億體27之 _____________ -16- 本紙張尺度適用中國國家榡準(CNS ) Λ復牯(2]0χ?97ϋ1" (Ifi先閲讀背而之注意事項孙填寫本頁 .裝. 訂 腺 經濟部中央標华局員工消费合作社印^ 41Ϊ443 五、發明説明(u ) 輸入資料(ptr插頁)一次一位元組並基於輸入資料産生p〇 校正子;毎次産生p〇插頁之一個p〇校正子時,錯誤資訊産 生電路31産生使用p〇校正子的錯誤資訊;錯誤資訊包括在 p〇方向的錯誤資料之位置及用於該錯誤資料的一校正值; 錯誤資訊被供應至錯誤校正電路42並也被儲存在一記憶體 46中0 錯誤校正電路32將一館PD插頁儲存在一暫存器(未示 )内並基於來自錯誤資訊産生電路41的錯誤資訊來校正在 經儲存資料中的錯誤*·經錯誤較正資料然後被儲存在緩衝 記億體27中。 錯誤資訊産生電路4 1和錯誤校正電路42對於在一資料 方塊2上之所有P0插頁重覆前逑程序;在一資料方塊中以 P0方向的錯誤貴訊被儲存在記憶體46中。 儲存在記憶體46中以P0方向的錯誤資訊包含錯誤資料 之位置;基於錯誤資料之位置,分類電路43將錯誤資訊分 類成PI方向且然後將經分類PI方向錯誤資訊儲存在記億體 46内;分類電路43謓取來自記憶體46的經分類PI方向錯誤 資訊並將它送到CRC算術電路44。 只在輸入資料有錯誤時錯誤資料才被儲存在記億體46 中;再者,因為輸人資料已在PI方向被錯誤校正,它很少 有錯誤;因此,要被儲存在記億體46中的錯誤資訊之總量 明顯地小於一資科方塊之尺寸;結果,對記憶體46的取用 時間(從錯誤資訊産生電路4 1的寫入時間和對分類電路43 的取用時間)短於在P0錯誤校正後實施為習知技術PI校正 本紙張尺度適用中國國家標攀{ CN.S ) Λ4现格(210><2们公灯) 1 —,― t J---K--裝------訂------線 > . (#ί先閱讀背而之注意f項孙填*?1本ιί) Λ7 __411443--^----------------------- 五、發明説明(15 ) 所需的時間。 CRC算術電路44基於錯誤資料而使用包含在已被分類 電路43分類成PI方向的錯誤資訊中之一校正值來實施一個 CRC算術蓮算;因此,當實施在P0方向的錯誤校正時,CHC 算術電路44使用沿著PI方向的一校正值來實施CRC算術操 作,其偽與資料輸入之順序相同;特別是,CRC算術電路 44以相對於在包含在一部段中的基本資料的位元組之數目 的重覆數目來重覆地實施CRC算術運算;電路44然後將CRC 算術蓮算之結果,或一第三樣本值,送到EOR電路45 ;在 CRC算術蓮算中,資料以輸入之順序加權;因此,藉由實 施使用具有等於基本資料之者的位元組之數目的資料之CRC 算術蓮算可獲得一正確結果;CRC算術電路44計數CRC算術 蓮算之數目以將在CRC蓮算中的位元組之數目與輸入資料 的位元組之數目匹配;因此,計數值等於在一姮P0插頁中 之資料的輸人位元組之數目;如果計數值不匹配錯誤資料 之位置,CRC算術電路44判定基本資料為正確並使用零之 一校正值來實施一値CRC算術蓮算。 EOR電路45接收儲存在記憶髏36中的第一決定資料及 來自CRC算術電路U的算術蓮算結果(第三樣本值)並在 第一決定值和CRC算術蓮算之結果上實施一互斥或(EOR)蓮 算;EOR蓮算之結果被儲存在一記億體47内作為一第二決 定資料;儲存在記億體36中的第一決定資料代表已被PI錯 誤校正電路30校正的基本資料之CRC算術蓮算結果;控制 器25判定PO錯誤校正是否基於儲存在記億體47中的第二決 - —____- 18 ~____________ 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公$ )~ -- n l·— Kt t— _ 1— - tn I t— _ n T n _ I n I I (誚t彻¾背而之注*車項再填巧本頁) 411443 A7 H7 五、發明説明(IS ) 定資料而正確地寅施;以此方式,CRC檢查以PG方向使用 代表在PI方向錯誤校正上的CRC檢查之結果的第一決定資 料而實施;因此,PQ錯誤校正電路40不露要具有相對於在 PI錯誤校正電路30中的第一個CRC算術電路之一算術電路 ;結果,PO錯誤校正電路4G之電路面積被減小。 在此實施例中,記憶體46、47較佳被界定在鍰衝記億 體27之一部分中;缓衝記億體27因此包括有用於儲存已被 錯誤校正電路42錯誤校正的一資料方塊之一第一匾、用於 儲存第一和第二決定資料的一第二區(記億體36、47)及 用於儲存錯誤資訊的一第三區(記億體46);第一和第二 決定資料之總量及錯誤資訊之總量明顯地小於在一資料方 塊中的資料之總量;因此,對緩衝記憶體27的取用時間很 短;替代地,記億體36、4 6及4 7可獨立於緩衝記憶體27。 本發明之錯誤校正將藉參考於第9至13 B圖被描述。 在步驟1中,控制器25從DVD24讀取資料;在一後鑛步 驟2中,控制器25在經讀取資料上以PI方向實施PI錯誤校 正;控制器25然後在PI經錯誤校正資料上實施一艏CRC檢 查0 經滴部中央標準局員工消费合作社印聚 在步驟3中,控制器25在經PI校正資料上以PO方向實 施PO錯誤校正且然後在PO經錯誤校正資料上實施一® CRC 檢查;基於CRC檢査之結果,控制器25重覆步驟2和3直到 没有錯誤為止;替代地,如在第19_中所示,當基於在步 驟2的CRC檢査之結果判定设有錯誤時錯誤校正蓮算可以終 止。 _______-19-__________ 本紙張尺度適用中國國家標準(CNS ) /\4規格(2IOX297公疗) 411443 λ? -__________ Η 7 五、發明説明(Π ) 第10圖為顯示PI錯誤校正(步驟2)之子步驟1卜17的 —流程圔;在步驟11中,控制器25—次一位元組順序地以 PI方向將插頁輸人一資料方塊2之各部段1中;其次,在步 驟12中,控制器25使用基本資料來實施CRC算術運算;大 致同時地,控制器25在步驟13被一個PI插頁之一單元順序 地産生PI校正子。 在步驟14,控制器25計算來自PI校正子的PI插頁之錯 誤資訊(錯誤資料和一校正值之位置);在步驟15 ,控制 器25使用錯誤資訊來實施CRC算術蓮算。 在步驟16,控制器25基於錯誤資訊而在插頁上賁施錯 誤校正,或用校正資料重寫錯誤資料;控制器25然後將經 校正插頁儲存在緩衝記億體27内;當對於所有PI插頁,或 一資料方塊2 ,的PI錯誤校正被完成且所有經校正PI插頁 被儲存在緩衝記億賭27中時,控制器25移動到步驟17 ;緩 衝記億體27也被用來儲存藉使用在一資料方塊2中的所有 校正值而實施的CRC算術運算之結果。 在步驟17,控制器25在使用基本資料(步驟12)所獲 得的CRC算術蓮算之結果和使用校正值(步驟15)所獲的 CRC算術運算之結果上實施EOR運算;控制器25將EOR蓮算 之結果儲存在記憶體3S中;據此,PI錯誤校正完成;控制 器25然後黄施P0錯誤校正。 第11圔為顯示PG錯誤校正(步驟3>之子步驟2卜27的 一流程圖;在步驟2 1中,控制器25—次一位元組順序地以 PO方向將插頁輸入一資料方塊2之各部段1中;其次,在步 ______~20~__________ 本紙張尺度用¥國國家標準(CNS ) Λ4規格(210X 297,»"^ ) 請,先閱讀背而之注意事颅再填只本頁) .裝· -訂 線 經漪部中央標隼局员工消费合作社印製 經濟部中决標準局負工消费合作社印狀 411443 五、發明説明(18 ) 驟22中,控制器25在步驟22被一個P0插頁之一單元順序地 産生P0校正子。 在步驟23 ,控制器25計算使用PD校正子的P0捅頁之錯 誤資訊(錯誤資料和一校正值之位置)並將經計算錯誤資 訊儲存在記憶體4S内;在步驟24,控制器25基於經計算錯 誤資訊而在PQ插頁上實施錯誤校正並將經錯誤校正P0插頁 儲存在缓衝記億體2 7内當P0錯誤校正對所有P0插頁被重覆 時對於儲存在緩衝記憶體27中的一資料方塊2之P0校正完 成;此時,記億體46對整個資料方塊以PG方向儲存經計算 錯誤資訊。 在步驟25 ,控制器25讀取儲存在記億體4 6中的P0方向 錯誤資訊並基於錯誤資訊之位置來將P0方向錯誤資訊分類 成PI方向錯誤資訊;現在將描述分類;第12圖説明其中資 料被配置成例如六列和六行的一矩陣之資料方塊2 :在第 12圖中,在步驟23計算的錯誤位置被點表示;如在第 13 A圖中所示,控制器25將錯誤位置和相關的校正值儲存 在沿著P0方向的記億體46中;控制器25校正沿著PG方向在 一座標值XI之行中的錯誤;在此情形中,控制器25計算分 別相關於錯誤位置(X1,Y2)和(X1,Y6)的校正值Z1和Z2 ;控 制器25然後將錯誤位置(Χ1,Υ2)和校正值Ζ1儲存在記億體 46之一第一區46a中並將錯誤位置〇Π,Υ6)和校正值Ζ2儲存 茌記億體46之一第二區4Sb中。 控制器25對相關於座標值X2至X6的行之P0錯誤校正並 將錯誤位置(Χ2,Υ5)、(Χ4,Υ6)、(Χ5,Υ3)、(Χ6,Π)和校正 __________~ 2 1 ~____________________
本紙張尺度適用中國國家標準(CNS —l·-- I ^^1. _f- I I -I n ------ I I ^^1--- ------1^1 ^^1 , Js. Ί . - (請.先M讀讣而之泣盘事項孙^巧本I) 411443 經滴部中央標準局負工消費合作社印掣 五、發明説明(19 ) 值Z3、Z4、Z5、Z6儲存在記億體46中的區46c、46d、46e 、46f 中。 控制器25然後賁施步驟25之分類;控制器25基於相關 於座標值Υ(Υ1-Υ6)的列來實施沿著PI方向的一分類;第13 B圖顯示分類步驟之結果;以此方式,控制器25將錯誤資 訊(錯誤位置和校正值)分類到PI方向;當完成在所有P0 方向中的錯誤資訊之分類時,控制器25移到步驟26。 在步驟2S,控制器25使用包含在被分類到PI方向的錯 誤資訊中之一校正值來實施一個CRC算術運算;此時,控 制器25使用沿著基本資料之輸人方向(PI方向)的校正值 來實施CRC算術蓮算。 在步驟27,控制器25在儲存在記億體中代表在PI錯誤 校正的CRC檢査之結果的CRC算術運算結果和使用校正值實 施的CRC算術運算结果上實施EQR運算;以此方式,控制器 25獲得在PG錯誤校正中的CRC檢查之結果;因此,控制器 25不需對在P0錯誤校正中的CRC檢查實施PI錯誤校正;结 果,為錯誤校正所需的時間被減小。 現在請參考第14圖,根據本發明之一第二實施例控制 器25包括一個PI錯誤校正電路50及第8圖之P0錯誤校正電 路;PI錯誤校正電路50包括有一錯誤資訊産生電路3 1,一 錯誤校正電路32,第一至第三CRC算術電路33、34、51及 一個EGR電路35 ;相同参考编號被給予那些與第7圖之PI 錯誤校正電路30的相關組件相同之組件;第三算術電路51 使用使用者資料和已被錯誤校正電路32錯誤校正過的錯誤 本紙張尺度適用中國國家標準(CNS ) ΛΊ規怙(210XM7公筇) (1ί先間讀背而之注念事項再填一ΚΤ本頁 -裝. -π 線 經"-部中央標準局貝工消費合作社印製 A7 ___ _ R7 五、發明説明(20 ) 檢測碼(EDC)來實施一個CRC算術運算;電路51然後將它的 CRC算術蓮算之結果作為第一決定資料儲存在—記億體52 内;PI錯誤校正電路50允許P0錯誤校正電路40基於其中使 用經錯誤校正資科的CRC算術蓮算之結果與其中使用一校 正值的CRC算術蓮算之結果而檢查PO錯誤校正。 待別是•錯誤校正電路32將一經錯誤校正插頁之資料 送至第三CRC算術電路51 ;第三CRC算術電路51使用經錯誤 校正基本資料來實施它的CRC算術蓮算;在第二實施例中 ,記憶體52較佳被界定在緩衝記億體27之一部分或區域中 ;亦卽,緩衝記億體27包括用於儲存被錯誤校正電路42錯 誤校正的一資料方塊之一第一區及用於儲存被第三CRC算 術電路51實施的CRC算術蓮算之結果的一第二區(記憶體 5 2) ; CRC算術蓮算結杲的資料量明顯地小於一資料方塊 的資料貴;因此,對緩衝記憶體27之取用時間很短。 錯誤資訊産生電路31和錯誤校正電路32對於一資科方 塊之所有PI插頁重覆前述程序;第三CRC算術電路51與錯 誤資訊産生電路31和錯誤校正電路32平行蓮算並對所有PI 插頁重覆CRC算術蓮算;第三CRC算術電路51大致同時地實 施在PI方向的錯誤校正和CRC算術運算;因此,CRC算術操 作不增加為PI錯誤校正所需的時間。 在PG錯誤校正電路40中的EOR電路45接收儲存在記億 體52中的CRC算術運算之結果及來自CRC算術電路44的CRC 算術蓮算之結果並在這些結果上實施EOR蓮算;E0R蓮算之 結果被儲存在記憶體47中作為第二決定資料;控制器25基 _________________- 2 3 “_____________ - 本紙張尺度適用中國國家標隼(CRS ) Λ4%格(2!0X297公^ ) h丨Ίί.-'------裝--.--.---訂---.——^——線 (計先間讀背而之:^念事項再填?^本頁) 經滴部中央標準局負工消资合作社印製 411443 A7 五、發明说明(21 ) 於第二決定資料來判定P0錯誤校正是否已被正確實施。 第15圖為顯示PI錯誤校正(步驟2)之子步驟3卜33的 一流程圖;在步驟31中,控制器25—次一位元組順序地輸 入一資料方塊2之各部段1中的PI插頁;其次,在步驟32中 ,控制器25使用基本資料來實施CRC算術蓮算;大致同時 地,控制器25在步驟33被一茴PI捅頁之一單元順序地産生 PI校正子。 在步驟34,控制器25基於PI校正子來計算PI插頁之錯 誤資訊(錯誤資料和一校正值之位置);在步驟35 ,控制 器2 5使用經計算錯誤資訊來實施一個CRC算術蓮算。 在步驟36,控制器25基於錯誤資訊而在插頁上校正錯 誤並將經錯誤校正插頁儲存在緩衝記憶體27内;在後鑛步 驟37 ,控制器25使用在經錯誤校正PI插頁中的基本資料來 實施另一艏CRC算術運算;CRC算術蓮算之結果被儲存在記 億體52中;當對於所有PI插頁的PI錯誤校正完成且經校正 PI插頁(相關於一資料方塊2 )被儲存在纆衝記億體27中 時,控制器25進行到步驟38 ;緩衝記億體27儲存其中使用 在一資料方塊2中的所有抆正值的CRC算術蓮算之結果。 在步驟3B,控制器25在使用基本資料(步驟32)的CRC 算術蓮算之結果和使用校正值(步驟35)的CRC算術運算 之結果上實施EOR蓮算;EOR蓮算之結果被儲存在記憶體36 中旦PI錯誤校正完成;此後控實施P0錯誤校正。 根據本發明,在P0錯誤校正之步驟27,控制器25在儲 存在記億醴52中的CRC算術蓮算(步驟17)之結果和其中 本紙張尺度適用中國國家標隼(CNS ) ---.,f.-----裝--.--^---訂-----^-丨線 (-·先閱讀背而之注念肀項孙填只本页) 1443 1443 經漪部中央標隼局员工消費合作社印Κ Α7 Η 7 五、發明説明(22 ) 使用一校正值的CRC算術蓮算(步驟26)之結果上實施一 個EOR運算;以此方式,控制器25獲得對於P0錯誤校正的 CRC檢查之結果;CRC檢査(步驟37)之結果代表其中基本 資料被用在PI經錯誤校正資料方塊中的CRC算術蓮算之結 果;因為在P0錯誤校正(步驟26)中的CRC檢査偽使用CRC 算術蓮算(步驟37)之結果而實施,故PI錯誤校正不需要 被實施第二次的P0錯誤校正;結果,為實施錯誤校正的整 値時間被縮短。 根據本發明之一第三實施例的一控制器如在第16圖中 所示的包括第7圖之PI錯誤校正電路30及一傾P0錯誤校正 電路SO ; P0錯誤校正電路6 0包括有一錯誤資訊産生電路4 1 、一錯誤校正電路42、一傾CRC算術電路61及一個E0R電路 (比較器)45。 錯誤資訊産生電路4 1 一次一位元組順序地接收輸入資 料(P0插頁)並基於輸入資料産生P0校正子;每次産生一 插頁之一橱P0校正子時,錯誤資訊産生電路4 1使用P0校正 器來産生錯誤資訊;錯誤資訊包括有在P0方向的錯誤資料 之位置及用於該錯誤資料的一校正值;錯誤資訊被供應至 錯誤校正電路42並被儲存在記憶體46中。 錯誤校正電路42將一値P0插頁之資料儲存在一暫存器 (未示)内並基於來自錯誤資訊産生電輅41的錯誤資訊來 校正在經儲存資料中的錯誤;經錯誤校正資料然後被儲存 在緩衝記憶體27中。 錯誤資訊産生電路4 1和錯誤抆正電路4 2對一資料方塊 本紙張尺度適用中國國家標準(CNS ) 枯(210X297公筇) (对先閱讀背而之注意事項再填本頁) 、11 線 411443 Λ7 B7 五、發明说明(Μ ) 之所有P0插頁重覆前述程序;在資料方塊之P0方向中的錯 誤資訊被儲存在記億體46中。 基於儲存在記憶體46中的錯誤資料之位置,CRC算術 蓮算電路61順序地讀取在相關於錯誤資料位置的方向中 之校正值;CRC算術電路61使用經讀取校正值來莨施一舾 CRC算術運算並將蓮算結果(一第二樣本值)供應至E0R電 路45 ;亦卽,CRC算術運算電路61藉由使用在與資料輸人 之次序相同的PI方向的校正值來實施CRC算術蓮算而産生 第二樣本值;此方法縮短在錯誤資訊被分類至記億體46和 CRC算術運算完成間的時間。 EOR電路45接收儲存在記億體36中的第一決定資料( 第一樣本值)及來自CRC算術電路61的CRC算術蓮算之結果 (第二樣本值)並實施一値EOR運算;EOR蓮算之結果被儲 存人記憶體47内作為第二決定資料;儲存在記憶體36中的 第一決定資料代表己被PI錯誤校正電路30校正的基本資料 之CRC算術運算结果;控制器25基於第二決定資料來判定 PO錯誤校正是否被正確實施。 第17國為顯示PO錯誤校正(步驟3)之子步驟41-47的 一流程圔;在步驟41中,控制器25—次一位元組順序地輸 入在一資料方塊2之各部段1中的PO方向之插頁;其次,在 步驟42中,控制器25在步驟33被一値PO插頁之一單元順序 地産生PQ校正子。 在步驟43,控制器25計算來自PO校正子的P0插頁之錯 誤資訊(錯誤資料之位置和一校疋值)並將經計算錯誤資 本紙張尺度適用中國國家標準(CNS ) Λ4規枯(210>< 297公妗) I.-----r--裝-----„---訂-----^——線 • 、 ί"'先閱请背而之注意事項再4,?本S ) 經濟部中央橾準局員工消f合作社印聚 經消部中央標率扃員工消費合作社印製 411443 五、發明説明(24 ) 訊儲存至記憶體46内;在步驟44,控制器25基於錯誤資訊 而在P0插頁上實施錯誤校正並將經錯誤校正P0插頁儲存至 緩衝記億體27内;當p〇錯誤校正對於資料方塊2之所有P0 插頁被重覆時對於儲存在緩衝記億髖27中的一資料方塊2 的P0校正完成;此時,記憶體48對於整腩資料方塊2儲存 在P0方向的錯誤資訊。 在步驟45,控制器25從記億體46讀取沿箸PI方向的校 正值並使用校正值來實施一個CRC算術蓮算;以此方式, 在第三實施例中,使用校正值的一個CRC算術蓮算以PIS 向來實施。 在步驟46,控制器25在代表在PI錯誤校正的一個CRC 檢査之結果CRC算術運算結果(步驟45)及使用一校正值 實施的CRC算術蓮算結果(步驟38)上實施一個EI3R蓮算; 以此方式,控制器25獲得在P0錯誤校正中的一個CRC檢查 之結果〇 第18圖偽顯示使用一校正值的CRC算術蓮算(步驟45 )之子步驟5卜57的一流程圖;在步驟51,控制器25啓始 相關於基本資料之讀取位置的一算術蓮算位置及一部段計 數〇 在步驟52,控制器25輸入來自記億體4 δ的錯誤位置和 校正值資訊(在步驟43中産生的);在步驟53,控制器25 判定錯誤位置是否與算術蓮算位置匹配;如果它們不匹配 ,則控制器2 5判定基本資料為正確並進行至步驟5 4 ;在步 驟54 ,控制器25將算術蓮算位置之校正值設定於零並使用 _______ ZVz___ 本紙張尺度適用中國國家標準(CNS )如规格(2】0'X297公
---n ^ l,i - Tl· - In ____ T _ I _ _ I__ * ΛΛ. *1 矣 '-J 411443 Λ7 kl 經濟部中央標苹局貝工消*ί合作社印製 五、發明説明(25 )零之校正值和事先CRC算術運算結果(步驟54 )來實施CRC 算術運算;然後,控制器25增量算術蓮算位置並進行至步 驟5 6 0 如果在步驟5 3錯誤位置和算術蓮箅位置彼此匹配,則 控制器25判定在黨術蓮算位置中的基本資料不正確並進行 至步驟55 ;在步驟55,控制器25使用錯誤位置之校正值和 事先CRC算術運算結果來寶施一個CRC算術運算;此後,控 制器25進行至步驟56。 在步驟5S ,控制器25增量在算術運算位置中的PI方向 之座標值X ;在步驟5 7,控制器25將座標值X與在一列中的 資料位元組之數目比較以判定對於該列的CRC算術蓮算是 否完成;如果對資料之該列的運算未完成,控制器25返回 步驟52 ;控制器25重覆步驟52- 57直到它逹到該列之端點 為止;換言之,控制器25使用包括在儲存在記憶體46中的 P0方向錯誤資訊中的一校正值來對各列,或在PI方向,實 施一個CRC算術運算。 如果在步驟5 7對在一列中之資料的CRC算術蓮算完成 ,則控制器25進行至步驟58;在步驟58,控制器25增量在 算術蓮算位置中的P〇方向之座標值 在步驟59,控制器25將座標值Tf與在一部段中的列數 比較以判定對一部段的CRC算術蓮算是否完成;如果對資 料之一部段的蓮算尚未完成,則控制器回到步驟5 2 ;控制 器25重覆步驟5 2- 5 9直到對一部段的CRC算術蓮算完成為止 ;在完成一部段的資料處理後,控制器25進行至步驟60。 _____________.一 ~ 2 8 ~________ 本紙張尺度適用中國國家標準(CNS ) Λ4规掊(2!〇Χ2<^>ίί ) (ti先閱讀背而之注意事項洱填巧本頁) -裝-
••aT 線 Λ7 ___________ B7 五、發明説明(26 ) 在步驟60 ,控制器25將部段計數之值與在一方塊中的 部段之數目比較以判定對一方塊的資料是否完成;如果對 一方塊的資料處理尚未完成,則控制器25再画到步驟52 ; 在完成一方塊之資料處理後,控制器25完成CRC算術連算。 對那些熟知該技術者鼴是淸楚的本發明可以許多其它 特殊形式來實施不致偏離本發明之精神或範畴;特別是, 應瞭解到本發明可以下面形式來實施^ 本發明可以使用予其中使用一漢明碼作為錯誤檢測碼 (EUC)的錯誤檢測。 因此,本例子和實施例被考慮為說明的而非限制的且 本發明不受限於其中所予細節,而可被修正在所附申請專 利範圍之範疇和等效内。 ("先閱讀背而之注δι,Γ!#填.ri本页} 經濟部中央標準局負工消费合作杜印製 完件编號對眧弃 1部段 40 PO錯誤校正電路 2資料方塊 31 錯誤資訊産生電路 3 P0-ECC部分 32 錯誤校正電路 4 PI-ECC部分 33 第一痼CRC算術電路 2a格式 34 第二個CRC算術電路 21光碟控制單元 35 互斥或(EOR)電路 22電腦 36、 46、47、52記億體 23光碟機 41 錯誤資訊産生電路 24數位視訊碟Η (DVD) 42 錯誤校正電路 25光碟控制器 43 分類電路 2S徹處理器 44、 61 CRC算術電路 本紙張尺度適用中國國家摞準(CNS ) Λ0規枯(2]0><2们^) 411443 Α7 n? 五、發明説明(27 ) 2 7鍰衝記憶體 45 EOR電路(比較器) 2δ介面電路 5 0 ΡΙ錯誤校正電路 29輸入/輸出(I/O)驅動器51第三艏CRC算術電路 30 ΡΙ錯誤校正電路 (J*s先閱讀背面之注意事項#填資.本玎) .裝-
11T 線 經濟部中央標準局負工消泞合作社印製
_______ 3 Q
本紙張尺度適用1f1國國家榡準(CNS ) /\4规枯(2丨〇X2<^';HU
Claims (1)
- 4x1-443 經濟部中央標率局員工消費合作杜印製 A8 B8 C8 DS六、申請專利範圍 1. 一種用來對二維配置資料作錯誤校正並使用附於該資料 的一錯誤檢測碼來檢查該校正的方法,其中該錯誤檢測 碼係藉由以一第一方向對該資料實施一檢査算術運算來 獲得;該方法包含下列步驟: 使用該錯誤檢測碼對該資料實施一第一檢查算術蓮 算以産生一第一樣本值; 以該第一方向對該資料作錯誤校正,且如果測出一 錯誤則産生一第一校正值; 使用該第一校正值以該第一方向實施一第二檢査算 術蓮算而産生一第二樣本值: 將該第一樣本值與該第二樣本值比較以産生一第一 檢査值; 以一第二方向對該資料作錯誤校正,且如果測出一 錯誤則産生一第二校正值; 使用該第二校正值以該第一方向賁施一第三檢査算 術蓮算而産生一第三樣本值;及 將該第一檢查值與該第三樣本值比較以産生代表沿 著該第二方向的該錯誤校正之檢査結果的一第二檢脔值 2. 依據申請專利範圍第1項之方法,其中該等比較步驟中 之至少一痼包含藉由宵施一互斥或蓮算來比較該等關聯 值。 3. 依據申請專利範圍第1項之方法,其中産生該第三樣本 值之該步驟包含有下列步驟: 將該第二校正值分類至該第一方向;及 ( CNS ) { 210X297^# )〇 1 --.-------裝-------訂--_----線 (诗先閱讀背面之注意事項再填t本頁) 經濟部中央標牟局貝工消費合作社印装 A8 B8 C8 __ D8六、申請專利範圍 使用該經分類第二校正值來實施第三檢査算術蓮算 以産生該第三樣本值。 4. 依據申請專利範圍第1項之方法,其中産生該第三樣本 值之該步驟包含有下列步驟: 在該第一方向上順序地獲得該第二校正值;及 使用該經順序獲得之第二校正值來實施第三檢查算 術蓮算以産生該第三樣本值。 5. 依據申請專利範圍第1項之方法,其中用於實施該等第 二和第三檢查算術蓮算的該等步驟各包含有下列步驟: 使用零對沒有與在一錯誤位置以外的位置對應之錯 誤的資料黄施該檢查算術蓮算;及 使用一關聯校正值對有與該錯誤位置對應的一錯誤 之資料實施該檢査算術蓮算。 6 . —種用來對二維配置資料作錯誤校正並使用附於該資料 的一錯誤檢測碼來檢査該校正的方法,其中該錯誤校正 碼係藉由沿箸一第一方向對該資料寶施一檢查算術運算 而獲得,該方法包含下列步驟: 使用該錯誤檢測碼對該資料實施一第一檢査算術蓮 算以産生一第一樣本值; 以一第二方向對該資料實施一錯誤校正運算,且如 果测出一錯誤則産生一校正值; 使用該校正值沿著該第一方向實施一第二檢查算術 蓮算以産生一第二樣本值;及 將該第一樣本值與該第二樣本值比較以産生代表在 ---—- 本紙張尺度適用中國圃家揉準(CNS ) A4规格(210X297公釐) I- > t - - I IT LI I n I. 1 : - ---------1 T Jn - ——---- US. 發 (請先閲讀背面之注意事項再填窝本頁) 經濟部中央橾準局貞工消费合作社印装 A8 B8 C8 _ D8六、申請專利範圍 該第二方向上的該錯誤校正之檢査結果的一檢查值。 ?·依據申請專利範圍第6項之方法,其中該比較步驟包含 藉由實施一互斥或蓮算來將該第一樣本值與該第二樣本 值比較。 8. 依據申請專利範圍第6項之方法,其中産生該第二樣本 值之該步驟包含有下列步驟: 將該校正值分類至該第一方向;及 使用該經分類校正值來黄施第二檢査算術運算以産 生該第二樣本值。 9. 依據申請專利範圍第6項之方法,其中産生該第二樣本 值之該步驟包含有下列步驟: 沿著該第一方向順序地獲得該校正值;及 使用該經順序獲得之校正值來黄施檢査算術蓮算以 産生該第二樣本值。 10. 依據申請專利範圍第6項之方法,其中用於實施該第二 檢査算術蓮算的該步驟包含有下列步驟: 使用零對没有與在一錯誤位置以外的位置對應之 錯誤的資料實施該檢査算術蓮算;及 使用一關聯校正值對有與該錯誤位置對應之一錯 誤的資料實施該檢査算術蓮算。 Π.依據申請專利範圍第6項之方法,其中該資料事先已在 該第一方向被錯誤校正。 12.—種用來檢查對二維配置資料實施的錯誤校正之結果 的方法,其中用於該錯誤校正的一行錯誤校正碼以行 ... — — ^33**·· ' 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) —,---^-----裝------訂------線 (請先閲讀t-面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印掣 A8 411443 器 _ D8 、申請專利範圍 方向被附於該資料上,且藉由使用該資料沿著列方向 實施一預定檢査算術蓮算而事先獲得的一錯誤檢測碼 被附於該資料上,該方法包含有下列步驟: 使用該資料和該行錯誤校正碼計算沿著該行方向 的一錯誤位置及一校芷值; 使用經計算的錯誤位置和該校正值以該行方向校 正該資料中的一錯誤;及 根據在該列方向的錯誤位置使用沿著該行方向的 該校正值沿著該列方向實施該預定檢查算術蓮算以産 生一檢査值。 13. 依據申請専利範圍第12項之方法,其中用於實施該預 定檢査算術運算的該步驟包含有下列步驟: 根據沿著該行方向的該錯誤位置將在該行方向上 的該校正值分類成在該列方向上的一校正值;及 使用沿箸該列方向之該經分類校正值實施該預定 的檢査算術運算以産生該檢査值。 14. 依據申請專利範圔第12項之方法,其中用於實施該預 定檢査算術運算的該步驟包含有下列步驟: 暫時將該校正值儲存在一記億體内; 在該列方向上黷取該記億體以順序地獲得茌該列 方向上的一校正值;及 使用在該列方向上的該經獲得校正值來實施該預 定檢査算術蓮算以獲得該檢査值。 15. —種用來檢査對二維配置資料賁施的一錯誤校正操作 本紙張尺度適用t國國家揉準(CNS ) A4規格(210 X 297公釐) ----II-----裝-------訂------線 (請先閲讀f-面之注項再填寫本頁) A8 BS C8 D8 411443 六、申請專利範圍 之結果的方法,其中一列錯誤校正碼以列方向被附於 該資料上,一行錯誤校正碼以行方向被附於該資料上 ,及一錯誤檢測碼被附於該資料上,其中該錯誤檢測 碼傜藉由使用該資料沿著該列方向實施一預定檢査算 術蓮算而事先獲得的;該方法包含下列步驟: 使用該資料和該列錯誤校正碼來計算沿着該列方 向的一錯誤位置和該資料之一第一校正值; 使用經計算的錯誤位置和該第一校正值來校正該 列方向之該資料中的一錯誤; 使用該資料和該錯誤檢測碼來筲施該預定檢查算 術運算並使用該第一校正值來實施該預定檢査算術運 算,以根據該兩檢査算術運算結果來産生一第一檢査 值; 使用該資料和該行錯誤校正碼來計算沿著該行方 向的一錯誤位置和一第二校正值; 使用沿著該行方向的該錯誤位置和該第二校正值 來校正該資料在該行方向上的一錯誤; 根據沿箸該行方向的該錯誤位置使用該第二校正 值沿箸該列方向實施該預定檢査算術運算以獲得一算 術運算結果;及 將該算術蓮算結果與該第一檢查值比較以産生代 表在該行方向上的該錯誤校正之結果的一第二檢査值。 16.依據申請專利範圍第15項之方法,其中沿著該列方向 實施該檢査算術運算的該步驟包含有下列步驟: 本紙張尺度逋用中國国家標準(CNS ) A4规格(210X297公嫠) I,---Γ—-----裝------訂--^--.--線 (Ϊ閲讀f-面之注意事項再填寫本頁) 經濟部t央標準局負工消费合作社印裂 «4- 鲤濟部中央榡丰局員工消費合作社印製 Μ 411443 cs --— _ ⑽ &'申請專利範圍 根據在該行方向上的該錯誤位置將該第二校正值 分類成該列方向的一校正值;及 使用該列方向之該經分類校正值實施該預定檢査 算術運算以獲得該算術蓮算結果β 17.依據申謓專利範圍第15項之方法,其中用於實施沿著 該列方向的該檢査算術蓮算的該步驟包含有下列步驟: 暫時將該第二校正值儲存在一記億體内; 沿著該列方向讀取該記億體,以順序地獲得該列 方向的一校正值作為在該列方间上的一校正值;及 使用該列方向的該經獲得校正值來實施該預定檢 査算術蓮算以獲得該算術蓮算結果。 18 _—種用來對二維配置資科作錯誤校正並使用附於該資 料的一錯誤檢测碼來檢査該校正的裝置,其中該錯誤 檢測碼偽藉由沿著一第一方向對該資料賁施一檢査算 術蓮算而事先獲得;該裝置包含有: 一第一檢査算術運算電路,用於使用該錯誤檢測 碼對該資料實施一檢査算術蓮算,以産生一第一樣本 值; 一第一錯誤校正電路,用來沿著該第一方向對該 資料作錯誤校正,及用於如果有一錯誤則産生一第一 校正值; 一第二檢査算術運算電路,用於使用該第一校正 值沿著該第一方向實施一檢查算術運算,以産生一第 二樣本值; ------S4--- 本紙張尺度適用中國國家標準(CNS ) Α4说格(210X297公釐) ----^------^-------1Τ------^ (請先閲讀I面之注意事項再填寫本頁) 經濟部中失揉準扃—工消費合作社印製 A8 BS C8-UUU-^_ t、申請專利範圍 一第一比較器,用於將該第一樣本值與該第二樣 本值比較以産生一第一檢查值; 一第二錯誤校正電路,用來沿著一第二方向對該 經錯誤校正之資料作錯誤校正,且用於如果有一錯誤 則産生一第二校正值; 一第三檢査算術蓮算電路,用於使用該第二校正 值沿著該第一方向實施一檢査算術蓮算,以産生一第 三樣本值;及 一第二比較器,用於將該第一檢査值與該第三樣 本值比較,以産生代表沿著該第二方向的該錯誤校正 之檢査結果的一第二檢査值。 19. 依據申請專利範圍第18項之裝1,其中該等第一和第 二比較器中之至少一傾藉由實施一互斥或蓮算來比較 該等關聯值。 20. 依據申請專利範圍第18項之裝置,其更包含連接於該 第二錯誤校正電路而用來暫時儲存該第二校正值的一 記億體,且其中該第三檢査算術蓮算電路包括有用於 將儲存在該記憶體中的該第二校正值分類至該第一方 向的一分類器、及用於使用該經分類第二校正值實施 該檢査算術蓮算以産生該第三樣本值的一檢查電路。 21. 依據申請專利範圍第1δ項之裝置,其更包含連接於該 第二錯誤校正電路而用來暫時儲存該第二校正值的一 記憶體,且其中該第三檢查算術蓮算電路從該記億體 沿著該第一方向順序地獲得該第二校正值,並使用該 -8^- . 裝 訂 線 (請先聞讀背面之注意事項再填寫本頁) 本紙乐尺度適用中囷國家標準(CNS ) Α4规格(210Χ297公釐) 經濟部t央標準局員工消費合作社印製 A8 B8 __411443_§_ 六、申請專利範圍 經順序獲得之第二校正值來實施該檢脔算術蓮算以産 生該第三樣本值。 22. 依據申請專利範圍第18項之裝置,其中該等第二和第 三檢査算術蓮算電路使用零對沒有與在一錯誤位置以 外的位置對應之錯誤的資料實施該檢査算術蓮算,並 對有與該錯誤位置對應之錯誤的資料使用一闊聯校正 值來實施該檢査算術蓮算 23. —種用來對二維配置資料作錯誤校正並使用附於該資 料的一錯誤檢測碼來檢查該校正的裝置,其中該錯誤 檢測碼偽藉由沿箸一第一方向對該資料實施一檢査算 術蓮算而事先獲得的;該裝置包括有: 一第一檢査算術蓮算電路,用於使用該錯誤檢測 碼對該資料實施一檢查算術蓮算以産生一第一樣本值; 一錯誤校正電路,用來沿著一第二方向對該資料 作錯誤校正,且用於如果测出一錯誤則産生一第一校 正值; 一第二檢査算術蓮算電路,用於使用該第一校正 值沿著該第一方向實施一檢査算術蓮算以産生一第二 樣本值;及 一比較器,用於將該第一樣本值與該第二樣本值 比較,以産生代表沿著該第二方向的該錯誤校正之檢 査結果之一檢査值。 24. 依據申請專利範圍第23項之裝置,其中該比較器藉實 施一互斥或蓮算而將該第一樣本值與該第二樣本值比 — · - — 3 5~— - 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) ---1L------裝------訂------線 (請先聞讀背面之注意事項再嗔寫本頁) 3 4 4Λ- -* 4 ABCD 經濟部t央揉準局負工消费合作社印製 申請專利範圍 較。 25. 依據申請專利範圍第23項之裝置,其更包含有連接於 該錯誤校正電路而用來暫時儲存該校正值的一記億體 ,且其中該第二檢査算術運算電路包括有用於將儲存 在該記憶體中的該校正值分類至該第一方向的一分類 器,及用於使用該經分類之校正值實施該檢査算術蓮 算以産生一第三樣本值的一檢査算術運算電路。 26. 依據申請專利範圍第23項之裝置,其更包含連接於該 錯誤校正電路而用來暫時儲存該第一校正值的一記億 體,且其中該第二檢查算術運算電路從該記憶體沿# 該第一方向順序地獲得該第一校正值,並使用該經順 序獲得之校正值來實施它的檢査算術蓮算以産生該第 二樣本值。 27. 依據申請專利範圍第23項之裝置,其中該第二檢查算 術蓮算電路對没有與在一錯誤位置以外的位置對應之 錯誤的資料使用零來實施該檢査算術蓮算,並對有與 該錯誤位置對應之一錯誤的資料使用一翻聯校正值來 賁施該檢査算術蓮算。 28. —種用來檢査對二維配置資料所實施錯誤校正之結果 的裝置,其中用於該錯誤校正的一行錯誤校正碼在該 行方向上被附於該資料上,且藉由沿著該資料之列方 向實施一預定檢查算術運算而事先獲得的一錯誤檢測 碼被附於該資料上;該裝置包含有: 一第一電辂,用於使用該資料和該行錯誤校正碼 --1L------餐------、1Τ----.--♦ (請先閲讀#面之注項再填氮本買) 泰紙張Λ/t逋用中國國家梯準(CNS ) ( 210Χ 297公釐) 經濟部中央標準局貝工消費合作社印裝 A8 B8 411443 dS 七、申請專利範圍 計算在該行方向上的一錯誤位置和該資料之一校正值 ,並用於使用在該行方向上的該錯誤位置和該校正值 沿著該行方向校正該資料中的一錯誤;及 一第二電路,用於根摊在該行方向上的該錯誤位 置使用該校正值實施該預定檢查算術蓮算以産生一檢 查值。 29.依據申請專利範圍第28項之裝置,其更包含有連接於 該第一電路而用來暫時儲存該錯誤位置和該校正值的 一記億髏,且其中該第一電路包括有用於將儲存在該 記憶體中的該校正值分類至在該列方向上之一校正值 的一分類器,及用於使用該經分類之校正值實施該預 定檢査算術蓮算以産生該檢査值的一檢查算術運算電 路。 3〇.依據申請專利範圍第28項之裝置,其更包含有連接於 該第一電路而用來暫時儲存該校正值的一記憶體,且 其中該第二電路沿箸該列方向實施一記億體讀取操作 以順序獲得該校正值作為沿著該列方向的一校正值, 並使用該經順序獲得之校正值來實施該預定檢査算術 蓮算以産生該檢査值。 31.—種用來檢査對二雒配置資料所作錯誤校正之結果的 裝置,其中用於該錯誤校正的一列錯誤校正_在列方 向上被附於該資料上,且一行錯誤校正碼在行方向上 被附於該資料上;且其中藉由沿著該列方向實施一預 定檢査算術連算而事先獲得之一錯誤檢测碼係被附於 本紙張尺度適用中國國家棹準(CNS )八4洗格(210X297公釐/ 5 -----裝------訂------線 (請先M讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印装 A8411443 I六、申請專利範圍 該資料上;該裝置包含有: 一列錯誤校正電路,用於使用該資料和該列錯誤 校正碼校正該列方向上的一錯誤;該列錯誤校正電路 包含有; 一第一電路,用於使用該.資料和該列錯誤校 正碼計算在該列方向上的一錯誤位置和該資料之 —第一抆正值; —第二電路,用於使用該經計算的錯誤位置 和該第一校正值來校正該資料在該列方向上的一 錯誤;及 一第一檢査算術運算電路,用於使用該資料 和該錯誤檢測碼實施一檢査算術蓮算,該檢査算 術蓮算使用沿著該列方向的該第一校正值來産生 一第一檢査值;以及 —行錯誤校正電路,用於使用該資料和該行錯誤 校正碼校正在該行方向上的一錯誤.該行錯誤校正電 路包含有: 一第三電路,用於使用該資料和該行錯誤校 正碼計算在該行方向的一錯誤位置和一第二校正 值; 一第四電路,用於使用在該行方向上的該錯 誤位置和該第二校正值來校正該資料在該行方向 上的一錯誤; 一第二檢査算術運算電路,用於根據沿箸該 ---44- 本紙張尺度通用中國國家梯準(CNS ) A4規格(2丨0X297公釐) I ^1 1 I ^ n I I ^ I 線 (诗先閲讀膂面之注意事項再填寫本頁) 1443 A8 B8 C8 D8 經濟部十央標準局具工消費合作社印製 々、申請專利範圍 行方向的該錯誤位置使用該第二校正值實施該預 定檢査算術運算以産生一算術運算結果;及 一比較電路,用於將該算術運算結果與該第 一檢査值比較,以産生代表在該行方向上的該錯 誤校正之結果的一第二檢查值。 32. 依據申請專利範圍第31項之裝置,其更包含有連接於 該行錯誤校正電路而用來暫時儲存在該行方向上的該 錯誤位置和該第二校正值的一記億體,旦其中該第二 檢査算術運算電路包括有用於將儲存在詼記億體中的 該第二校正值分類成在該列方向上的之校正值的一分 類器、及用於使用該經分類之校正值實施該預定檢查 算術蓮算以産生該算術蓮算結果的一檢査算術蓮算電 路。 33. 依據申請專利範圍第31項之装置,其更包含有連接於 該第二錯誤校正電路而用來暫時儲存該第二校正值的 一記憶體,且其中該第二檢查算術蓮算電路沿箸該列 方向實施一記憶體讀取運算以順序獲得該第二校正值 作為沿著該列方向的一校正值,並使用該經順序獲得 之校正值來實施該預定檢查算術蓮算以産生該算術操 作結果。 — I^-------裝-- (請^-閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公重^2-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10269998 | 1998-04-14 | ||
JP23423098A JP3945602B2 (ja) | 1998-04-14 | 1998-08-20 | 訂正検査方法及び訂正検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW411443B true TW411443B (en) | 2000-11-11 |
Family
ID=26443374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087117957A TW411443B (en) | 1998-04-14 | 1998-10-29 | Method and apparatus for checking data error correction |
Country Status (3)
Country | Link |
---|---|
US (1) | US6317855B1 (zh) |
JP (1) | JP3945602B2 (zh) |
TW (1) | TW411443B (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6519717B1 (en) * | 1999-10-06 | 2003-02-11 | Sun Microsystems Inc. | Mechanism to improve fault isolation and diagnosis in computers |
CA2308643A1 (en) * | 1999-10-14 | 2001-04-14 | Alcatel Networks Corporation Societe Par Actions De Regime Federal De Re Seaux Alcatel | Method and apparatus for providing integral cell payload integrity verification and detecting defective modules in telecommunication devices |
US6639899B1 (en) * | 1999-10-14 | 2003-10-28 | Alcatel Canada Inc. | Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices |
TW468158B (en) * | 2000-06-16 | 2001-12-11 | Ali Corp | Disc decoding method and system |
US6757862B1 (en) * | 2000-08-21 | 2004-06-29 | Handspring, Inc. | Method and apparatus for digital data error correction coding |
US6718506B1 (en) * | 2000-10-02 | 2004-04-06 | Zoran Corporation | High speed DVD error correction engine |
TW476932B (en) * | 2000-10-23 | 2002-02-21 | Acer Labs Inc | Decoding system for disk and the method thereof |
US6772390B2 (en) * | 2000-11-30 | 2004-08-03 | Quantum Corporation | Erasure correction for ECC entities |
TW479226B (en) * | 2000-12-15 | 2002-03-11 | Acer Labs Inc | Disc decoding system and method |
TW522393B (en) * | 2001-02-02 | 2003-03-01 | Acer Labs Inc | Decoding system and method for disks |
US6868517B1 (en) * | 2001-05-15 | 2005-03-15 | Marvell International Ltd. | Method and apparatus for checking read errors with two cyclic redundancy check stages |
TWI269534B (en) * | 2004-08-20 | 2006-12-21 | Ind Tech Res Inst | Decoding method of data, and method thereof |
US7395488B2 (en) * | 2004-12-29 | 2008-07-01 | Zoran Corporation | System and method for efficient use of memory device bandwidth |
TWI309768B (en) * | 2005-09-06 | 2009-05-11 | Realtek Semiconductor Corp | Error correction apparatus capable of raising memory bandwidth utilization efficiency and related method thereof |
US7539926B1 (en) * | 2006-02-14 | 2009-05-26 | Xilinx, Inc. | Method of correcting errors stored in a memory array |
WO2008070572A2 (en) * | 2006-12-01 | 2008-06-12 | Hsn Lp | Method and system for improved interactive television processing |
JP4896931B2 (ja) * | 2008-06-24 | 2012-03-14 | 株式会社東芝 | 検査符号生成方法 |
JP2010218237A (ja) * | 2009-03-17 | 2010-09-30 | Renesas Electronics Corp | プログラム検証装置及びその方法 |
JP5412917B2 (ja) * | 2009-03-27 | 2014-02-12 | 富士通株式会社 | 誤り訂正制御装置、誤り訂正制御方法およびメディアデータ配信システム |
JP5544773B2 (ja) * | 2009-07-22 | 2014-07-09 | ソニー株式会社 | エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置 |
US10826538B1 (en) | 2019-06-12 | 2020-11-03 | International Business Machines Corporation | Efficient error correction of codewords encoded by binary symmetry-invariant product codes |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6125466A (en) * | 1992-01-10 | 2000-09-26 | Cabletron Systems, Inc. | DRAM parity protection scheme |
US5751744A (en) * | 1993-02-01 | 1998-05-12 | Advanced Micro Devices, Inc. | Error detection and correction circuit |
ATE216096T1 (de) * | 1994-02-22 | 2002-04-15 | Siemens Ag | Flexible fehlerkorrekturcode/paritätsbit- architektur |
JP3562544B2 (ja) * | 1996-08-13 | 2004-09-08 | ソニー株式会社 | 復号化装置および復号化方法 |
-
1998
- 1998-08-20 JP JP23423098A patent/JP3945602B2/ja not_active Expired - Fee Related
- 1998-09-29 US US09/162,142 patent/US6317855B1/en not_active Expired - Fee Related
- 1998-10-29 TW TW087117957A patent/TW411443B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP3945602B2 (ja) | 2007-07-18 |
JP2000004170A (ja) | 2000-01-07 |
US6317855B1 (en) | 2001-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW411443B (en) | Method and apparatus for checking data error correction | |
TW451185B (en) | An error correction method and system | |
JP2605271B2 (ja) | エラー訂正及びチエツク装置 | |
US5546409A (en) | Error correction encoding and decoding system | |
TWI258656B (en) | Apparatus and method generating error flag for error correction | |
JP5520315B2 (ja) | エラー検出の際の磁気データ・テープへのコードワード・オブジェクトの再書込 | |
JPH11249920A (ja) | 符号語データを記憶するデータバッファを用いるeccシステムおよび誤りシンドロームを記憶するシンドロームバッファ | |
US7418645B2 (en) | Error correction/detection code adjustment for known data pattern substitution | |
IT1215362B (it) | Metodo e dispositivo per memorizzare e leggere informazioni digitali, facoltativamente protette,o non protette da un codice di correzione degli errori | |
JP4290881B2 (ja) | エラー訂正コードを含む磁気媒体上へのデータの格納のための方法及び装置 | |
JPH04222029A (ja) | エラー訂正方法 | |
JP2000020334A (ja) | エラー訂正のためのシンボルデータのアドレス制御装置 | |
JPH11112358A (ja) | データの誤り訂正方法及び誤り訂正装置 | |
EP0288989A2 (en) | Address generating circuit | |
US4989211A (en) | Sector mis-synchronization detection method | |
US7426682B2 (en) | Method of generating error detection codes | |
TWI248613B (en) | Data storage medium having link zone and apparatus and method for recording/reproducing data on/from the data storage medium | |
TWI260588B (en) | Control apparatus for data reproduction | |
JP3954803B2 (ja) | エラー訂正装置 | |
JP3362146B2 (ja) | 再生装置および記録再生装置 | |
TWI244642B (en) | Data processing apparatus | |
JPH05218883A (ja) | 復号回路 | |
TWI226612B (en) | Data accessing apparatus and method | |
JP2605270B2 (ja) | エラー訂正及びチエツク装置 | |
JP3342422B2 (ja) | 誤り訂正方法およびその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |