JP4896931B2 - 検査符号生成方法 - Google Patents
検査符号生成方法 Download PDFInfo
- Publication number
- JP4896931B2 JP4896931B2 JP2008164544A JP2008164544A JP4896931B2 JP 4896931 B2 JP4896931 B2 JP 4896931B2 JP 2008164544 A JP2008164544 A JP 2008164544A JP 2008164544 A JP2008164544 A JP 2008164544A JP 4896931 B2 JP4896931 B2 JP 4896931B2
- Authority
- JP
- Japan
- Prior art keywords
- check code
- frame
- crc
- data
- crc check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 43
- 230000005540 biological transmission Effects 0.000 description 30
- 238000012546 transfer Methods 0.000 description 29
- 238000004891 communication Methods 0.000 description 16
- 238000012544 monitoring process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000012634 fragment Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2942—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes wherein a block of parity bits is computed only from combined information bits or only from parity bits, e.g. a second block of parity bits is computed from a first block of parity bits obtained by systematic encoding of a block of information bits, or a block of parity bits is obtained by an XOR combination of sub-blocks of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
Description
図1は、本発明の第1の実施の形態に係る検査符号生成方法によりCRC検査符号を生成するための無線通信装置のブロック構成を示す。本実施の形態に係る検査符号生成方法は、第1の工程における演算により第1検査符号を予め生成しておき、第2のデータを生成する際に、第2の工程において第1検査符号と第2検査符号との排他的論理和を計算することにより検査符号を生成することを特徴とする。
図5は、本発明の第2の実施の形態に係る検査符号生成方法により生成された線形符号について説明するものであって、IP(Internet Protocol)ヘッダ401の構成を示す。IPヘッダ401のうち、Time to Live(TTL)フィールド402は、パケットの生存時間として、パケットが通過できるルータの数を示す。ルータが別ノードにパケットを転送するごとにTTLフィールド402の値は1ずつ減じられる。TTLフィールド402の値が「1」であるパケットはルータによる転送がなされず、ルータにて廃棄される。ヘッダチェックサム(Header Checksum)403は、パケット全体のチェックサムである。
図9は、本発明の第3の実施の形態に係る検査符号生成方法において参照するテーブルの構成を説明するものである。本実施の形態は、パケット511のTTL差分512(図6参照)の値と、CRC検査符号513とを対応付けて保持するテーブルを用いることを特徴とする。TTL差分512は、第1のデータ及び第2のデータのうち互いに異なる部分であるTTLフィールド502の値とTTLフィールド522の値との排他的論理和である。
図11は、本発明の第4の実施の形態に係る検査符号生成方法によりCRC検査符号を生成するための無線通信装置のブロック構成を示す。本実施の形態は、上記の第1の実施の形態で説明したCRC検査符号105(図2参照)を生成するものとして説明する。上記の第1の実施の形態と同一の部分には同一の符号を付し、重複する説明を省略する。上記の第1の実施の形態では、フレーム201のCRC検査符号202(図3参照)を予め生成している。これに対して、本実施の形態では、第1のデータであるフレーム101を送出する際に、フレーム101のCRC検査符号102の生成に平行して、第1の工程における演算によりフレーム201のCRC検査符号202(第1検査符号)を生成する。
Claims (3)
- 線形符号からなる検査符号を生成する検査符号生成方法であって、
第1のデータと、前記第1のデータの一部が書き換えられた第2のデータとの排他的論理和についての検査符号である第1検査符号を生成する第1の工程と、
前記第1の工程において生成された前記第1検査符号と、前記第1のデータに付加された検査符号である第2検査符号との排他的論理和を計算する第2の工程と、を含み、
前記第1の工程において生成された前記第1検査符号を含めて構成されたテーブルを保持し、前記第2のデータを生成する際に、前記第2の工程において前記テーブルを参照することを特徴とする検査符号生成方法。 - 前記テーブルは、前記第1のデータ及び前記第2のデータのうち互いに異なる部分同士の排他的論理和と、前記第1検査符号とを対応付けて保持することを特徴とする請求項1に記載の検査符号生成方法。
- 線形符号からなる検査符号を生成する検査符号生成方法であって、
第1のデータと、前記第1のデータの一部が書き換えられた第2のデータとの排他的論理和についての検査符号である第1検査符号を生成する第1の工程と、
前記第1の工程において生成された前記第1検査符号と、前記第1のデータに付加された検査符号である第2検査符号との排他的論理和を計算する第2の工程と、を含み、
前記第1のデータを送出する際に、前記第1の工程における演算により前記第1検査符号を生成し、前記第2のデータを送出する際に、前記第2の工程において前記第1検査符号と前記第2検査符号との排他的論理和を計算することを特徴とする検査符号生成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164544A JP4896931B2 (ja) | 2008-06-24 | 2008-06-24 | 検査符号生成方法 |
US12/481,238 US20090319878A1 (en) | 2008-06-24 | 2009-06-09 | Check code generating apparatus, method of generating check code, and communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008164544A JP4896931B2 (ja) | 2008-06-24 | 2008-06-24 | 検査符号生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010766A JP2010010766A (ja) | 2010-01-14 |
JP4896931B2 true JP4896931B2 (ja) | 2012-03-14 |
Family
ID=41432527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008164544A Expired - Fee Related JP4896931B2 (ja) | 2008-06-24 | 2008-06-24 | 検査符号生成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090319878A1 (ja) |
JP (1) | JP4896931B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10771095B2 (en) | 2016-06-07 | 2020-09-08 | Mitsubishi Electric Corporation | Data processing device, data processing method, and computer readable medium |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4703310B2 (ja) | 2005-08-04 | 2011-06-15 | 株式会社東芝 | 通信方法および通信システム |
JP5685848B2 (ja) * | 2010-07-27 | 2015-03-18 | 富士通株式会社 | 計算機、プログラム、及び計算機の制御方法 |
CN104079387B (zh) * | 2013-03-26 | 2017-10-17 | 华为技术有限公司 | 数据重传方法及装置 |
CN107046541B (zh) * | 2017-04-18 | 2023-02-03 | 深圳市法马新智能设备有限公司 | 一种无线收发加密通信方法及其装置 |
WO2023035136A1 (zh) * | 2021-09-08 | 2023-03-16 | 长江存储科技有限责任公司 | 用于存储器的数据保护方法及其存储装置 |
CN114173164B (zh) * | 2021-12-18 | 2023-08-15 | 杭州视洞科技有限公司 | 一种基于国标gb28181协议的平滑推流方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4384353A (en) * | 1981-02-19 | 1983-05-17 | Fairchild Camera And Instrument Corp. | Method and means for internal error check in a digital memory |
US5251215A (en) * | 1992-01-13 | 1993-10-05 | At&T Bell Laboratories | Modifying check codes in data packet transmission |
JP3945602B2 (ja) * | 1998-04-14 | 2007-07-18 | 富士通株式会社 | 訂正検査方法及び訂正検査装置 |
JP2000181807A (ja) * | 1998-12-16 | 2000-06-30 | Murata Mach Ltd | 記録媒体のデータ検査方法及び装置 |
JP2000323996A (ja) * | 1999-05-13 | 2000-11-24 | Toshiba Corp | 誤り訂正積符号ブロックのためのデータ処理方法及び装置及び記録媒体 |
WO2001039424A1 (en) * | 1999-11-26 | 2001-05-31 | Nokia Mobile Phones Limited | Frame error identification |
US6442747B1 (en) * | 2000-05-10 | 2002-08-27 | 3Com Corporation | Method of synthesizing a cycle redundancy code generator circuit using hardware description language |
JP3880934B2 (ja) * | 2003-01-28 | 2007-02-14 | Necエレクトロニクス株式会社 | Crc符号生成方法 |
US7191383B2 (en) * | 2003-03-28 | 2007-03-13 | International Business Machines Corporation | System and method for optimizing iterative circuit for cyclic redundancy check (CRC) calculation |
JP4703310B2 (ja) * | 2005-08-04 | 2011-06-15 | 株式会社東芝 | 通信方法および通信システム |
-
2008
- 2008-06-24 JP JP2008164544A patent/JP4896931B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-09 US US12/481,238 patent/US20090319878A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10771095B2 (en) | 2016-06-07 | 2020-09-08 | Mitsubishi Electric Corporation | Data processing device, data processing method, and computer readable medium |
Also Published As
Publication number | Publication date |
---|---|
US20090319878A1 (en) | 2009-12-24 |
JP2010010766A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896931B2 (ja) | 検査符号生成方法 | |
JP5047472B2 (ja) | フレーム集約と共に使用されるmacヘッダ圧縮 | |
US8307266B2 (en) | Chained checksum error correction mechanism to improve TCP performance over network with wireless links | |
TWI555365B (zh) | 用於傳送或重傳資料到第二網路節點及其第一網路節點之第一網路節點的方法和用於接收從第一網路節點及其第二網路節點傳送或重傳的資料之第二網路節點的方法 | |
US8850293B2 (en) | Wireless transmission reliability | |
JP3512177B2 (ja) | パケット受信装置及びパケット伝送方法 | |
US20070109961A1 (en) | Determining throughput between hosts | |
JP2011517162A (ja) | Macベースのフィードバックを用いてwlanプロトコルにハイブリッドarqを追加すること | |
KR100732661B1 (ko) | 수신기 제어 등시성 송신 | |
JP5651191B2 (ja) | 物理層のデータグラムの再送要求方法及びその装置 | |
US20090262646A1 (en) | Transport protocol for efficient aggregation of heterogeneous losssy paths | |
US8427951B2 (en) | Method, system, and apparatus for reliable data packet recovery in a link layer of a data center ethernet network | |
US7924710B2 (en) | Method for transmitting data including an error control mechanism designed for unreliable networks and error resilience applications | |
KR101116742B1 (ko) | 무선통신시스템에서 패킷 데이터 재전송 장치 및 방법 | |
JP2002094548A (ja) | パケット送信装置およびパケット伝送方法 | |
JP5817387B2 (ja) | 通信装置及び通信方法 | |
US8730810B2 (en) | Medium access control forwarding protocol | |
Schmidt et al. | Refector: Heuristic header error recovery for error-tolerant transmissions | |
JP2010118894A (ja) | パケット生成装置、パケット生成方法及びパケット生成プログラム | |
US8010877B2 (en) | Communication apparatus, communication control method, and computer product | |
JP2009060238A (ja) | 送信方法、通信システムおよび通信装置 | |
JP2010118893A (ja) | パケット生成装置、パケット生成方法及びパケット生成プログラム | |
JP2007201927A (ja) | エラーレート推定装置 | |
US10205562B1 (en) | Method and apparatus for error correction | |
JP2005136494A (ja) | 通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |