JPH1125615A - Cd−romドライブの制御回路 - Google Patents

Cd−romドライブの制御回路

Info

Publication number
JPH1125615A
JPH1125615A JP9277807A JP27780797A JPH1125615A JP H1125615 A JPH1125615 A JP H1125615A JP 9277807 A JP9277807 A JP 9277807A JP 27780797 A JP27780797 A JP 27780797A JP H1125615 A JPH1125615 A JP H1125615A
Authority
JP
Japan
Prior art keywords
control circuit
circuit device
data
rom drive
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9277807A
Other languages
English (en)
Other versions
JP3316512B2 (ja
Inventor
▲維▼宏 ▲黄▼
Wei-Hung Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW086109100A external-priority patent/TW334533B/zh
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JPH1125615A publication Critical patent/JPH1125615A/ja
Application granted granted Critical
Publication of JP3316512B2 publication Critical patent/JP3316512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、アクセス頻度を低減したDRAM
作業用メモリによってシステム全体の性能を改善し、シ
ステム全体を1チップICとして実現することでコスト
削減できるCD−ROMドライブ用の主制御回路を提供
する。 【解決手段】 デジタルデータの記憶部として使用され
るCD−ROMドライブの制御回路であり、CD−RO
Mディスク401上に記憶されたデータを読み出し、そ
してデコードしたデータをインターフェースバス450
を介してホストコンピュータシステムに転送できる制御
回路である。ISO9660規格に準拠して、バスイン
ターフェース制御器433に結合したCIRC処理器5
00とRSPC/EDC処理器600とを備え、それぞ
れは相互に結合した作業用メモリデバイス440に対し
直接アクセスすることができる。このように結合した回
路構成は、作業用メモリデバイス内のアクセス頻度を低
減し、内部高速SRAMの使用を不要にする。制御回路
全体400は1つのICデバイスに組立て得るので、コ
ストが低減され、性能が改善される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般的にはCD−
ROMドライブ用の制御回路に関し、特には信号のデコ
ード動作を実行する作業用メモリ空間を提供するために
DRAMを使用したCD−ROMドライブの主制御回路
に関する。更に特定すれば、本発明は、アクセス頻度を
低減したDRAM作業用メモリによってシステム全体の
性能を改善し、システム全体を1チップICとして実現
することでコスト削減できるCD−ROMドライブ用の
主制御回路に関する。
【0002】
【従来の技術】レーザディスクドライブは、コンピュー
タシステム、特にマイクロプロセッサをベースとしたパ
ーソナルコンピュータ、ホームコンピュータ、およびオ
フィスコンピュータで広く使用されるデジタル記憶デバ
イスの範疇に入る。本明細書の説明では、レーザをベー
スとしたこれらのデジタル記憶デバイスは、一般的に光
学ディスクドライブ、あるいはこの分野で常識的なよう
に単にドライブと呼ばれる。
【0003】フィリップ社/ソニー社のCD(コンパク
トディスク)プレーヤは、レーザ技術をベースとした光
学ディスクドライブに分類される。CDそれ自体は、音
楽用の記憶媒体としての初期の意図された用法から、種
々のフォーマットでの情報のデジタル記憶用に変形され
ている。非常に多くのデジタル情報が、直径12cmの
ディスクの表面に記録され得る。異なる応用が、これら
のCDの変形の異なるフォーマットに基づいて開発され
ている。例えば、初期の音楽CDに加えて、CD−RO
Mドライブとして知られるCDドライブが、パーソナル
コンピュータ産業で広く使用されるようになってきてい
る。CD−ROMドライブのモジュール化されたデザイ
ンは、IBM互換機のような典型的なパーソナルコンピ
ュータシステムの拡張ベイに装着され、大量のデータ記
憶を低コストで提供することに役立つ。
【0004】パーソナルコンピュータ産業で広く使用さ
れるCD−ROMディスク媒体は、650MB以上の情
報を保持できる国際標準規格(ISO)−9660に準
拠する媒体である。CD−ROMディスクに内包された
情報の検索に加えて、現在のCD−ROMドライブは、
マルチメディアVCDと同様に、音楽CDを再生するこ
とができる。CD−ROMドライブは、実質的にパーソ
ナルコンピュータ用の標準サブシステムになってきてい
る。
【0005】パーソナルコンピュータシステムに広くC
D−ROMドライブが受け入れられるようになってか
ら、CD−ROM製造ビジネス界には厳しい競争が生じ
ている。このビジネス競争の直接の結果は、性能の急速
な増加と価格の急速な低下として現れている。ファイル
および/または高解像度の画像/映像情報を格納する目
的のために、最近開発されたDVD(デジタル・ビデオ
・ディスク)のように、マイクロプロセッサ技術の進歩
は、より大量で高速の情報記憶および検索に対する増大
する要望を実現している。例えば、音楽CDプレーヤが
その標準スピンドル速度である100から約300rp
m以上で動作している間に、CD−ROMドライブは、
2X(スピンドル速度の2倍)、4X、6X、8X、更
には10X以上で動作するように開発されてきている。
データ検索の目的のために、この増加したスピンドル速
度は実質的にドライブのデータ転送レートを改善してい
る。
【0006】従来のCD−ROMドライブに使用されて
いるデジタル電子制御回路は、2つのチップに分離され
たICチップセットを備えている。2つの内の1つは、
読出し制御ICであり、他方は信号デコードICであ
る。読出し制御ICは、デインタリブ(de−inte
rleaving)動作用のデータ処理空間として使用
される約2Kバイトのメモリ空間の内部SRAMを含ん
でいる。これに対し、信号デコーダは、動作中のメモリ
キャッシュを実行するために外部DRAMを制御する。
【0007】2つのICチップが物理的に分離されてい
るために、読出し制御IC内の内部RAMは必要不可欠
のものとなる。仮に2つを1チップのICに組み込むこ
とができ、且つDRAMメモリデバイスを読出し制御I
Cの内部SRAMの代わりに使用できれば、DRAMに
対するアクセス頻度は当然実際的でないレベルまで増加
される。これは、元来DRAMが動作速度でSRAMよ
り遅く、その様な1チップデザインを形成する際の支障
になっているからである。
【0008】本発明を説明するために、従来のCD−R
OMの電気制御回路の構成が以下で大まかに検証され
る。図1は従来のCD−ROMドライブのデジタル制御
電子回路の回路構成を示すブロック図である。このブロ
ック図に示されるように、この回路は、読出しアクセス
制御器120と、信号デコーダ130と、RF(高周
波)増幅器110と、DRAM140とを備える。これ
らの回路要素は組織化され、ワイヤネットワークで接続
される。レーザピックアップヘッド103とディスクス
ピンドルモータ102が図示され、このドライブに含ま
れている。これらは、読出しアクセス制御器120によ
って制御されるドライブ機構の光学的および電気的な機
構部品である。
【0009】従来の技術では、図1の回路要素は、それ
ぞれが分離したICチップとして実現され得る。例え
ば、1つの制御電気回路に組み立てる前に、DRAM1
40は独立したメモリICチップであり得る。同様に、
RF増幅器110は独立したRF用ICであり、また読
出しアクセス制御器120と信号デコーダ130は互い
に物理的に独立している。
【0010】図1の回路構成の場合、CD−ROMにア
クセスするパーソナルコンピュータシステムのようなホ
ストコンピュータシステムに接続された従来のCD−R
OMドライブの動作は以下のようになる。スピンドルモ
ータ102はCD−ROMディスク101を回転させ、
またレーザピックアップヘッド103はディスク101
の表面に微小ピットの形態で形成された記録データを検
索する。ヘッド103でピックアップされたデータはそ
れから接続線4を介してRF増幅器110に中継され
る。増幅の後に、データの部分は、接続線5を介して読
出しアクセス制御器120内のDSP(デジタル信号処
理器)121に送られる。DSP121は受信データを
処理し、その入手したデータに基いて接続線7を介して
ディスクスピンドルモータ102を制御し、その回転速
度を適切な値に維持する。一方、DSP121は接続線
6を介してレーザピックアップヘッド103を制御し、
ビームの十分なフォーカシングとヘッドの適切なトラッ
キングを達成するために、ドライブ機構全体を精密に調
整する。
【0011】サーボ制御のために接続線5を介してDS
P121に送られることに加えて、RF信号は更に、E
FM(8対14変調符号化)符号のデコードを実行する
ために、読出しアクセス制御器120の復調器122に
送られる。EFM復調器122では、デジタル信号がR
F信号から抽出され、そしてIEC(国際電気技術委員
会)908基準の規定に従って復調される。EFM復調
の結果得られるものは、バイト単位に配列されたデータ
信号であり、これはリードソロモン符号をデコードする
ために、CIRC(クロスインタリブ・リードソロモ
ン)デコーダ123に送られる。
【0012】CIRCデコーダ123はまた、デインタ
リブ動作と同様にIEC908基準に従って誤り検出お
よび訂正(EDC)を実行する。入力データを受信した
ときにデインタリブを実行するため、およびデータバッ
ファとして作用するため、CIRCデコーダ123は、
動作過程の全期間にわたり作業に十分なメモリ空間を組
み込んだ回路構成を有している必要がある。このメモリ
空間は、図面に示されているように、通常2Kバイトの
SRAM124である。
【0013】誤り検出およびデインタリブ処理の後に、
データはシリアル出力ユニット125においてシリアル
に変換され、それから次の処理回路、即ち信号デコーダ
130に接続線26を介して伝達される。
【0014】信号デコーダ130は、内部のRSPC
(リードソロモン・プロダクトライク符号)デコーダ1
32を使用して、ISO/IEC10149基準の規定
に従った誤り検出および訂正を行う。これは、接続線2
6を介して信号デコーダ130が受信したシリアルデー
タに対し、RSPCデコーダ132が動作を実行するこ
とによって行われる。それから、信号デコーダ130の
EDC発生ユニット134は、データブロックに関して
データ誤り検出を実行する。もし何らかの誤りが検出さ
れると、訂正処理が起動され、訂正される。EDC発生
ユニット134による処理の後に、データはCD−RO
MドライブのIDEまたはSCSIインターフェースに
中継され、それからインターフェースユニット133の
制御下にあるバス150に伝達される。かくして、デー
タはバス150上においてホストコンピュータシステム
によって受信可能になる。
【0015】このような従来のCD−ROMドライブに
おいて、読出しアクセス制御器120と信号処理器13
0との間の違いの1つは、信号処理器130がその動作
のためにキャッシュメモリを使用する必要がある点であ
る。CD−ROMドライブのデータアクセス速度がより
高速化されると、データデコード用の演算動作における
データキャッシュ体系は必要不可欠のものになる。とこ
ろが、キャッシュメモリにおけるキャッシュヒット率
は、キャッシュメモリの大きさに直接関係する。換言す
れば、あまりにも小さいキャッシュ領域では、意味のあ
るヒット率を達成することは不可能である。2Kバイト
のSRAMメモリ空間が信号処理器130用の有用なキ
ャッシュ空間を提供するには実質的に小さ過ぎるという
理由から、結果的にDRAM140のような外部メモリ
の追加が必要になる。この場合、EDC発生ユニット1
34、RSPCユニット132およびインターフェース
制御ユニット133を含む全てのユニットは、それらの
対応する小容量の内部SRAMの代わりに、外部DRA
M140を作業空間として利用する。読出しアクセス制
御器120はそれ自体の小容量のSRAM124を備え
ている。
【0016】図1において、読出しアクセス制御器12
0の内部SRAM124と信号処理器130の外部DR
AM140の双方は、CD−ROMスピンドル速度が増
加したときに、実質的に比例して増加したアクセス頻度
を体験する。それ故、CD−ROMドライブの制御電子
回路を設計するとき、SRAM124とDRAM140
の双方の許容される最高アクセス速度は、CD−ROM
ドライブのスピンドル速度が改善されるにつれて増加さ
れる。
【0017】以下の分析は、CD−ROMドライブがデ
ィスク表面からデータを読み出している時の、読出しア
クセス制御器120および信号デコーダ130による対
応するSRAM124およびDRAM140へのアクセ
ス頻度をそれぞれ計算している。利便性を考慮して、計
算は、ドライブ制御電子回路がSRAM124とDRA
M140の双方にアクセスしなければならないときの、
CD−ROMドライブによる1つのデータブロック(2
048バイト)へのアクセスをベースとして行われてい
る。制御電子回路によるメモリ124および140のア
クセス頻度は、統計および比較をベースにして計算され
ている。
【0018】ISO9660基準のCD−ROMの範囲
をベースとして、計算が行われている点が明記される。
全ての計算は、9660基準のRS符号読出し誤りが上
昇して訂正処理が実行されなければならない時のメモリ
デバイスへの読出し/書き込みアクセスの最悪ケースを
考慮して行われた。しかしながら、認められるように、
正常な状態のCD−ROMディスクへのアクセスのそれ
ぞれに含まれる誤りを検出することは決して正常なこと
ではない。にもかかわらず、当業者は同意するように、
CD−ROMドライブの制御電子回路の設計は、設計仕
様書に含まれる最悪ケースを考慮しなくてはならない。
【0019】上述した仮定に基づき、そして通常の処理
によって、読出しアクセス制御器120による内部SR
AM124へのアクセス頻度は、3,136アクセスと
計算される。 データ入力:98×32=3,136.
【0020】かくして、各データブロック(それぞれ3
2バイトの98データフレーム)に対して、EFM復調
器122は合計3,136バイトのデータをCIRCデ
コーダ123に送出する。CIRCデコーダ123はそ
れからこれらのデータをSRAM124にストアし、C
1ワード(以下C1と呼ぶ)のデインタリブおよび誤り
検出をCIRC符号化されたデータについて実行する。 C1:98×(32+2×2)=3,528.
【0021】C1ワードの段階で、各フレームのデータ
は次の手法で処理される。・32バイトのRS符号シン
ドロームが先ず読み出され、その中に含まれる誤りが検
出され、そして誤り値が決定される。・誤りはそれから
訂正される。通常、C1は、各誤り値が読み出され、そ
して正しい値が書き戻されることによって、2つの誤り
を訂正できる。それ故、全ての誤り訂正のプロセスは、
データに対する1回の読出しアクセスと1回の書き込み
アクセスとの合計2回のメモリアクセスを含む。最大2
つの許容された誤りが存在するために、読出し/書き込
みアクセスの最大時間の合計は2×2=4になる(読出
しと書き込みの双方を含む)。
【0022】上記のことから、データフレームのそれぞ
れに対する読出し/書き込みアクセスの最大数が36
(32+2×2)になることは明らかである。しかる
に、合計98フレームあるので、合計3,528回のS
RAMアクセスがC1段階では最大になる。それから、
C2(C2ワード段階、以下ではC2と呼ぶ)段階で
は、 C2:98×(28+2×4)=3,528. となる。
【0023】C1段階の(32,28)RS符号と対比
すると、C2段階のRS符号は28バイトの入力データ
を伴う(28,24)RS符号となる。C1は削除ビッ
トをC2へ中継するので、C2は最大で4つの誤りを識
別できる。C1の場合と同様に、1つの誤り訂正を完了
するために、各誤りは、1回の読出し動作と1回の書き
込み動作を必要とする。
【0024】かくして、C2に対し、各データフレーム
は最大36(28+2×4)回のアクセスをSRAM内
で行う必要が生ずる。そして、合計98のデータフレー
ムに対しては、SRAM内で最大3,528(98×
(28+2×4))回の読出し/書き込みアクセスが予
測される。
【0025】誤り訂正処理のC1およびC2段階の後
に、各データフレームの32バイト中の24バイトだけ
がデコーダに中継されることが要求される。この結果、
98データフレーム中の2,352アクセスが最大値に
なると予測される。 データ出力:98×24=2,352.
【0026】要約すると、CD−ROMドライブがディ
スクのデータ表面上のデータブロックにアクセスすると
き、読出しアクセス制御器120によって達成されるS
RAM124へのアクセスは、最大で12,544回に
なると予測される。 98×32+98×(32+2×2)+98×(8+2
×4)+98×24=12,544.
【0027】読出しアクセス制御器120に対すると同
様の条件において、信号制御器130について、その外
部DRAM140へのアクセスは以下のように分析され
る。 データ入力:2,340.
【0028】ISO/IEC10149基準に準拠し
て、同期パターンとヘッダ以外のものとして、読出しア
クセス制御器120によって送られる2,352バイト
中の合計2,340バイトがDRAM140へ入力する
ことが要求される。
【0029】Pサブコード:2×(43×26+2×1
×43)=2,408. Pサブコードは、MSB(最上位ビット)とLSB(最
下位ビット)をベースとした43グループ(26,2
4)を含む2つのRS符号のセットに組織化することで
得ることができる。各(26,24)RS符号に対し
て、もし1つの誤りが訂正されていたとしたら、信号デ
コーダ130の外部のDRAMに対して2×1回の読出
し/書き込みアクセスが必要になる。かくして、合計で
は2,408回の読出し/書き込みアクセスが存在す
る。 2×43×(26+2×1)=2,408.
【0030】上記式中の最初の数字の2は、MSBおよ
びLSB、2つのデータのセットが存在することを示し
ている。一方、43は合計で43の(26,24)RS
符号が存在することを示している。26は各RS符号に
26データ存在することを示し、そして2×1は誤り訂
正の実行に読出しと書き込みの両方が必要であることを
示している。
【0031】Qサブコード:2×26×(45+2×
1)=2,444. Qサブコードは、MSBとLSBをベースとした26グ
ループの(45,43)RS符号をそれぞれ含む2つの
セットに分割される。同様にして、1つの訂正された誤
りを持つ各(45,43)RS符号に対して、読出しお
よび書き込みの2つのアクセスがDRAM内で実行され
る。それ故、Pサブコードの場合と同様にして、DRA
M中での合計のアクセス数は2,444になる。 2×26×(45+2×1)=2,444, そして EDC:2,068.
【0032】ISO/IEC10149基準に準拠し
て、EDCは2,068バイトで構成され、それ故DR
AMに対して合計2,068回のアクセスが必要にな
る。
【0033】データ出力:2,048. 最終的にバスに到達したとき、インターフェース制御器
はDRAMから2,048バイトのデータを検索し、そ
してそれらを出力に置く。
【0034】要約すれば、CD−ROMドライブがディ
スクの記憶表面上の1データブロックをアクセスしてい
るときに、信号デコーダ130は最大で11,308回
のアクセスを外部DRAM内で行うことになる。 2,340+2×43×(26+2)+2×26×(4
5+2)+2,068+2,048=11,308.
【0035】上述した分析計算に基づくと、読出しアク
セス制御器120と信号デコーダ130が一体化され、
且つ1チップのICに組み込まれたと仮定し、更に内部
SRAM124Nに対する全てのデータアクセスが代わ
りに外部DRAM140に向かうと仮定すると、(換言
すれば、内部SRAM124が読出しアクセス制御器1
20から取り外されたとしたら)、CD−ROMドライ
ブが1つのデータブロックを読み出しているときの、メ
モリアクセスの合計回数は、単にSRAM124とDR
AM140の両者におけるアクセスの和になる。仮にS
RAM124が除去されたら、DRAM140へのアク
セスは合計で23,582回になる。 12,544+11,308=23,852. DRAM140にとって、これは実際的に2倍化された
アクセス頻度の増加になる。
【0036】それ故、従来のCD−ROMドライブ制御
電子回路の読出しアクセス制御器120と信号デコーダ
130が単一のICチップに集積化され、且つ読出しア
クセス制御器120内部のSRAM124に向かうアク
セスが信号デコーダ130の外部のDRAM140に向
かうと仮定したら、深刻な問題が生起する。この問題
は、DRAMが本来的にSRAMより遥かに遅いという
事実に起因する。従来のCD−ROMドライブにおい
て、読出しアクセス制御器120内のSRAM124が
単純に取り除かれ、そしてそのアクセスがDRAM14
0に向かうと仮定すると、DRAM内のメモリアクセス
のバンド幅は、標準単一速度ドライブの10倍以上のC
D−ROMドライブの要求に決して適合することはな
い。換言すれば、もし内部SRAMが除去されたとした
ら、高速のDRAMが使用されなければならない。さも
なければ、DRAMにおいてデータ転送上の障害が生ず
る。しかしながら、高速DRAMが高価であることは良
く知られている。
【0037】
【発明が解決しようとする課題】それ故、本発明の1つ
の目的は、従来のCD−ROMドライブの読出しアクセ
ス制御器と信号制御器に結合して1つのICデバイスに
組み立てられることにより、組立コストを低減した制御
回路装置を提供することにある。
【0038】本発明の他の目的は、データ処理動作の適
切な設計に基づく改善された全ての性能特性のために、
外部接続されるDRAM内の減少されたアクセス頻度を
要求する制御回路装置を提供することにある。
【0039】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、CD−ROMディスク上に記憶されたデ
ータを読み出してデコードし、バスインターフェースを
介してホストコンピュータシステムに転送できる、デジ
タルデータ記憶用のCD−ROMドライブを制御する回
路装置を提供する。この装置は、前記CD−ROMディ
スクの表面に記憶されたデータを読み出すために、CD
−ROMディスクのスピンドルモータとレーザピックア
ップヘッドを制御し、またRF増幅器によって伝達され
た読み出しデータを表す信号を受信するデジタル信号処
理器(DSP)を有する。EFM符号復調器はEFM符
号を得るためのEFM復調を実行するために、RF増幅
器のデータ出力を受信する。CIRC符号処理器はCI
RC符号の復号を実行するために、前記EFM復調器の
出力を受信する。リードソロモン符号復号エンジンがR
Sデコードを行うために使用される。RSPC/EDC
処理器は、誤り検出および訂正を実行するために、前記
CIRC処理器と前記リードソロモン符号復号エンジン
の出力を受信する。前記リードソロモン符号復号エンジ
ンは、前記リードソロモン符号のデコードを実行するた
めに、前記CIRC処理器と前記RSPC/EDC処理
器の出力を受信する。バスインターフェース制御器は、
前記CD−ROMドライブの制御回路装置で最終的にデ
コードされたデジタルデータを、前記ホストコンピュー
タシステムに伝達するために、前記バスインターフェー
スに中継する。CIRC処理器とRSPC/EDC処理
器とは、バスインターフェース制御器と共に、作業用メ
モリデバイスのメモリ空間に対し、分離し且つ独立して
直接アクセスできるように、前記CD−ROMドライブ
の前記作業用メモリデバイスに直接結合されている。
【0040】本発明の他の目的、形態および利点は、以
下に示す好ましいが限定はされない実施形態の詳細な説
明によって明らかにされる。この説明は添付した図面を
参照して行われる。
【0041】
【発明の実施の形態】図4に示すように、図1の従来の
CD−ROMドライブにおいては分離された2つのIC
チップに実現されていた読出しアクセス制御器120と
信号デコーダ130とが、単一のICデバイスに集積化
され得る。CD−ROMドライブ用の回路400として
包括的に示される集積化された制御電子回路では、DS
P421、EFM復調器422、インターフェース制御
ユニット433、およびDRAMアドレス発生器431
は、図1の従来のCD−ROMドライブの電子回路にお
けるそれぞれの対応する部分と実質的に同じか同様の機
能を有するものと仮定される。
【0042】図面に示されるように、CIRC処理器5
00は、基本的に従来の内部SRAM124が取り除か
れているという事実によって、従来のCD−ROMドラ
イブの制御電子回路におけるCIRCデコーダ123と
は異なる。ここで述べる実施例では、CIRC処理器5
00は、信号デコーダ(図1)の他の機能ユニットが動
作用にアクセスするものと同じメモリ、即ちDRAM4
40を共有する。この場合、従来の読出しアクセス制御
器120内のデコーダユニット123は取り除かれる。
【0043】図1に示された従来のCD−ROMドライ
ブの場合と同様に、図4の実施例は際だった特性を有す
る。本発明で説明される実施例では、CD−ROMドラ
イブは、分離されたCIRCデコーダユニット123お
よびRSPCデコーダ132をそれぞれ読出しアクセス
制御器120および信号制御器130内に初めから有し
ており、それらは同じRSデコードエンジン432を共
有している。CIRCおよびRSPC符号は基本的にR
S符号であるから、同じRSデコードエンジンの共用は
制御電子回路を簡略化させることができる。
【0044】前述したように、従来のCD−ROMドラ
イブにおける読出しアクセス制御器120と信号デコー
ダ130とが、適切な設計調整や改善をすることなし
に、単純に集積化されて単一のICチップに実現される
と仮定したら、図4の回路構成で使用される外部DRA
M440は、前述したデータ流の障害を回避するため
に、非常に高速のアクセス速度を有するものでなくては
ならない。特に、現代の10倍(10X)またはそれ以
上の速度のCD−ROMドライブに対して、使用される
DRAM440は、要求に応ずるために100%以上速
いアクセス速度で動作しなくてはならない。
【0045】これとは対称的に、本発明の好ましい実施
例では、図4の回路は、外部DRAMへのアクセス頻度
を低減させるために、CIRC処理器500とRSPC
/EDC処理器600の双方に新規な構成を使用してい
る。DRAMメモリデバイスに対するアクセス頻度の低
減量は、高速スピンドル型CD−ROMドライブにとっ
て合理的なレベルとなりうるものである。本発明の新規
な構成によって、通常のアクセス速度のDRAMがこの
目的のために使用できる。以下の項は、どのようにして
この点が達成されるかを示している。
【0046】図5は本発明の好ましい実施例によって構
成されたCD−ROMドライブの主制御電子回路におけ
るCIRC処理器500の回路構成を示している。図示
したように、データは1ビットずつEFM復調器422
によってCIRC処理器500に送られる。受信された
データは先ず、32×9×3ビットの構成を有するC1
バッファ501にストアされる。このバッファ501
は、C1のデインタリブ処理で使用するために提供され
ている。シリアル入力データがC1バッファ501に累
積され、完全なC1データフレームを形成すると、C1
データフレーム内の32バイトのデータがそれからシン
ドローム発生器504に中継される。
【0047】シンドローム発生器504は、それから入
力データを基に、4つのシンドローム値S1,S2,S
3,S4を発生する。これら4つのシンドローム値を受
信し、且つこの特定データフレームの削除ビットの位置
を確認した後に、RSデコードエンジン432は誤りの
位置とそこに含まれる誤り値を見いだすことが可能にな
る。これらの情報は、それからCIRC処理器500の
誤り訂正器503に中継される。RSデコードエンジン
432によって中継されたデータに基づいて、誤り訂正
器503はC1バッファ501内の誤ったデータを訂正
し、その訂正されたデータを、その後のC2デインタリ
ブおよびRSデコードのために、DRAM440にスト
アする。
【0048】C2インタリブの深さは、非常に大きな量
のデータを表す108層におよぶので、バッファは処理
用に適切ではない。結果として、C1の識別後C2の前
の時点では、データは依然としてDRAM440内に保
持されている必要がある。一方、C2の識別後で出力す
る前の時点では、2つのインタリブ層があるだけである
ため、出力バッファ502は依然として一時的にデータ
を保持するために使用されている。このことが、DRA
Mへの読出し/書き込みアクセスを回避する。
【0049】データがRSデコードのC2段階で処理さ
れているとき、RSPC/EDC処理器600にデータ
を送る段階までの処理は、以下のようになる。先ず、C
2データが外部DRAM440から検索される。一方、
各データは一時格納場所として出力バッファ502にス
トアされる。同時に、削除位置の記録と同様に、データ
はまた、シンドローム値を発生するために、シンドロー
ム発生器504に転送され、これによりRSデコードエ
ンジン432は(28,24)RS符号のデコード動作
が許容される。誤りが生じた位置および誤りの値は誤り
訂正器503に送り戻される。かくして、RSPC/E
DC処理器600に送られた各データはDRAMから検
索される必要がなくなる。むしろ、未訂正のデータは、
誤り訂正器503で訂正するためにデータ出力バッファ
502から直接読み出され、そして訂正されたデータ
は、更なる処理のためにRPSC/EDC処理器600
に送られる。
【0050】C1バッファ501とデータ出力バッファ
502の格納空間の大きさは、図2に示したIEC90
8基準に概説されているCIRC規定に基づいて決定さ
れる。図2はCIRCデコードのアルゴリズムにおける
処理の流れの概略を図式的に示している。観察され得る
ように、CIRCデコードのアルゴリズムの処理では、
データ入力とC1デコードとの間に1つのインタリブの
層があり、それ故2つのデータフレームが必要とされ
る。換言すれば、C1デコーダに供給される1つの完全
なデータのセットは、他の全てのデータフレームがある
場合のみ得ることができる。入力データのバッファ用に
EFM復調器422に1フレームのデータを追加した場
合は、合計で3フレームのデータ、即ち32×9×3=
864バイト(または、削除ビットが排除される場合は
32×8×3=768バイト)になる。
【0051】C1バッファの場合と同様に、図2に概要
を示すIEC908基準に準拠したC2デコーダとデー
タ出力との間には2つのインタリブ層がある。換言すれ
ば、RSPC/EDC処理器600での処理用に1つの
完全なデータフレームが得られる前に、そらぞれ他の2
つのデータフレームがあるということである。しかしな
がら、C2デコーダのデータは制御可能であるから、C
1バッファの場合に、バッファ用に余分なデータフレー
ムを追加する必要性は殆どない。一方、出力される24
バイトのデータはデータ出力バッファにストアする必要
があり(C2デコーダへの入力データは28バイトであ
る)、それ故データ出力バッファの大きさは24×9×
3=648バイトに決定される。
【0052】この結果として、CIRC処理器500に
よって外部DRAM440をアクセスする合計数は(9
8データフレームを計算の基礎として)、下式によって
決定される。 1.C1を解読し、識別された結果をDRAMに書き込
む: 98フレーム×28バイト/フレーム=2,744バイ
ト. 2.DRAMからデータを検索し、C2デコードを実行
する: 98フレーム×28バイト/フレーム=2,744バイ
ト. かくして、アクセス数の合計は5,488になる。 2,744+2,744=5,488.
【0053】図6は本発明の好ましい実施例によって構
成されたCD−ROMドライブの主制御電子回路におけ
るRSPC/EDC処理器の回路構成を示している。図
示したように、CIRC処理器500によって送られた
各データは、図6のRSPC/EDC処理器600内に
おいて、2つの他の電子的な機能ユニット、即ちPおよ
びQシンドローム発生器601とEDC発生器605と
に、外部のDRAM440と同時に送られる。
【0054】PおよびQシンドローム発生器601にお
いて発生されたPおよびQシンドローム値は、それぞれ
Pシンドロームバッファ602およびQシンドロームバ
ッファ603にストアされる。ストアされたシンドロー
ム値は、これら2つのバッファに保持されているデータ
の更新に使用される。Pシンドロームバッファ603は
43×2×2×2×8バイトのバッファであるのに対
し、Qシンドロームバッファ602は26×2×2×2
×8バイトのバッファである。一方、EDC発生器60
5では、対応する誤り検出符号がISO/IEC101
49基準に準拠して発生され得る。これら2つの機能ユ
ニットの関係からすると、外部DRAM440の機能
は、データ訂正動作の実行を許容するデータ記憶空間を
提供している。その他に、典型的なCD−ROMドライ
ブの制御電子回路における前記DRAM記憶空間は、デ
ータ処理能力特性全体を改善するためのキャッシュ空間
をも提供するように使用され得る。
【0055】次に、Qシンドロームバッファ602は、
26×2に組織化されたQシンドロームデータをRSデ
コードエンジン432に中継し、RSデコードが行われ
るようにする。デコードされた結果はPシンドローム修
正のためにPシンドローム修正器604に中継される。
デコードされた結果はまた、EDCが修正されるよう
に、EDC修正器606に送られる。デコードされた結
果は更に、DRAM440にストアされたデータが修正
される誤り訂正器607にも送られる。
【0056】Qシンドローム値が解読され、そしてPシ
ンドロームバッファ603がそれで内容を更新したら、
Pシンドロームバッファ603は、43×2に組織化さ
れたPシンドロームを、RS符号をデコードするための
RSデコードエンジン432に転送する。このデコード
の結果は更に、DRAM440内にストアされたデータ
を修正する誤り訂正器607に送られる。
【0057】Qシンドロームバッファ602とPシンド
ロームバッファ603の記憶空間の大きさは、第1には
QおよびPシンドローム値の2つのブロックの記憶に必
要とされるデータ記憶空間に基づいて決定される。換言
すれば、1つのデータブロックがデコードされている時
に、バッファ空間は、他の1つのデータブロック全体を
入力して保持するに十分なものである。これは、パイプ
ライン処理におけるデータの継続する流れを維持する手
段となる。図3はCIRC符号化時のPおよびQサブコ
ードを図式的に示している。図3によると、Qシンドロ
ーム値は、MSBとLSBの両方に対し26セットの
(45,43)RS符号を有している。一方、RSシン
ドローム値は2つのシンドローム値を含むので、Qシン
ドロームバッファ602用の記憶空間は、1,664バ
イトのメモリサイズになる。 26×2×2×2×8=1,664.
【0058】しかるに、1つのデータブロックにおい
て、PシンドロームはMSBとLSBの両方に対し43
セットの(26,24)RS符号を有し、またQシンド
ロームの場合は各RS符号は2つのシンドローム値を有
するので、Pシンドロームバッファ603用の記憶空間
は、2,752バイトのメモリサイズになる。 43×2×2×2×8=2,752.
【0059】仮に、PおよびQシンドロームがCIRC
処理器500によって送られるデータから直接抽出され
たり、あるいはPシンドロームがQシンドロームから得
られる誤り位置と誤り値から直接更新されるとしたら、
その時は各入力データ中のPおよびQ位置間の関係は第
1の位置において得ることができる。
【0060】図3を参照すると、nは整数であり、図面
のn番目のデータを表している。(NP ,MP )はPの
RSのNP 番目のセットのMP 番目のデータを表してい
る。同様に、(NQ ,MQ )はQのRSのNQ 番目のセ
ットのMQ 番目のデータを表している。かくして、n、
(NP ,MP )、(NQ ,MQ )相互間の関係は、もし
n≦1,117ならば、
【0061】
【数1】
【0062】
【数2】
【0063】もしn>1,117ならば
【0064】
【数3】
【0065】かくして、式(1)および(2)に基づい
て、対応する(NP ,MP )と(NQ ,MQ )がn≦
1,117の場合に付いて決定される。更に、式(3)
に基づいて(NQ ,MQ )がn>1,117の場合に付
いて決定される。PのRS符号に対して、シンドローム
【0066】
【数4】
【0067】である。ここで、R(Np,i)は(NP,i)
のデータに対応する。QのRS符号に対して、シンドロ
ームは
【0068】
【数5】
【0069】CIRC処理器500によって各データが
RSPC/EDC処理器600に送られると、式(4)
および(5)に基づいて、即時にPおよびQシンドロー
ムは更新される。
【0070】1セットのQのRS符号が解読されると、
検出された誤りに対応した(NP ,MP )を得るため
に、式(2)が使用され、Pシンドローム修正器604
は、Pシンドロームバッファ603内に保持されている
対応するシンドロームを更新する。
【0071】例えば、(NPE,MPE)内に誤りEが生じ
ていれば、式(4)は次のようにしてPシンドロームを
更新するように使用される。
【0072】
【数6】
【0073】EDC修正器606の動作原理はPシンド
ローム修正器のそれと同様である。即ち、PまたはQが
1つの誤りを解読したときに、式(1)および(2)
は、MSBまたはLSBのいずれか処理中のものによっ
て付加されるNを得るために使用される。これは、ED
C内のマップに位置付けをし、これによりEDC値が訂
正できるようにするためである。
【0074】図4、図5および図6に示された本発明に
係る、結合され且つ単一ユニット化されたDRAM構成
を使用するCD−ROMドライブ用の主制御電子回路が
動作するとき、単一機能ユニットであるRSPC/ED
C処理器600について、外部DRAM440内での読
出し/書き込みアクセスは、3つのタイプに分類され
る。
【0075】第1のタイプのメモリアクセスは、CIR
C処理器500のデータを外部DRAM440に書き込
むことに関係する。この種の動作は、CD−ROMドラ
イブのIDE/ATA/SCSIバス上に中継されてい
る2,048バイトのデータをDRAM440に書き込
むことを要求するだけである。
【0076】第2のタイプのメモリアクセスは、Pサブ
コードに対するRS符号の誤りデータを訂正することに
関係する。各(26,24)RS符号はそれぞれ1つの
誤りを訂正する能力があるので、1つの誤ったデータの
訂正の実行に際し、訂正したデータの書き込みだけでな
く、読出し動作をすることが要求される場合、外部DR
AMに対しては2回のアクセスが必要になる。CD−R
OMドライブの基準では、Pサブコードに対して合計2
×43セットのRS符号が存在するので、1つのブロッ
クデータ全体の処理には、メモリ内で合計172回のア
クセスが存在する。 2×43×2=172.
【0077】第3のメモリアクセスは、Qサブコードに
対するRS符号の誤りデータを訂正することに関係す
る。各(45,43)RS符号はそれぞれ1つの誤りを
訂正する能力があるので、1つの誤ったデータの訂正の
実行に際し、訂正したデータの書き込みだけでなく、読
出し動作をすることが要求される場合、外部DRAMに
対しては2回のアクセスが必要になる。Qサブコードに
対して各データブロックが合計2×26セットのRS符
号を含むという事実に起因して、メモリ内のアクセスは
合計104回になる。 2×26×2=104.
【0078】かくして、1つのデータブロック全体が考
慮される場合、上述した3つのタイプのメモリアクセス
動作の和は、RSPC/EDC処理器の外部DRAMに
導入されるアクセスの合計数となる。この和は2,32
4アクセスに等しい。 2,048+104+172=2,324. 完全なデータブロックについて、インターフェース制御
器433は、CD−ROMドライブのIDE/ATA/
SCSIバス上にある2,048バイトのデータを読み
取る。
【0079】かくして、図4に図示された実施例におい
て、CIRC処理器500は、その外部接続DRAM4
40に対し合計5,488回のアクセスを実行する。一
方、このDRAMに対しRSPC/EDC処理器600
によって実行されるアクセスは、合計で2,324回に
なる。しかるに、インターフェース制御器433がこの
DRAMに対し2,048回のアクセスを実行する。こ
の結果、本発明の構成を使用したCD−ROMドライブ
の制御電子回路用のDRAM内では、合計9,860回
のアクセスが実行される。 5,488+2,324+2,048=9,860.
【0080】
【発明の効果】本発明の制御電子回路の合計アクセス頻
度は、比較した場合、従来の装置で要求されるものより
遥かに小さい。このことは、システム全体の性能特性を
著しく改善する。しかるに、従来例でCIRCデコーダ
に内蔵されていたSRAMは取り除かれ、それ故に、I
Cデバイスの組立コストが低減される。
【0081】かくして、上述した各項は、添付した請求
の範囲の精神と範囲内に含まれる種々の変形と同様の構
成を包含することを意図したものであり、また請求の範
囲は、その様な修正と同様の構成を包含するように最も
広い解釈を受けるべきものである。
【図面の簡単な説明】
【図1】 2つの主要機能ユニットである読出しアクセ
ス制御器と信号デコーダとが分離し且つ独立した複数の
ICチップとして実現された従来のCD−ROMドライ
ブにおける主制御電子回路の回路構成を示すブロック図
である。
【図2】 CIRCデコードのアルゴリズムを図式的に
示す図である。
【図3】 CIRC符号化時のPおよびQサブコードを
図式的に示す図である。
【図4】 主要機能ユニットが単一のICチップとして
実現された本発明の好ましい実施例によって構成された
CD−ROMドライブにおける主制御電子回路の回路構
成を示すブロック図である。
【図5】 本発明の好ましい実施例によって構成された
CD−ROMドライブの主制御電子回路におけるCIR
C処理器の回路構成を示す図である。
【図6】 本発明の好ましい実施例によって構成された
CD−ROMドライブの主制御電子回路におけるRSP
C/EDC処理器の回路構成を示す図である。

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 CD−ROMディスク上に記憶されたデ
    ータを読み出してデコードし、バスインターフェースを
    介してホストコンピュータシステムに転送できる、デジ
    タルデータ記憶用のCD−ROMドライブを制御する回
    路装置であって、 前記CD−ROMディスクの表面に記憶されたデータを
    読み出すために、CD−ROMディスクのスピンドルモ
    ータとレーザピックアップヘッドを制御し、また高周波
    (RF)増幅器によって伝達された読み出しデータを表
    す信号を受信するデジタル信号処理器(DSP)と、 8対14変調(EFM)符号を得るためのEFM復調を
    実行するために、前記高周波増幅器のデータ出力を受信
    するEFM符号復調器と、 クロスインタリブ・リードソロモン(CIRC)符号の
    復号を実行するために、前記EFM復調器の出力を受信
    するCIRC符号処理器と、 リードソロモン符号復号エンジンと、 誤り検出および訂正を実行するために、前記CIRC処
    理器と前記リードソロモン符号復号エンジンの出力を受
    信するリードソロモン生成符号/誤り検出および訂正
    (RSPC/EDC)処理器と、 前記CD−ROMドライブの制御回路装置で最終的にデ
    コードされたデジタルデータを、前記ホストコンピュー
    タシステムに伝達するために、前記バスインターフェー
    スに中継するバスインターフェース制御器とを備え、 前記リードソロモン符号復号エンジンは、前記リードソ
    ロモン符号のデコードを実行するために、前記CIRC
    処理器と前記RSPC/EDC処理器の出力を受信する
    ものであるCD−ROMドライブ用の制御回路装置にお
    いて、 前記CIRC処理器と前記RSPC/EDC処理器と
    は、前記バスインターフェース制御器と共に、作業用メ
    モリデバイスのメモリ空間に対し、分離し且つ独立して
    直接アクセスできるように、前記CD−ROMドライブ
    の前記作業用メモリデバイスに直接結合されていること
    を特徴とするCD−ROMドライブ用の制御回路装置。
  2. 【請求項2】 前記作業用メモリデバイスは、処理デー
    タのデコードと誤り検出および訂正を実行するためのメ
    モリ記憶空間として使用される単一のメモリデバイスで
    あることを特徴とする請求項1の制御回路装置。
  3. 【請求項3】 前記作業用メモリデバイスは、物理的に
    前記制御回路装置の外部に配置され、処理データのデコ
    ードと誤り検出および訂正を実行するためのメモリ記憶
    空間として使用されるメモリデバイスであることを特徴
    とする請求項1の制御回路装置。
  4. 【請求項4】 前記作業用メモリデバイスは、DRAM
    であることを特徴とする請求項3の制御回路装置。
  5. 【請求項5】 前記制御回路装置は、単一の集積回路デ
    バイス内に組立られていることを特徴とする請求項1の
    制御回路装置。
  6. 【請求項6】 前記制御回路装置は、単一の集積回路デ
    バイス内に組立られていることを特徴とする請求項4の
    制御回路装置。
  7. 【請求項7】 前記CD−ROMドライブは、国際標準
    規格(ISO)9660フォーマットのCD−ROMデ
    ィスクを読み取るものであることを特徴とする請求項1
    の制御回路装置。
  8. 【請求項8】 前記CD−ROMドライブは、ISO9
    660フォーマットのCD−ROMディスクを読み取る
    ものであることを特徴とする請求項6の制御回路装置。
  9. 【請求項9】 CD−ROMドライブは、IDEバスイ
    ンターフェースを有するものであることを特徴とする請
    求項1の制御回路装置。
  10. 【請求項10】 CD−ROMドライブは、IDEバス
    インターフェースを有するものであることを特徴とする
    請求項8の制御回路装置。
  11. 【請求項11】 CD−ROMドライブは、SCSIバ
    スインターフェースを有するものであることを特徴とす
    る請求項1の制御回路装置。
  12. 【請求項12】 CD−ROMドライブは、SCSIバ
    スインターフェースを有するものであることを特徴とす
    る請求項8の制御回路装置。
  13. 【請求項13】 ISO9660フォーマットのCD−
    ROMディスク上に記憶されたデータを読み出してデコ
    ードし、バスインターフェースを介してホストコンピュ
    ータシステムに転送できる、デジタルデータ記憶用のC
    D−ROMドライブを制御する回路装置であって、 クロスインタリブ・リードソロモン(CIRC)符号処
    理器と、リードソロモン符号復号エンジンと、リードソ
    ロモン生成符号/誤り検出および訂正(RSPC/ED
    C)処理器と、バスインターフェース制御器とを備え、 前記CIRC処理器と前記RSPC/EDC処理器とは
    共に直接結合し、且つ作業用メモリデバイスのメモリ空
    間に対し直接アクセスできるものであることを特徴とす
    るCD−ROMドライブ用の制御回路装置。
  14. 【請求項14】 前記作業用メモリデバイスは、処理デ
    ータのデコードと誤り検出および訂正を実行するための
    メモリ記憶空間として使用される単一のメモリデバイス
    であることを特徴とする請求項13の制御回路装置。
  15. 【請求項15】 前記作業用メモリデバイスは、物理的
    に前記制御回路装置の外部に配置され、処理データのデ
    コードと誤り検出および訂正を実行するためのメモリ記
    憶空間として使用されるメモリデバイスであることを特
    徴とする請求項13の制御回路装置。
  16. 【請求項16】 前記作業用メモリデバイスは、DRA
    Mであることを特徴とする請求項15の制御回路装置。
  17. 【請求項17】 前記制御回路装置は、単一の集積回路
    デバイス内に組立られていることを特徴とする請求項1
    3の制御回路装置。
  18. 【請求項18】 前記制御回路装置は、単一の集積回路
    デバイス内に組立られていることを特徴とする請求項1
    6の制御回路装置。
  19. 【請求項19】 CD−ROMドライブは、IDEバス
    インターフェースを有するものであることを特徴とする
    請求項13の制御回路装置。
  20. 【請求項20】 CD−ROMドライブは、SCSIバ
    スインターフェースを有するものであることを特徴とす
    る請求項13の制御回路装置。
JP27780797A 1997-06-28 1997-10-09 Cd−romドライブの制御回路 Expired - Fee Related JP3316512B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW86109100 1997-06-28
TW086109100A TW334533B (en) 1997-06-28 1997-06-28 The control circuit apparatus for CD-ROM optical disk driver
GB9720208A GB2329508B (en) 1997-06-28 1997-09-23 Controller circuit apparatus for cd-rom drives

Publications (2)

Publication Number Publication Date
JPH1125615A true JPH1125615A (ja) 1999-01-29
JP3316512B2 JP3316512B2 (ja) 2002-08-19

Family

ID=26312299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27780797A Expired - Fee Related JP3316512B2 (ja) 1997-06-28 1997-10-09 Cd−romドライブの制御回路

Country Status (4)

Country Link
JP (1) JP3316512B2 (ja)
DE (1) DE19747888B4 (ja)
FR (1) FR2765360B1 (ja)
GB (1) GB2329508B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003516598A (ja) * 1999-09-10 2003-05-13 松下電器産業株式会社 誤り訂正装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614732B2 (ja) * 2004-10-22 2011-01-19 パナソニック株式会社 デコード装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0156440B1 (en) * 1984-03-24 1990-01-24 Koninklijke Philips Electronics N.V. An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device
US4866717A (en) * 1986-07-29 1989-09-12 Matsushita Electric Industrial Co., Ltd. Code error detecting and correcting apparatus
JP3259323B2 (ja) * 1992-04-13 2002-02-25 ソニー株式会社 デ・インターリーブ回路
JPH05303539A (ja) * 1992-04-24 1993-11-16 Nec Corp ディスク制御装置
JP3242148B2 (ja) * 1992-05-29 2001-12-25 パイオニア株式会社 エラー訂正方法
JPH087498A (ja) * 1994-06-17 1996-01-12 Hitachi Ltd 記録情報再生装置
US5627843A (en) * 1995-02-23 1997-05-06 Seagate Technology, Inc. Correcting up to two disc drive read errors and detecting the occurrence of more than two read errors
JP3951317B2 (ja) * 1995-09-28 2007-08-01 ソニー株式会社 データ記録/再生のための装置および方法
JPH09312060A (ja) * 1996-05-21 1997-12-02 Matsushita Electric Ind Co Ltd データ再生装置
KR100195015B1 (ko) * 1996-06-21 1999-06-15 윤종용 메모리 제어장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003516598A (ja) * 1999-09-10 2003-05-13 松下電器産業株式会社 誤り訂正装置

Also Published As

Publication number Publication date
GB9720208D0 (en) 1997-11-26
GB2329508B (en) 2000-01-12
GB2329508A (en) 1999-03-24
DE19747888A1 (de) 1999-01-07
FR2765360B1 (fr) 1999-10-22
JP3316512B2 (ja) 2002-08-19
FR2765360A1 (fr) 1998-12-31
DE19747888B4 (de) 2007-10-11

Similar Documents

Publication Publication Date Title
US6061760A (en) Controller circuit apparatus for CD-ROM drives
US6357030B1 (en) ECC block format for storage device
US8166369B2 (en) Method for error processing in optical disk memories
US6363511B1 (en) Device and method for decoding data streams from storage media
US5732088A (en) Data recording/reproducing apparatus, method thereof, and data record medium
US6877126B2 (en) Method and apparatus for data reproduction
US6907559B2 (en) Method and apparatus for data reproduction
KR100375723B1 (ko) 멀티트랙 디스크 플레이어 및 그 재생방법
KR100265769B1 (ko) 광 디스크 시스템에서의 에러 정정 장치 및 그 에러 정정 방법
JP5115914B2 (ja) デジタルデータの符号化装置とdvdへの記録装置及びその方法
JPH08315515A (ja) データ記録/再生装置および方法、並びにデータ記録媒体
JPH08129835A (ja) ディスク装置
US6578136B2 (en) Magnetic disc control apparatus with parallel data transfer between disc control unit and encoder circuit
US7007222B2 (en) Apparatus for accessing data stored on an optical disc
JPH0950677A (ja) データ記録/再生装置および方法、並びにデータ記録媒体
JP3316512B2 (ja) Cd−romドライブの制御回路
US6697921B1 (en) Signal processor providing an increased memory access rate
JP3272308B2 (ja) 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム
NL1007427C2 (nl) Stuurschakelingsinrichting voor CD-ROM-aandrijfmechanismen.
JP3774423B2 (ja) メモリ
JP4071789B2 (ja) メモリアドレス発生装置及び方法
JP4004102B2 (ja) 符号誤り訂正検出装置
JP3154414B2 (ja) 追記型光ディスクの信号処理用半導体集積回路
US20020032892A1 (en) Method and system for recording and transmitting digital data and improved error correcting code table
JP2000057712A (ja) データ再生装置およびこれを具備した電子機器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110614

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120614

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120614

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130614

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees