JPH1125615A - Ｃｄ−ｒｏｍドライブの制御回路 - Google Patents
Ｃｄ−ｒｏｍドライブの制御回路Info
- Publication number
- JPH1125615A JPH1125615A JP9277807A JP27780797A JPH1125615A JP H1125615 A JPH1125615 A JP H1125615A JP 9277807 A JP9277807 A JP 9277807A JP 27780797 A JP27780797 A JP 27780797A JP H1125615 A JPH1125615 A JP H1125615A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- circuit device
- data
- rom drive
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、アクセス頻度を低減したＤＲＡＭ
作業用メモリによってシステム全体の性能を改善し、シ
ステム全体を１チップＩＣとして実現することでコスト
削減できるＣＤ−ＲＯＭドライブ用の主制御回路を提供
する。 【解決手段】 デジタルデータの記憶部として使用され
るＣＤ−ＲＯＭドライブの制御回路であり、ＣＤ−ＲＯ
Ｍディスク４０１上に記憶されたデータを読み出し、そ
してデコードしたデータをインターフェースバス４５０
を介してホストコンピュータシステムに転送できる制御
回路である。ＩＳＯ９６６０規格に準拠して、バスイン
ターフェース制御器４３３に結合したＣＩＲＣ処理器５
００とＲＳＰＣ／ＥＤＣ処理器６００とを備え、それぞ
れは相互に結合した作業用メモリデバイス４４０に対し
直接アクセスすることができる。このように結合した回
路構成は、作業用メモリデバイス内のアクセス頻度を低
減し、内部高速ＳＲＡＭの使用を不要にする。制御回路
全体４００は１つのＩＣデバイスに組立て得るので、コ
ストが低減され、性能が改善される。
作業用メモリによってシステム全体の性能を改善し、シ
ステム全体を１チップＩＣとして実現することでコスト
削減できるＣＤ−ＲＯＭドライブ用の主制御回路を提供
する。 【解決手段】 デジタルデータの記憶部として使用され
るＣＤ−ＲＯＭドライブの制御回路であり、ＣＤ−ＲＯ
Ｍディスク４０１上に記憶されたデータを読み出し、そ
してデコードしたデータをインターフェースバス４５０
を介してホストコンピュータシステムに転送できる制御
回路である。ＩＳＯ９６６０規格に準拠して、バスイン
ターフェース制御器４３３に結合したＣＩＲＣ処理器５
００とＲＳＰＣ／ＥＤＣ処理器６００とを備え、それぞ
れは相互に結合した作業用メモリデバイス４４０に対し
直接アクセスすることができる。このように結合した回
路構成は、作業用メモリデバイス内のアクセス頻度を低
減し、内部高速ＳＲＡＭの使用を不要にする。制御回路
全体４００は１つのＩＣデバイスに組立て得るので、コ
ストが低減され、性能が改善される。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にはＣＤ−
ＲＯＭドライブ用の制御回路に関し、特には信号のデコ
ード動作を実行する作業用メモリ空間を提供するために
ＤＲＡＭを使用したＣＤ−ＲＯＭドライブの主制御回路
に関する。更に特定すれば、本発明は、アクセス頻度を
低減したＤＲＡＭ作業用メモリによってシステム全体の
性能を改善し、システム全体を１チップＩＣとして実現
することでコスト削減できるＣＤ−ＲＯＭドライブ用の
主制御回路に関する。
ＲＯＭドライブ用の制御回路に関し、特には信号のデコ
ード動作を実行する作業用メモリ空間を提供するために
ＤＲＡＭを使用したＣＤ−ＲＯＭドライブの主制御回路
に関する。更に特定すれば、本発明は、アクセス頻度を
低減したＤＲＡＭ作業用メモリによってシステム全体の
性能を改善し、システム全体を１チップＩＣとして実現
することでコスト削減できるＣＤ−ＲＯＭドライブ用の
主制御回路に関する。
【０００２】
【従来の技術】レーザディスクドライブは、コンピュー
タシステム、特にマイクロプロセッサをベースとしたパ
ーソナルコンピュータ、ホームコンピュータ、およびオ
フィスコンピュータで広く使用されるデジタル記憶デバ
イスの範疇に入る。本明細書の説明では、レーザをベー
スとしたこれらのデジタル記憶デバイスは、一般的に光
学ディスクドライブ、あるいはこの分野で常識的なよう
に単にドライブと呼ばれる。
タシステム、特にマイクロプロセッサをベースとしたパ
ーソナルコンピュータ、ホームコンピュータ、およびオ
フィスコンピュータで広く使用されるデジタル記憶デバ
イスの範疇に入る。本明細書の説明では、レーザをベー
スとしたこれらのデジタル記憶デバイスは、一般的に光
学ディスクドライブ、あるいはこの分野で常識的なよう
に単にドライブと呼ばれる。
【０００３】フィリップ社／ソニー社のＣＤ（コンパク
トディスク）プレーヤは、レーザ技術をベースとした光
学ディスクドライブに分類される。ＣＤそれ自体は、音
楽用の記憶媒体としての初期の意図された用法から、種
々のフォーマットでの情報のデジタル記憶用に変形され
ている。非常に多くのデジタル情報が、直径１２ｃｍの
ディスクの表面に記録され得る。異なる応用が、これら
のＣＤの変形の異なるフォーマットに基づいて開発され
ている。例えば、初期の音楽ＣＤに加えて、ＣＤ−ＲＯ
Ｍドライブとして知られるＣＤドライブが、パーソナル
コンピュータ産業で広く使用されるようになってきてい
る。ＣＤ−ＲＯＭドライブのモジュール化されたデザイ
ンは、ＩＢＭ互換機のような典型的なパーソナルコンピ
ュータシステムの拡張ベイに装着され、大量のデータ記
憶を低コストで提供することに役立つ。
トディスク）プレーヤは、レーザ技術をベースとした光
学ディスクドライブに分類される。ＣＤそれ自体は、音
楽用の記憶媒体としての初期の意図された用法から、種
々のフォーマットでの情報のデジタル記憶用に変形され
ている。非常に多くのデジタル情報が、直径１２ｃｍの
ディスクの表面に記録され得る。異なる応用が、これら
のＣＤの変形の異なるフォーマットに基づいて開発され
ている。例えば、初期の音楽ＣＤに加えて、ＣＤ−ＲＯ
Ｍドライブとして知られるＣＤドライブが、パーソナル
コンピュータ産業で広く使用されるようになってきてい
る。ＣＤ−ＲＯＭドライブのモジュール化されたデザイ
ンは、ＩＢＭ互換機のような典型的なパーソナルコンピ
ュータシステムの拡張ベイに装着され、大量のデータ記
憶を低コストで提供することに役立つ。
【０００４】パーソナルコンピュータ産業で広く使用さ
れるＣＤ−ＲＯＭディスク媒体は、６５０ＭＢ以上の情
報を保持できる国際標準規格（ＩＳＯ）−９６６０に準
拠する媒体である。ＣＤ−ＲＯＭディスクに内包された
情報の検索に加えて、現在のＣＤ−ＲＯＭドライブは、
マルチメディアＶＣＤと同様に、音楽ＣＤを再生するこ
とができる。ＣＤ−ＲＯＭドライブは、実質的にパーソ
ナルコンピュータ用の標準サブシステムになってきてい
る。
れるＣＤ−ＲＯＭディスク媒体は、６５０ＭＢ以上の情
報を保持できる国際標準規格（ＩＳＯ）−９６６０に準
拠する媒体である。ＣＤ−ＲＯＭディスクに内包された
情報の検索に加えて、現在のＣＤ−ＲＯＭドライブは、
マルチメディアＶＣＤと同様に、音楽ＣＤを再生するこ
とができる。ＣＤ−ＲＯＭドライブは、実質的にパーソ
ナルコンピュータ用の標準サブシステムになってきてい
る。
【０００５】パーソナルコンピュータシステムに広くＣ
Ｄ−ＲＯＭドライブが受け入れられるようになってか
ら、ＣＤ−ＲＯＭ製造ビジネス界には厳しい競争が生じ
ている。このビジネス競争の直接の結果は、性能の急速
な増加と価格の急速な低下として現れている。ファイル
および／または高解像度の画像／映像情報を格納する目
的のために、最近開発されたＤＶＤ（デジタル・ビデオ
・ディスク）のように、マイクロプロセッサ技術の進歩
は、より大量で高速の情報記憶および検索に対する増大
する要望を実現している。例えば、音楽ＣＤプレーヤが
その標準スピンドル速度である１００から約３００ｒｐ
ｍ以上で動作している間に、ＣＤ−ＲＯＭドライブは、
２Ｘ（スピンドル速度の２倍）、４Ｘ、６Ｘ、８Ｘ、更
には１０Ｘ以上で動作するように開発されてきている。
データ検索の目的のために、この増加したスピンドル速
度は実質的にドライブのデータ転送レートを改善してい
る。
Ｄ−ＲＯＭドライブが受け入れられるようになってか
ら、ＣＤ−ＲＯＭ製造ビジネス界には厳しい競争が生じ
ている。このビジネス競争の直接の結果は、性能の急速
な増加と価格の急速な低下として現れている。ファイル
および／または高解像度の画像／映像情報を格納する目
的のために、最近開発されたＤＶＤ（デジタル・ビデオ
・ディスク）のように、マイクロプロセッサ技術の進歩
は、より大量で高速の情報記憶および検索に対する増大
する要望を実現している。例えば、音楽ＣＤプレーヤが
その標準スピンドル速度である１００から約３００ｒｐ
ｍ以上で動作している間に、ＣＤ−ＲＯＭドライブは、
２Ｘ（スピンドル速度の２倍）、４Ｘ、６Ｘ、８Ｘ、更
には１０Ｘ以上で動作するように開発されてきている。
データ検索の目的のために、この増加したスピンドル速
度は実質的にドライブのデータ転送レートを改善してい
る。
【０００６】従来のＣＤ−ＲＯＭドライブに使用されて
いるデジタル電子制御回路は、２つのチップに分離され
たＩＣチップセットを備えている。２つの内の１つは、
読出し制御ＩＣであり、他方は信号デコードＩＣであ
る。読出し制御ＩＣは、デインタリブ（ｄｅ−ｉｎｔｅ
ｒｌｅａｖｉｎｇ）動作用のデータ処理空間として使用
される約２Ｋバイトのメモリ空間の内部ＳＲＡＭを含ん
でいる。これに対し、信号デコーダは、動作中のメモリ
キャッシュを実行するために外部ＤＲＡＭを制御する。
いるデジタル電子制御回路は、２つのチップに分離され
たＩＣチップセットを備えている。２つの内の１つは、
読出し制御ＩＣであり、他方は信号デコードＩＣであ
る。読出し制御ＩＣは、デインタリブ（ｄｅ−ｉｎｔｅ
ｒｌｅａｖｉｎｇ）動作用のデータ処理空間として使用
される約２Ｋバイトのメモリ空間の内部ＳＲＡＭを含ん
でいる。これに対し、信号デコーダは、動作中のメモリ
キャッシュを実行するために外部ＤＲＡＭを制御する。
【０００７】２つのＩＣチップが物理的に分離されてい
るために、読出し制御ＩＣ内の内部ＲＡＭは必要不可欠
のものとなる。仮に２つを１チップのＩＣに組み込むこ
とができ、且つＤＲＡＭメモリデバイスを読出し制御Ｉ
Ｃの内部ＳＲＡＭの代わりに使用できれば、ＤＲＡＭに
対するアクセス頻度は当然実際的でないレベルまで増加
される。これは、元来ＤＲＡＭが動作速度でＳＲＡＭよ
り遅く、その様な１チップデザインを形成する際の支障
になっているからである。
るために、読出し制御ＩＣ内の内部ＲＡＭは必要不可欠
のものとなる。仮に２つを１チップのＩＣに組み込むこ
とができ、且つＤＲＡＭメモリデバイスを読出し制御Ｉ
Ｃの内部ＳＲＡＭの代わりに使用できれば、ＤＲＡＭに
対するアクセス頻度は当然実際的でないレベルまで増加
される。これは、元来ＤＲＡＭが動作速度でＳＲＡＭよ
り遅く、その様な１チップデザインを形成する際の支障
になっているからである。
【０００８】本発明を説明するために、従来のＣＤ−Ｒ
ＯＭの電気制御回路の構成が以下で大まかに検証され
る。図１は従来のＣＤ−ＲＯＭドライブのデジタル制御
電子回路の回路構成を示すブロック図である。このブロ
ック図に示されるように、この回路は、読出しアクセス
制御器１２０と、信号デコーダ１３０と、ＲＦ（高周
波）増幅器１１０と、ＤＲＡＭ１４０とを備える。これ
らの回路要素は組織化され、ワイヤネットワークで接続
される。レーザピックアップヘッド１０３とディスクス
ピンドルモータ１０２が図示され、このドライブに含ま
れている。これらは、読出しアクセス制御器１２０によ
って制御されるドライブ機構の光学的および電気的な機
構部品である。
ＯＭの電気制御回路の構成が以下で大まかに検証され
る。図１は従来のＣＤ−ＲＯＭドライブのデジタル制御
電子回路の回路構成を示すブロック図である。このブロ
ック図に示されるように、この回路は、読出しアクセス
制御器１２０と、信号デコーダ１３０と、ＲＦ（高周
波）増幅器１１０と、ＤＲＡＭ１４０とを備える。これ
らの回路要素は組織化され、ワイヤネットワークで接続
される。レーザピックアップヘッド１０３とディスクス
ピンドルモータ１０２が図示され、このドライブに含ま
れている。これらは、読出しアクセス制御器１２０によ
って制御されるドライブ機構の光学的および電気的な機
構部品である。
【０００９】従来の技術では、図１の回路要素は、それ
ぞれが分離したＩＣチップとして実現され得る。例え
ば、１つの制御電気回路に組み立てる前に、ＤＲＡＭ１
４０は独立したメモリＩＣチップであり得る。同様に、
ＲＦ増幅器１１０は独立したＲＦ用ＩＣであり、また読
出しアクセス制御器１２０と信号デコーダ１３０は互い
に物理的に独立している。
ぞれが分離したＩＣチップとして実現され得る。例え
ば、１つの制御電気回路に組み立てる前に、ＤＲＡＭ１
４０は独立したメモリＩＣチップであり得る。同様に、
ＲＦ増幅器１１０は独立したＲＦ用ＩＣであり、また読
出しアクセス制御器１２０と信号デコーダ１３０は互い
に物理的に独立している。
【００１０】図１の回路構成の場合、ＣＤ−ＲＯＭにア
クセスするパーソナルコンピュータシステムのようなホ
ストコンピュータシステムに接続された従来のＣＤ−Ｒ
ＯＭドライブの動作は以下のようになる。スピンドルモ
ータ１０２はＣＤ−ＲＯＭディスク１０１を回転させ、
またレーザピックアップヘッド１０３はディスク１０１
の表面に微小ピットの形態で形成された記録データを検
索する。ヘッド１０３でピックアップされたデータはそ
れから接続線４を介してＲＦ増幅器１１０に中継され
る。増幅の後に、データの部分は、接続線５を介して読
出しアクセス制御器１２０内のＤＳＰ（デジタル信号処
理器）１２１に送られる。ＤＳＰ１２１は受信データを
処理し、その入手したデータに基いて接続線７を介して
ディスクスピンドルモータ１０２を制御し、その回転速
度を適切な値に維持する。一方、ＤＳＰ１２１は接続線
６を介してレーザピックアップヘッド１０３を制御し、
ビームの十分なフォーカシングとヘッドの適切なトラッ
キングを達成するために、ドライブ機構全体を精密に調
整する。
クセスするパーソナルコンピュータシステムのようなホ
ストコンピュータシステムに接続された従来のＣＤ−Ｒ
ＯＭドライブの動作は以下のようになる。スピンドルモ
ータ１０２はＣＤ−ＲＯＭディスク１０１を回転させ、
またレーザピックアップヘッド１０３はディスク１０１
の表面に微小ピットの形態で形成された記録データを検
索する。ヘッド１０３でピックアップされたデータはそ
れから接続線４を介してＲＦ増幅器１１０に中継され
る。増幅の後に、データの部分は、接続線５を介して読
出しアクセス制御器１２０内のＤＳＰ（デジタル信号処
理器）１２１に送られる。ＤＳＰ１２１は受信データを
処理し、その入手したデータに基いて接続線７を介して
ディスクスピンドルモータ１０２を制御し、その回転速
度を適切な値に維持する。一方、ＤＳＰ１２１は接続線
６を介してレーザピックアップヘッド１０３を制御し、
ビームの十分なフォーカシングとヘッドの適切なトラッ
キングを達成するために、ドライブ機構全体を精密に調
整する。
【００１１】サーボ制御のために接続線５を介してＤＳ
Ｐ１２１に送られることに加えて、ＲＦ信号は更に、Ｅ
ＦＭ（８対１４変調符号化）符号のデコードを実行する
ために、読出しアクセス制御器１２０の復調器１２２に
送られる。ＥＦＭ復調器１２２では、デジタル信号がＲ
Ｆ信号から抽出され、そしてＩＥＣ（国際電気技術委員
会）９０８基準の規定に従って復調される。ＥＦＭ復調
の結果得られるものは、バイト単位に配列されたデータ
信号であり、これはリードソロモン符号をデコードする
ために、ＣＩＲＣ（クロスインタリブ・リードソロモ
ン）デコーダ１２３に送られる。
Ｐ１２１に送られることに加えて、ＲＦ信号は更に、Ｅ
ＦＭ（８対１４変調符号化）符号のデコードを実行する
ために、読出しアクセス制御器１２０の復調器１２２に
送られる。ＥＦＭ復調器１２２では、デジタル信号がＲ
Ｆ信号から抽出され、そしてＩＥＣ（国際電気技術委員
会）９０８基準の規定に従って復調される。ＥＦＭ復調
の結果得られるものは、バイト単位に配列されたデータ
信号であり、これはリードソロモン符号をデコードする
ために、ＣＩＲＣ（クロスインタリブ・リードソロモ
ン）デコーダ１２３に送られる。
【００１２】ＣＩＲＣデコーダ１２３はまた、デインタ
リブ動作と同様にＩＥＣ９０８基準に従って誤り検出お
よび訂正（ＥＤＣ）を実行する。入力データを受信した
ときにデインタリブを実行するため、およびデータバッ
ファとして作用するため、ＣＩＲＣデコーダ１２３は、
動作過程の全期間にわたり作業に十分なメモリ空間を組
み込んだ回路構成を有している必要がある。このメモリ
空間は、図面に示されているように、通常２Ｋバイトの
ＳＲＡＭ１２４である。
リブ動作と同様にＩＥＣ９０８基準に従って誤り検出お
よび訂正（ＥＤＣ）を実行する。入力データを受信した
ときにデインタリブを実行するため、およびデータバッ
ファとして作用するため、ＣＩＲＣデコーダ１２３は、
動作過程の全期間にわたり作業に十分なメモリ空間を組
み込んだ回路構成を有している必要がある。このメモリ
空間は、図面に示されているように、通常２Ｋバイトの
ＳＲＡＭ１２４である。
【００１３】誤り検出およびデインタリブ処理の後に、
データはシリアル出力ユニット１２５においてシリアル
に変換され、それから次の処理回路、即ち信号デコーダ
１３０に接続線２６を介して伝達される。
データはシリアル出力ユニット１２５においてシリアル
に変換され、それから次の処理回路、即ち信号デコーダ
１３０に接続線２６を介して伝達される。
【００１４】信号デコーダ１３０は、内部のＲＳＰＣ
（リードソロモン・プロダクトライク符号）デコーダ１
３２を使用して、ＩＳＯ／ＩＥＣ１０１４９基準の規定
に従った誤り検出および訂正を行う。これは、接続線２
６を介して信号デコーダ１３０が受信したシリアルデー
タに対し、ＲＳＰＣデコーダ１３２が動作を実行するこ
とによって行われる。それから、信号デコーダ１３０の
ＥＤＣ発生ユニット１３４は、データブロックに関して
データ誤り検出を実行する。もし何らかの誤りが検出さ
れると、訂正処理が起動され、訂正される。ＥＤＣ発生
ユニット１３４による処理の後に、データはＣＤ−ＲＯ
ＭドライブのＩＤＥまたはＳＣＳＩインターフェースに
中継され、それからインターフェースユニット１３３の
制御下にあるバス１５０に伝達される。かくして、デー
タはバス１５０上においてホストコンピュータシステム
によって受信可能になる。
（リードソロモン・プロダクトライク符号）デコーダ１
３２を使用して、ＩＳＯ／ＩＥＣ１０１４９基準の規定
に従った誤り検出および訂正を行う。これは、接続線２
６を介して信号デコーダ１３０が受信したシリアルデー
タに対し、ＲＳＰＣデコーダ１３２が動作を実行するこ
とによって行われる。それから、信号デコーダ１３０の
ＥＤＣ発生ユニット１３４は、データブロックに関して
データ誤り検出を実行する。もし何らかの誤りが検出さ
れると、訂正処理が起動され、訂正される。ＥＤＣ発生
ユニット１３４による処理の後に、データはＣＤ−ＲＯ
ＭドライブのＩＤＥまたはＳＣＳＩインターフェースに
中継され、それからインターフェースユニット１３３の
制御下にあるバス１５０に伝達される。かくして、デー
タはバス１５０上においてホストコンピュータシステム
によって受信可能になる。
【００１５】このような従来のＣＤ−ＲＯＭドライブに
おいて、読出しアクセス制御器１２０と信号処理器１３
０との間の違いの１つは、信号処理器１３０がその動作
のためにキャッシュメモリを使用する必要がある点であ
る。ＣＤ−ＲＯＭドライブのデータアクセス速度がより
高速化されると、データデコード用の演算動作における
データキャッシュ体系は必要不可欠のものになる。とこ
ろが、キャッシュメモリにおけるキャッシュヒット率
は、キャッシュメモリの大きさに直接関係する。換言す
れば、あまりにも小さいキャッシュ領域では、意味のあ
るヒット率を達成することは不可能である。２Ｋバイト
のＳＲＡＭメモリ空間が信号処理器１３０用の有用なキ
ャッシュ空間を提供するには実質的に小さ過ぎるという
理由から、結果的にＤＲＡＭ１４０のような外部メモリ
の追加が必要になる。この場合、ＥＤＣ発生ユニット１
３４、ＲＳＰＣユニット１３２およびインターフェース
制御ユニット１３３を含む全てのユニットは、それらの
対応する小容量の内部ＳＲＡＭの代わりに、外部ＤＲＡ
Ｍ１４０を作業空間として利用する。読出しアクセス制
御器１２０はそれ自体の小容量のＳＲＡＭ１２４を備え
ている。
おいて、読出しアクセス制御器１２０と信号処理器１３
０との間の違いの１つは、信号処理器１３０がその動作
のためにキャッシュメモリを使用する必要がある点であ
る。ＣＤ−ＲＯＭドライブのデータアクセス速度がより
高速化されると、データデコード用の演算動作における
データキャッシュ体系は必要不可欠のものになる。とこ
ろが、キャッシュメモリにおけるキャッシュヒット率
は、キャッシュメモリの大きさに直接関係する。換言す
れば、あまりにも小さいキャッシュ領域では、意味のあ
るヒット率を達成することは不可能である。２Ｋバイト
のＳＲＡＭメモリ空間が信号処理器１３０用の有用なキ
ャッシュ空間を提供するには実質的に小さ過ぎるという
理由から、結果的にＤＲＡＭ１４０のような外部メモリ
の追加が必要になる。この場合、ＥＤＣ発生ユニット１
３４、ＲＳＰＣユニット１３２およびインターフェース
制御ユニット１３３を含む全てのユニットは、それらの
対応する小容量の内部ＳＲＡＭの代わりに、外部ＤＲＡ
Ｍ１４０を作業空間として利用する。読出しアクセス制
御器１２０はそれ自体の小容量のＳＲＡＭ１２４を備え
ている。
【００１６】図１において、読出しアクセス制御器１２
０の内部ＳＲＡＭ１２４と信号処理器１３０の外部ＤＲ
ＡＭ１４０の双方は、ＣＤ−ＲＯＭスピンドル速度が増
加したときに、実質的に比例して増加したアクセス頻度
を体験する。それ故、ＣＤ−ＲＯＭドライブの制御電子
回路を設計するとき、ＳＲＡＭ１２４とＤＲＡＭ１４０
の双方の許容される最高アクセス速度は、ＣＤ−ＲＯＭ
ドライブのスピンドル速度が改善されるにつれて増加さ
れる。
０の内部ＳＲＡＭ１２４と信号処理器１３０の外部ＤＲ
ＡＭ１４０の双方は、ＣＤ−ＲＯＭスピンドル速度が増
加したときに、実質的に比例して増加したアクセス頻度
を体験する。それ故、ＣＤ−ＲＯＭドライブの制御電子
回路を設計するとき、ＳＲＡＭ１２４とＤＲＡＭ１４０
の双方の許容される最高アクセス速度は、ＣＤ−ＲＯＭ
ドライブのスピンドル速度が改善されるにつれて増加さ
れる。
【００１７】以下の分析は、ＣＤ−ＲＯＭドライブがデ
ィスク表面からデータを読み出している時の、読出しア
クセス制御器１２０および信号デコーダ１３０による対
応するＳＲＡＭ１２４およびＤＲＡＭ１４０へのアクセ
ス頻度をそれぞれ計算している。利便性を考慮して、計
算は、ドライブ制御電子回路がＳＲＡＭ１２４とＤＲＡ
Ｍ１４０の双方にアクセスしなければならないときの、
ＣＤ−ＲＯＭドライブによる１つのデータブロック（２
０４８バイト）へのアクセスをベースとして行われてい
る。制御電子回路によるメモリ１２４および１４０のア
クセス頻度は、統計および比較をベースにして計算され
ている。
ィスク表面からデータを読み出している時の、読出しア
クセス制御器１２０および信号デコーダ１３０による対
応するＳＲＡＭ１２４およびＤＲＡＭ１４０へのアクセ
ス頻度をそれぞれ計算している。利便性を考慮して、計
算は、ドライブ制御電子回路がＳＲＡＭ１２４とＤＲＡ
Ｍ１４０の双方にアクセスしなければならないときの、
ＣＤ−ＲＯＭドライブによる１つのデータブロック（２
０４８バイト）へのアクセスをベースとして行われてい
る。制御電子回路によるメモリ１２４および１４０のア
クセス頻度は、統計および比較をベースにして計算され
ている。
【００１８】ＩＳＯ９６６０基準のＣＤ−ＲＯＭの範囲
をベースとして、計算が行われている点が明記される。
全ての計算は、９６６０基準のＲＳ符号読出し誤りが上
昇して訂正処理が実行されなければならない時のメモリ
デバイスへの読出し／書き込みアクセスの最悪ケースを
考慮して行われた。しかしながら、認められるように、
正常な状態のＣＤ−ＲＯＭディスクへのアクセスのそれ
ぞれに含まれる誤りを検出することは決して正常なこと
ではない。にもかかわらず、当業者は同意するように、
ＣＤ−ＲＯＭドライブの制御電子回路の設計は、設計仕
様書に含まれる最悪ケースを考慮しなくてはならない。
をベースとして、計算が行われている点が明記される。
全ての計算は、９６６０基準のＲＳ符号読出し誤りが上
昇して訂正処理が実行されなければならない時のメモリ
デバイスへの読出し／書き込みアクセスの最悪ケースを
考慮して行われた。しかしながら、認められるように、
正常な状態のＣＤ−ＲＯＭディスクへのアクセスのそれ
ぞれに含まれる誤りを検出することは決して正常なこと
ではない。にもかかわらず、当業者は同意するように、
ＣＤ−ＲＯＭドライブの制御電子回路の設計は、設計仕
様書に含まれる最悪ケースを考慮しなくてはならない。
【００１９】上述した仮定に基づき、そして通常の処理
によって、読出しアクセス制御器１２０による内部ＳＲ
ＡＭ１２４へのアクセス頻度は、３，１３６アクセスと
計算される。 データ入力：９８×３２＝３，１３６．
によって、読出しアクセス制御器１２０による内部ＳＲ
ＡＭ１２４へのアクセス頻度は、３，１３６アクセスと
計算される。 データ入力：９８×３２＝３，１３６．
【００２０】かくして、各データブロック（それぞれ３
２バイトの９８データフレーム）に対して、ＥＦＭ復調
器１２２は合計３，１３６バイトのデータをＣＩＲＣデ
コーダ１２３に送出する。ＣＩＲＣデコーダ１２３はそ
れからこれらのデータをＳＲＡＭ１２４にストアし、Ｃ
１ワード（以下Ｃ１と呼ぶ）のデインタリブおよび誤り
検出をＣＩＲＣ符号化されたデータについて実行する。 Ｃ１：９８×（３２＋２×２）＝３，５２８．
２バイトの９８データフレーム）に対して、ＥＦＭ復調
器１２２は合計３，１３６バイトのデータをＣＩＲＣデ
コーダ１２３に送出する。ＣＩＲＣデコーダ１２３はそ
れからこれらのデータをＳＲＡＭ１２４にストアし、Ｃ
１ワード（以下Ｃ１と呼ぶ）のデインタリブおよび誤り
検出をＣＩＲＣ符号化されたデータについて実行する。 Ｃ１：９８×（３２＋２×２）＝３，５２８．
【００２１】Ｃ１ワードの段階で、各フレームのデータ
は次の手法で処理される。・３２バイトのＲＳ符号シン
ドロームが先ず読み出され、その中に含まれる誤りが検
出され、そして誤り値が決定される。・誤りはそれから
訂正される。通常、Ｃ１は、各誤り値が読み出され、そ
して正しい値が書き戻されることによって、２つの誤り
を訂正できる。それ故、全ての誤り訂正のプロセスは、
データに対する１回の読出しアクセスと１回の書き込み
アクセスとの合計２回のメモリアクセスを含む。最大２
つの許容された誤りが存在するために、読出し／書き込
みアクセスの最大時間の合計は２×２＝４になる（読出
しと書き込みの双方を含む）。
は次の手法で処理される。・３２バイトのＲＳ符号シン
ドロームが先ず読み出され、その中に含まれる誤りが検
出され、そして誤り値が決定される。・誤りはそれから
訂正される。通常、Ｃ１は、各誤り値が読み出され、そ
して正しい値が書き戻されることによって、２つの誤り
を訂正できる。それ故、全ての誤り訂正のプロセスは、
データに対する１回の読出しアクセスと１回の書き込み
アクセスとの合計２回のメモリアクセスを含む。最大２
つの許容された誤りが存在するために、読出し／書き込
みアクセスの最大時間の合計は２×２＝４になる（読出
しと書き込みの双方を含む）。
【００２２】上記のことから、データフレームのそれぞ
れに対する読出し／書き込みアクセスの最大数が３６
（３２＋２×２）になることは明らかである。しかる
に、合計９８フレームあるので、合計３，５２８回のＳ
ＲＡＭアクセスがＣ１段階では最大になる。それから、
Ｃ２（Ｃ２ワード段階、以下ではＣ２と呼ぶ）段階で
は、 Ｃ２：９８×（２８＋２×４）＝３，５２８． となる。
れに対する読出し／書き込みアクセスの最大数が３６
（３２＋２×２）になることは明らかである。しかる
に、合計９８フレームあるので、合計３，５２８回のＳ
ＲＡＭアクセスがＣ１段階では最大になる。それから、
Ｃ２（Ｃ２ワード段階、以下ではＣ２と呼ぶ）段階で
は、 Ｃ２：９８×（２８＋２×４）＝３，５２８． となる。
【００２３】Ｃ１段階の（３２，２８）ＲＳ符号と対比
すると、Ｃ２段階のＲＳ符号は２８バイトの入力データ
を伴う（２８，２４）ＲＳ符号となる。Ｃ１は削除ビッ
トをＣ２へ中継するので、Ｃ２は最大で４つの誤りを識
別できる。Ｃ１の場合と同様に、１つの誤り訂正を完了
するために、各誤りは、１回の読出し動作と１回の書き
込み動作を必要とする。
すると、Ｃ２段階のＲＳ符号は２８バイトの入力データ
を伴う（２８，２４）ＲＳ符号となる。Ｃ１は削除ビッ
トをＣ２へ中継するので、Ｃ２は最大で４つの誤りを識
別できる。Ｃ１の場合と同様に、１つの誤り訂正を完了
するために、各誤りは、１回の読出し動作と１回の書き
込み動作を必要とする。
【００２４】かくして、Ｃ２に対し、各データフレーム
は最大３６（２８＋２×４）回のアクセスをＳＲＡＭ内
で行う必要が生ずる。そして、合計９８のデータフレー
ムに対しては、ＳＲＡＭ内で最大３，５２８（９８×
（２８＋２×４））回の読出し／書き込みアクセスが予
測される。
は最大３６（２８＋２×４）回のアクセスをＳＲＡＭ内
で行う必要が生ずる。そして、合計９８のデータフレー
ムに対しては、ＳＲＡＭ内で最大３，５２８（９８×
（２８＋２×４））回の読出し／書き込みアクセスが予
測される。
【００２５】誤り訂正処理のＣ１およびＣ２段階の後
に、各データフレームの３２バイト中の２４バイトだけ
がデコーダに中継されることが要求される。この結果、
９８データフレーム中の２，３５２アクセスが最大値に
なると予測される。 データ出力：９８×２４＝２，３５２．
に、各データフレームの３２バイト中の２４バイトだけ
がデコーダに中継されることが要求される。この結果、
９８データフレーム中の２，３５２アクセスが最大値に
なると予測される。 データ出力：９８×２４＝２，３５２．
【００２６】要約すると、ＣＤ−ＲＯＭドライブがディ
スクのデータ表面上のデータブロックにアクセスすると
き、読出しアクセス制御器１２０によって達成されるＳ
ＲＡＭ１２４へのアクセスは、最大で１２，５４４回に
なると予測される。 ９８×３２＋９８×（３２＋２×２）＋９８×（８＋２
×４）＋９８×２４＝１２，５４４．
スクのデータ表面上のデータブロックにアクセスすると
き、読出しアクセス制御器１２０によって達成されるＳ
ＲＡＭ１２４へのアクセスは、最大で１２，５４４回に
なると予測される。 ９８×３２＋９８×（３２＋２×２）＋９８×（８＋２
×４）＋９８×２４＝１２，５４４．
【００２７】読出しアクセス制御器１２０に対すると同
様の条件において、信号制御器１３０について、その外
部ＤＲＡＭ１４０へのアクセスは以下のように分析され
る。 データ入力：２，３４０．
様の条件において、信号制御器１３０について、その外
部ＤＲＡＭ１４０へのアクセスは以下のように分析され
る。 データ入力：２，３４０．
【００２８】ＩＳＯ／ＩＥＣ１０１４９基準に準拠し
て、同期パターンとヘッダ以外のものとして、読出しア
クセス制御器１２０によって送られる２，３５２バイト
中の合計２，３４０バイトがＤＲＡＭ１４０へ入力する
ことが要求される。
て、同期パターンとヘッダ以外のものとして、読出しア
クセス制御器１２０によって送られる２，３５２バイト
中の合計２，３４０バイトがＤＲＡＭ１４０へ入力する
ことが要求される。
【００２９】Ｐサブコード：２×（４３×２６＋２×１
×４３）＝２，４０８． Ｐサブコードは、ＭＳＢ（最上位ビット）とＬＳＢ（最
下位ビット）をベースとした４３グループ（２６，２
４）を含む２つのＲＳ符号のセットに組織化することで
得ることができる。各（２６，２４）ＲＳ符号に対し
て、もし１つの誤りが訂正されていたとしたら、信号デ
コーダ１３０の外部のＤＲＡＭに対して２×１回の読出
し／書き込みアクセスが必要になる。かくして、合計で
は２，４０８回の読出し／書き込みアクセスが存在す
る。 ２×４３×（２６＋２×１）＝２，４０８．
×４３）＝２，４０８． Ｐサブコードは、ＭＳＢ（最上位ビット）とＬＳＢ（最
下位ビット）をベースとした４３グループ（２６，２
４）を含む２つのＲＳ符号のセットに組織化することで
得ることができる。各（２６，２４）ＲＳ符号に対し
て、もし１つの誤りが訂正されていたとしたら、信号デ
コーダ１３０の外部のＤＲＡＭに対して２×１回の読出
し／書き込みアクセスが必要になる。かくして、合計で
は２，４０８回の読出し／書き込みアクセスが存在す
る。 ２×４３×（２６＋２×１）＝２，４０８．
【００３０】上記式中の最初の数字の２は、ＭＳＢおよ
びＬＳＢ、２つのデータのセットが存在することを示し
ている。一方、４３は合計で４３の（２６，２４）ＲＳ
符号が存在することを示している。２６は各ＲＳ符号に
２６データ存在することを示し、そして２×１は誤り訂
正の実行に読出しと書き込みの両方が必要であることを
示している。
びＬＳＢ、２つのデータのセットが存在することを示し
ている。一方、４３は合計で４３の（２６，２４）ＲＳ
符号が存在することを示している。２６は各ＲＳ符号に
２６データ存在することを示し、そして２×１は誤り訂
正の実行に読出しと書き込みの両方が必要であることを
示している。
【００３１】Ｑサブコード：２×２６×（４５＋２×
１）＝２，４４４． Ｑサブコードは、ＭＳＢとＬＳＢをベースとした２６グ
ループの（４５，４３）ＲＳ符号をそれぞれ含む２つの
セットに分割される。同様にして、１つの訂正された誤
りを持つ各（４５，４３）ＲＳ符号に対して、読出しお
よび書き込みの２つのアクセスがＤＲＡＭ内で実行され
る。それ故、Ｐサブコードの場合と同様にして、ＤＲＡ
Ｍ中での合計のアクセス数は２，４４４になる。 ２×２６×（４５＋２×１）＝２，４４４， そして ＥＤＣ：２，０６８．
１）＝２，４４４． Ｑサブコードは、ＭＳＢとＬＳＢをベースとした２６グ
ループの（４５，４３）ＲＳ符号をそれぞれ含む２つの
セットに分割される。同様にして、１つの訂正された誤
りを持つ各（４５，４３）ＲＳ符号に対して、読出しお
よび書き込みの２つのアクセスがＤＲＡＭ内で実行され
る。それ故、Ｐサブコードの場合と同様にして、ＤＲＡ
Ｍ中での合計のアクセス数は２，４４４になる。 ２×２６×（４５＋２×１）＝２，４４４， そして ＥＤＣ：２，０６８．
【００３２】ＩＳＯ／ＩＥＣ１０１４９基準に準拠し
て、ＥＤＣは２，０６８バイトで構成され、それ故ＤＲ
ＡＭに対して合計２，０６８回のアクセスが必要にな
る。
て、ＥＤＣは２，０６８バイトで構成され、それ故ＤＲ
ＡＭに対して合計２，０６８回のアクセスが必要にな
る。
【００３３】データ出力：２，０４８． 最終的にバスに到達したとき、インターフェース制御器
はＤＲＡＭから２，０４８バイトのデータを検索し、そ
してそれらを出力に置く。
はＤＲＡＭから２，０４８バイトのデータを検索し、そ
してそれらを出力に置く。
【００３４】要約すれば、ＣＤ−ＲＯＭドライブがディ
スクの記憶表面上の１データブロックをアクセスしてい
るときに、信号デコーダ１３０は最大で１１，３０８回
のアクセスを外部ＤＲＡＭ内で行うことになる。 ２，３４０＋２×４３×（２６＋２）＋２×２６×（４
５＋２）＋２，０６８＋２，０４８＝１１，３０８．
スクの記憶表面上の１データブロックをアクセスしてい
るときに、信号デコーダ１３０は最大で１１，３０８回
のアクセスを外部ＤＲＡＭ内で行うことになる。 ２，３４０＋２×４３×（２６＋２）＋２×２６×（４
５＋２）＋２，０６８＋２，０４８＝１１，３０８．
【００３５】上述した分析計算に基づくと、読出しアク
セス制御器１２０と信号デコーダ１３０が一体化され、
且つ１チップのＩＣに組み込まれたと仮定し、更に内部
ＳＲＡＭ１２４Ｎに対する全てのデータアクセスが代わ
りに外部ＤＲＡＭ１４０に向かうと仮定すると、（換言
すれば、内部ＳＲＡＭ１２４が読出しアクセス制御器１
２０から取り外されたとしたら）、ＣＤ−ＲＯＭドライ
ブが１つのデータブロックを読み出しているときの、メ
モリアクセスの合計回数は、単にＳＲＡＭ１２４とＤＲ
ＡＭ１４０の両者におけるアクセスの和になる。仮にＳ
ＲＡＭ１２４が除去されたら、ＤＲＡＭ１４０へのアク
セスは合計で２３，５８２回になる。 １２，５４４＋１１，３０８＝２３，８５２． ＤＲＡＭ１４０にとって、これは実際的に２倍化された
アクセス頻度の増加になる。
セス制御器１２０と信号デコーダ１３０が一体化され、
且つ１チップのＩＣに組み込まれたと仮定し、更に内部
ＳＲＡＭ１２４Ｎに対する全てのデータアクセスが代わ
りに外部ＤＲＡＭ１４０に向かうと仮定すると、（換言
すれば、内部ＳＲＡＭ１２４が読出しアクセス制御器１
２０から取り外されたとしたら）、ＣＤ−ＲＯＭドライ
ブが１つのデータブロックを読み出しているときの、メ
モリアクセスの合計回数は、単にＳＲＡＭ１２４とＤＲ
ＡＭ１４０の両者におけるアクセスの和になる。仮にＳ
ＲＡＭ１２４が除去されたら、ＤＲＡＭ１４０へのアク
セスは合計で２３，５８２回になる。 １２，５４４＋１１，３０８＝２３，８５２． ＤＲＡＭ１４０にとって、これは実際的に２倍化された
アクセス頻度の増加になる。
【００３６】それ故、従来のＣＤ−ＲＯＭドライブ制御
電子回路の読出しアクセス制御器１２０と信号デコーダ
１３０が単一のＩＣチップに集積化され、且つ読出しア
クセス制御器１２０内部のＳＲＡＭ１２４に向かうアク
セスが信号デコーダ１３０の外部のＤＲＡＭ１４０に向
かうと仮定したら、深刻な問題が生起する。この問題
は、ＤＲＡＭが本来的にＳＲＡＭより遥かに遅いという
事実に起因する。従来のＣＤ−ＲＯＭドライブにおい
て、読出しアクセス制御器１２０内のＳＲＡＭ１２４が
単純に取り除かれ、そしてそのアクセスがＤＲＡＭ１４
０に向かうと仮定すると、ＤＲＡＭ内のメモリアクセス
のバンド幅は、標準単一速度ドライブの１０倍以上のＣ
Ｄ−ＲＯＭドライブの要求に決して適合することはな
い。換言すれば、もし内部ＳＲＡＭが除去されたとした
ら、高速のＤＲＡＭが使用されなければならない。さも
なければ、ＤＲＡＭにおいてデータ転送上の障害が生ず
る。しかしながら、高速ＤＲＡＭが高価であることは良
く知られている。
電子回路の読出しアクセス制御器１２０と信号デコーダ
１３０が単一のＩＣチップに集積化され、且つ読出しア
クセス制御器１２０内部のＳＲＡＭ１２４に向かうアク
セスが信号デコーダ１３０の外部のＤＲＡＭ１４０に向
かうと仮定したら、深刻な問題が生起する。この問題
は、ＤＲＡＭが本来的にＳＲＡＭより遥かに遅いという
事実に起因する。従来のＣＤ−ＲＯＭドライブにおい
て、読出しアクセス制御器１２０内のＳＲＡＭ１２４が
単純に取り除かれ、そしてそのアクセスがＤＲＡＭ１４
０に向かうと仮定すると、ＤＲＡＭ内のメモリアクセス
のバンド幅は、標準単一速度ドライブの１０倍以上のＣ
Ｄ−ＲＯＭドライブの要求に決して適合することはな
い。換言すれば、もし内部ＳＲＡＭが除去されたとした
ら、高速のＤＲＡＭが使用されなければならない。さも
なければ、ＤＲＡＭにおいてデータ転送上の障害が生ず
る。しかしながら、高速ＤＲＡＭが高価であることは良
く知られている。
【００３７】
【発明が解決しようとする課題】それ故、本発明の１つ
の目的は、従来のＣＤ−ＲＯＭドライブの読出しアクセ
ス制御器と信号制御器に結合して１つのＩＣデバイスに
組み立てられることにより、組立コストを低減した制御
回路装置を提供することにある。
の目的は、従来のＣＤ−ＲＯＭドライブの読出しアクセ
ス制御器と信号制御器に結合して１つのＩＣデバイスに
組み立てられることにより、組立コストを低減した制御
回路装置を提供することにある。
【００３８】本発明の他の目的は、データ処理動作の適
切な設計に基づく改善された全ての性能特性のために、
外部接続されるＤＲＡＭ内の減少されたアクセス頻度を
要求する制御回路装置を提供することにある。
切な設計に基づく改善された全ての性能特性のために、
外部接続されるＤＲＡＭ内の減少されたアクセス頻度を
要求する制御回路装置を提供することにある。
【００３９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ＣＤ−ＲＯＭディスク上に記憶されたデ
ータを読み出してデコードし、バスインターフェースを
介してホストコンピュータシステムに転送できる、デジ
タルデータ記憶用のＣＤ−ＲＯＭドライブを制御する回
路装置を提供する。この装置は、前記ＣＤ−ＲＯＭディ
スクの表面に記憶されたデータを読み出すために、ＣＤ
−ＲＯＭディスクのスピンドルモータとレーザピックア
ップヘッドを制御し、またＲＦ増幅器によって伝達され
た読み出しデータを表す信号を受信するデジタル信号処
理器（ＤＳＰ）を有する。ＥＦＭ符号復調器はＥＦＭ符
号を得るためのＥＦＭ復調を実行するために、ＲＦ増幅
器のデータ出力を受信する。ＣＩＲＣ符号処理器はＣＩ
ＲＣ符号の復号を実行するために、前記ＥＦＭ復調器の
出力を受信する。リードソロモン符号復号エンジンがＲ
Ｓデコードを行うために使用される。ＲＳＰＣ／ＥＤＣ
処理器は、誤り検出および訂正を実行するために、前記
ＣＩＲＣ処理器と前記リードソロモン符号復号エンジン
の出力を受信する。前記リードソロモン符号復号エンジ
ンは、前記リードソロモン符号のデコードを実行するた
めに、前記ＣＩＲＣ処理器と前記ＲＳＰＣ／ＥＤＣ処理
器の出力を受信する。バスインターフェース制御器は、
前記ＣＤ−ＲＯＭドライブの制御回路装置で最終的にデ
コードされたデジタルデータを、前記ホストコンピュー
タシステムに伝達するために、前記バスインターフェー
スに中継する。ＣＩＲＣ処理器とＲＳＰＣ／ＥＤＣ処理
器とは、バスインターフェース制御器と共に、作業用メ
モリデバイスのメモリ空間に対し、分離し且つ独立して
直接アクセスできるように、前記ＣＤ−ＲＯＭドライブ
の前記作業用メモリデバイスに直接結合されている。
に、本発明は、ＣＤ−ＲＯＭディスク上に記憶されたデ
ータを読み出してデコードし、バスインターフェースを
介してホストコンピュータシステムに転送できる、デジ
タルデータ記憶用のＣＤ−ＲＯＭドライブを制御する回
路装置を提供する。この装置は、前記ＣＤ−ＲＯＭディ
スクの表面に記憶されたデータを読み出すために、ＣＤ
−ＲＯＭディスクのスピンドルモータとレーザピックア
ップヘッドを制御し、またＲＦ増幅器によって伝達され
た読み出しデータを表す信号を受信するデジタル信号処
理器（ＤＳＰ）を有する。ＥＦＭ符号復調器はＥＦＭ符
号を得るためのＥＦＭ復調を実行するために、ＲＦ増幅
器のデータ出力を受信する。ＣＩＲＣ符号処理器はＣＩ
ＲＣ符号の復号を実行するために、前記ＥＦＭ復調器の
出力を受信する。リードソロモン符号復号エンジンがＲ
Ｓデコードを行うために使用される。ＲＳＰＣ／ＥＤＣ
処理器は、誤り検出および訂正を実行するために、前記
ＣＩＲＣ処理器と前記リードソロモン符号復号エンジン
の出力を受信する。前記リードソロモン符号復号エンジ
ンは、前記リードソロモン符号のデコードを実行するた
めに、前記ＣＩＲＣ処理器と前記ＲＳＰＣ／ＥＤＣ処理
器の出力を受信する。バスインターフェース制御器は、
前記ＣＤ−ＲＯＭドライブの制御回路装置で最終的にデ
コードされたデジタルデータを、前記ホストコンピュー
タシステムに伝達するために、前記バスインターフェー
スに中継する。ＣＩＲＣ処理器とＲＳＰＣ／ＥＤＣ処理
器とは、バスインターフェース制御器と共に、作業用メ
モリデバイスのメモリ空間に対し、分離し且つ独立して
直接アクセスできるように、前記ＣＤ−ＲＯＭドライブ
の前記作業用メモリデバイスに直接結合されている。
【００４０】本発明の他の目的、形態および利点は、以
下に示す好ましいが限定はされない実施形態の詳細な説
明によって明らかにされる。この説明は添付した図面を
参照して行われる。
下に示す好ましいが限定はされない実施形態の詳細な説
明によって明らかにされる。この説明は添付した図面を
参照して行われる。
【００４１】
【発明の実施の形態】図４に示すように、図１の従来の
ＣＤ−ＲＯＭドライブにおいては分離された２つのＩＣ
チップに実現されていた読出しアクセス制御器１２０と
信号デコーダ１３０とが、単一のＩＣデバイスに集積化
され得る。ＣＤ−ＲＯＭドライブ用の回路４００として
包括的に示される集積化された制御電子回路では、ＤＳ
Ｐ４２１、ＥＦＭ復調器４２２、インターフェース制御
ユニット４３３、およびＤＲＡＭアドレス発生器４３１
は、図１の従来のＣＤ−ＲＯＭドライブの電子回路にお
けるそれぞれの対応する部分と実質的に同じか同様の機
能を有するものと仮定される。
ＣＤ−ＲＯＭドライブにおいては分離された２つのＩＣ
チップに実現されていた読出しアクセス制御器１２０と
信号デコーダ１３０とが、単一のＩＣデバイスに集積化
され得る。ＣＤ−ＲＯＭドライブ用の回路４００として
包括的に示される集積化された制御電子回路では、ＤＳ
Ｐ４２１、ＥＦＭ復調器４２２、インターフェース制御
ユニット４３３、およびＤＲＡＭアドレス発生器４３１
は、図１の従来のＣＤ−ＲＯＭドライブの電子回路にお
けるそれぞれの対応する部分と実質的に同じか同様の機
能を有するものと仮定される。
【００４２】図面に示されるように、ＣＩＲＣ処理器５
００は、基本的に従来の内部ＳＲＡＭ１２４が取り除か
れているという事実によって、従来のＣＤ−ＲＯＭドラ
イブの制御電子回路におけるＣＩＲＣデコーダ１２３と
は異なる。ここで述べる実施例では、ＣＩＲＣ処理器５
００は、信号デコーダ（図１）の他の機能ユニットが動
作用にアクセスするものと同じメモリ、即ちＤＲＡＭ４
４０を共有する。この場合、従来の読出しアクセス制御
器１２０内のデコーダユニット１２３は取り除かれる。
００は、基本的に従来の内部ＳＲＡＭ１２４が取り除か
れているという事実によって、従来のＣＤ−ＲＯＭドラ
イブの制御電子回路におけるＣＩＲＣデコーダ１２３と
は異なる。ここで述べる実施例では、ＣＩＲＣ処理器５
００は、信号デコーダ（図１）の他の機能ユニットが動
作用にアクセスするものと同じメモリ、即ちＤＲＡＭ４
４０を共有する。この場合、従来の読出しアクセス制御
器１２０内のデコーダユニット１２３は取り除かれる。
【００４３】図１に示された従来のＣＤ−ＲＯＭドライ
ブの場合と同様に、図４の実施例は際だった特性を有す
る。本発明で説明される実施例では、ＣＤ−ＲＯＭドラ
イブは、分離されたＣＩＲＣデコーダユニット１２３お
よびＲＳＰＣデコーダ１３２をそれぞれ読出しアクセス
制御器１２０および信号制御器１３０内に初めから有し
ており、それらは同じＲＳデコードエンジン４３２を共
有している。ＣＩＲＣおよびＲＳＰＣ符号は基本的にＲ
Ｓ符号であるから、同じＲＳデコードエンジンの共用は
制御電子回路を簡略化させることができる。
ブの場合と同様に、図４の実施例は際だった特性を有す
る。本発明で説明される実施例では、ＣＤ−ＲＯＭドラ
イブは、分離されたＣＩＲＣデコーダユニット１２３お
よびＲＳＰＣデコーダ１３２をそれぞれ読出しアクセス
制御器１２０および信号制御器１３０内に初めから有し
ており、それらは同じＲＳデコードエンジン４３２を共
有している。ＣＩＲＣおよびＲＳＰＣ符号は基本的にＲ
Ｓ符号であるから、同じＲＳデコードエンジンの共用は
制御電子回路を簡略化させることができる。
【００４４】前述したように、従来のＣＤ−ＲＯＭドラ
イブにおける読出しアクセス制御器１２０と信号デコー
ダ１３０とが、適切な設計調整や改善をすることなし
に、単純に集積化されて単一のＩＣチップに実現される
と仮定したら、図４の回路構成で使用される外部ＤＲＡ
Ｍ４４０は、前述したデータ流の障害を回避するため
に、非常に高速のアクセス速度を有するものでなくては
ならない。特に、現代の１０倍（１０Ｘ）またはそれ以
上の速度のＣＤ−ＲＯＭドライブに対して、使用される
ＤＲＡＭ４４０は、要求に応ずるために１００％以上速
いアクセス速度で動作しなくてはならない。
イブにおける読出しアクセス制御器１２０と信号デコー
ダ１３０とが、適切な設計調整や改善をすることなし
に、単純に集積化されて単一のＩＣチップに実現される
と仮定したら、図４の回路構成で使用される外部ＤＲＡ
Ｍ４４０は、前述したデータ流の障害を回避するため
に、非常に高速のアクセス速度を有するものでなくては
ならない。特に、現代の１０倍（１０Ｘ）またはそれ以
上の速度のＣＤ−ＲＯＭドライブに対して、使用される
ＤＲＡＭ４４０は、要求に応ずるために１００％以上速
いアクセス速度で動作しなくてはならない。
【００４５】これとは対称的に、本発明の好ましい実施
例では、図４の回路は、外部ＤＲＡＭへのアクセス頻度
を低減させるために、ＣＩＲＣ処理器５００とＲＳＰＣ
／ＥＤＣ処理器６００の双方に新規な構成を使用してい
る。ＤＲＡＭメモリデバイスに対するアクセス頻度の低
減量は、高速スピンドル型ＣＤ−ＲＯＭドライブにとっ
て合理的なレベルとなりうるものである。本発明の新規
な構成によって、通常のアクセス速度のＤＲＡＭがこの
目的のために使用できる。以下の項は、どのようにして
この点が達成されるかを示している。
例では、図４の回路は、外部ＤＲＡＭへのアクセス頻度
を低減させるために、ＣＩＲＣ処理器５００とＲＳＰＣ
／ＥＤＣ処理器６００の双方に新規な構成を使用してい
る。ＤＲＡＭメモリデバイスに対するアクセス頻度の低
減量は、高速スピンドル型ＣＤ−ＲＯＭドライブにとっ
て合理的なレベルとなりうるものである。本発明の新規
な構成によって、通常のアクセス速度のＤＲＡＭがこの
目的のために使用できる。以下の項は、どのようにして
この点が達成されるかを示している。
【００４６】図５は本発明の好ましい実施例によって構
成されたＣＤ−ＲＯＭドライブの主制御電子回路におけ
るＣＩＲＣ処理器５００の回路構成を示している。図示
したように、データは１ビットずつＥＦＭ復調器４２２
によってＣＩＲＣ処理器５００に送られる。受信された
データは先ず、３２×９×３ビットの構成を有するＣ１
バッファ５０１にストアされる。このバッファ５０１
は、Ｃ１のデインタリブ処理で使用するために提供され
ている。シリアル入力データがＣ１バッファ５０１に累
積され、完全なＣ１データフレームを形成すると、Ｃ１
データフレーム内の３２バイトのデータがそれからシン
ドローム発生器５０４に中継される。
成されたＣＤ−ＲＯＭドライブの主制御電子回路におけ
るＣＩＲＣ処理器５００の回路構成を示している。図示
したように、データは１ビットずつＥＦＭ復調器４２２
によってＣＩＲＣ処理器５００に送られる。受信された
データは先ず、３２×９×３ビットの構成を有するＣ１
バッファ５０１にストアされる。このバッファ５０１
は、Ｃ１のデインタリブ処理で使用するために提供され
ている。シリアル入力データがＣ１バッファ５０１に累
積され、完全なＣ１データフレームを形成すると、Ｃ１
データフレーム内の３２バイトのデータがそれからシン
ドローム発生器５０４に中継される。
【００４７】シンドローム発生器５０４は、それから入
力データを基に、４つのシンドローム値Ｓ１，Ｓ２，Ｓ
３，Ｓ４を発生する。これら４つのシンドローム値を受
信し、且つこの特定データフレームの削除ビットの位置
を確認した後に、ＲＳデコードエンジン４３２は誤りの
位置とそこに含まれる誤り値を見いだすことが可能にな
る。これらの情報は、それからＣＩＲＣ処理器５００の
誤り訂正器５０３に中継される。ＲＳデコードエンジン
４３２によって中継されたデータに基づいて、誤り訂正
器５０３はＣ１バッファ５０１内の誤ったデータを訂正
し、その訂正されたデータを、その後のＣ２デインタリ
ブおよびＲＳデコードのために、ＤＲＡＭ４４０にスト
アする。
力データを基に、４つのシンドローム値Ｓ１，Ｓ２，Ｓ
３，Ｓ４を発生する。これら４つのシンドローム値を受
信し、且つこの特定データフレームの削除ビットの位置
を確認した後に、ＲＳデコードエンジン４３２は誤りの
位置とそこに含まれる誤り値を見いだすことが可能にな
る。これらの情報は、それからＣＩＲＣ処理器５００の
誤り訂正器５０３に中継される。ＲＳデコードエンジン
４３２によって中継されたデータに基づいて、誤り訂正
器５０３はＣ１バッファ５０１内の誤ったデータを訂正
し、その訂正されたデータを、その後のＣ２デインタリ
ブおよびＲＳデコードのために、ＤＲＡＭ４４０にスト
アする。
【００４８】Ｃ２インタリブの深さは、非常に大きな量
のデータを表す１０８層におよぶので、バッファは処理
用に適切ではない。結果として、Ｃ１の識別後Ｃ２の前
の時点では、データは依然としてＤＲＡＭ４４０内に保
持されている必要がある。一方、Ｃ２の識別後で出力す
る前の時点では、２つのインタリブ層があるだけである
ため、出力バッファ５０２は依然として一時的にデータ
を保持するために使用されている。このことが、ＤＲＡ
Ｍへの読出し／書き込みアクセスを回避する。
のデータを表す１０８層におよぶので、バッファは処理
用に適切ではない。結果として、Ｃ１の識別後Ｃ２の前
の時点では、データは依然としてＤＲＡＭ４４０内に保
持されている必要がある。一方、Ｃ２の識別後で出力す
る前の時点では、２つのインタリブ層があるだけである
ため、出力バッファ５０２は依然として一時的にデータ
を保持するために使用されている。このことが、ＤＲＡ
Ｍへの読出し／書き込みアクセスを回避する。
【００４９】データがＲＳデコードのＣ２段階で処理さ
れているとき、ＲＳＰＣ／ＥＤＣ処理器６００にデータ
を送る段階までの処理は、以下のようになる。先ず、Ｃ
２データが外部ＤＲＡＭ４４０から検索される。一方、
各データは一時格納場所として出力バッファ５０２にス
トアされる。同時に、削除位置の記録と同様に、データ
はまた、シンドローム値を発生するために、シンドロー
ム発生器５０４に転送され、これによりＲＳデコードエ
ンジン４３２は（２８，２４）ＲＳ符号のデコード動作
が許容される。誤りが生じた位置および誤りの値は誤り
訂正器５０３に送り戻される。かくして、ＲＳＰＣ／Ｅ
ＤＣ処理器６００に送られた各データはＤＲＡＭから検
索される必要がなくなる。むしろ、未訂正のデータは、
誤り訂正器５０３で訂正するためにデータ出力バッファ
５０２から直接読み出され、そして訂正されたデータ
は、更なる処理のためにＲＰＳＣ／ＥＤＣ処理器６００
に送られる。
れているとき、ＲＳＰＣ／ＥＤＣ処理器６００にデータ
を送る段階までの処理は、以下のようになる。先ず、Ｃ
２データが外部ＤＲＡＭ４４０から検索される。一方、
各データは一時格納場所として出力バッファ５０２にス
トアされる。同時に、削除位置の記録と同様に、データ
はまた、シンドローム値を発生するために、シンドロー
ム発生器５０４に転送され、これによりＲＳデコードエ
ンジン４３２は（２８，２４）ＲＳ符号のデコード動作
が許容される。誤りが生じた位置および誤りの値は誤り
訂正器５０３に送り戻される。かくして、ＲＳＰＣ／Ｅ
ＤＣ処理器６００に送られた各データはＤＲＡＭから検
索される必要がなくなる。むしろ、未訂正のデータは、
誤り訂正器５０３で訂正するためにデータ出力バッファ
５０２から直接読み出され、そして訂正されたデータ
は、更なる処理のためにＲＰＳＣ／ＥＤＣ処理器６００
に送られる。
【００５０】Ｃ１バッファ５０１とデータ出力バッファ
５０２の格納空間の大きさは、図２に示したＩＥＣ９０
８基準に概説されているＣＩＲＣ規定に基づいて決定さ
れる。図２はＣＩＲＣデコードのアルゴリズムにおける
処理の流れの概略を図式的に示している。観察され得る
ように、ＣＩＲＣデコードのアルゴリズムの処理では、
データ入力とＣ１デコードとの間に１つのインタリブの
層があり、それ故２つのデータフレームが必要とされ
る。換言すれば、Ｃ１デコーダに供給される１つの完全
なデータのセットは、他の全てのデータフレームがある
場合のみ得ることができる。入力データのバッファ用に
ＥＦＭ復調器４２２に１フレームのデータを追加した場
合は、合計で３フレームのデータ、即ち３２×９×３＝
８６４バイト（または、削除ビットが排除される場合は
３２×８×３＝７６８バイト）になる。
５０２の格納空間の大きさは、図２に示したＩＥＣ９０
８基準に概説されているＣＩＲＣ規定に基づいて決定さ
れる。図２はＣＩＲＣデコードのアルゴリズムにおける
処理の流れの概略を図式的に示している。観察され得る
ように、ＣＩＲＣデコードのアルゴリズムの処理では、
データ入力とＣ１デコードとの間に１つのインタリブの
層があり、それ故２つのデータフレームが必要とされ
る。換言すれば、Ｃ１デコーダに供給される１つの完全
なデータのセットは、他の全てのデータフレームがある
場合のみ得ることができる。入力データのバッファ用に
ＥＦＭ復調器４２２に１フレームのデータを追加した場
合は、合計で３フレームのデータ、即ち３２×９×３＝
８６４バイト（または、削除ビットが排除される場合は
３２×８×３＝７６８バイト）になる。
【００５１】Ｃ１バッファの場合と同様に、図２に概要
を示すＩＥＣ９０８基準に準拠したＣ２デコーダとデー
タ出力との間には２つのインタリブ層がある。換言すれ
ば、ＲＳＰＣ／ＥＤＣ処理器６００での処理用に１つの
完全なデータフレームが得られる前に、そらぞれ他の２
つのデータフレームがあるということである。しかしな
がら、Ｃ２デコーダのデータは制御可能であるから、Ｃ
１バッファの場合に、バッファ用に余分なデータフレー
ムを追加する必要性は殆どない。一方、出力される２４
バイトのデータはデータ出力バッファにストアする必要
があり（Ｃ２デコーダへの入力データは２８バイトであ
る）、それ故データ出力バッファの大きさは２４×９×
３＝６４８バイトに決定される。
を示すＩＥＣ９０８基準に準拠したＣ２デコーダとデー
タ出力との間には２つのインタリブ層がある。換言すれ
ば、ＲＳＰＣ／ＥＤＣ処理器６００での処理用に１つの
完全なデータフレームが得られる前に、そらぞれ他の２
つのデータフレームがあるということである。しかしな
がら、Ｃ２デコーダのデータは制御可能であるから、Ｃ
１バッファの場合に、バッファ用に余分なデータフレー
ムを追加する必要性は殆どない。一方、出力される２４
バイトのデータはデータ出力バッファにストアする必要
があり（Ｃ２デコーダへの入力データは２８バイトであ
る）、それ故データ出力バッファの大きさは２４×９×
３＝６４８バイトに決定される。
【００５２】この結果として、ＣＩＲＣ処理器５００に
よって外部ＤＲＡＭ４４０をアクセスする合計数は（９
８データフレームを計算の基礎として）、下式によって
決定される。 １．Ｃ１を解読し、識別された結果をＤＲＡＭに書き込
む： ９８フレーム×２８バイト／フレーム＝２，７４４バイ
ト． ２．ＤＲＡＭからデータを検索し、Ｃ２デコードを実行
する： ９８フレーム×２８バイト／フレーム＝２，７４４バイ
ト． かくして、アクセス数の合計は５，４８８になる。 ２，７４４＋２，７４４＝５，４８８．
よって外部ＤＲＡＭ４４０をアクセスする合計数は（９
８データフレームを計算の基礎として）、下式によって
決定される。 １．Ｃ１を解読し、識別された結果をＤＲＡＭに書き込
む： ９８フレーム×２８バイト／フレーム＝２，７４４バイ
ト． ２．ＤＲＡＭからデータを検索し、Ｃ２デコードを実行
する： ９８フレーム×２８バイト／フレーム＝２，７４４バイ
ト． かくして、アクセス数の合計は５，４８８になる。 ２，７４４＋２，７４４＝５，４８８．
【００５３】図６は本発明の好ましい実施例によって構
成されたＣＤ−ＲＯＭドライブの主制御電子回路におけ
るＲＳＰＣ／ＥＤＣ処理器の回路構成を示している。図
示したように、ＣＩＲＣ処理器５００によって送られた
各データは、図６のＲＳＰＣ／ＥＤＣ処理器６００内に
おいて、２つの他の電子的な機能ユニット、即ちＰおよ
びＱシンドローム発生器６０１とＥＤＣ発生器６０５と
に、外部のＤＲＡＭ４４０と同時に送られる。
成されたＣＤ−ＲＯＭドライブの主制御電子回路におけ
るＲＳＰＣ／ＥＤＣ処理器の回路構成を示している。図
示したように、ＣＩＲＣ処理器５００によって送られた
各データは、図６のＲＳＰＣ／ＥＤＣ処理器６００内に
おいて、２つの他の電子的な機能ユニット、即ちＰおよ
びＱシンドローム発生器６０１とＥＤＣ発生器６０５と
に、外部のＤＲＡＭ４４０と同時に送られる。
【００５４】ＰおよびＱシンドローム発生器６０１にお
いて発生されたＰおよびＱシンドローム値は、それぞれ
Ｐシンドロームバッファ６０２およびＱシンドロームバ
ッファ６０３にストアされる。ストアされたシンドロー
ム値は、これら２つのバッファに保持されているデータ
の更新に使用される。Ｐシンドロームバッファ６０３は
４３×２×２×２×８バイトのバッファであるのに対
し、Ｑシンドロームバッファ６０２は２６×２×２×２
×８バイトのバッファである。一方、ＥＤＣ発生器６０
５では、対応する誤り検出符号がＩＳＯ／ＩＥＣ１０１
４９基準に準拠して発生され得る。これら２つの機能ユ
ニットの関係からすると、外部ＤＲＡＭ４４０の機能
は、データ訂正動作の実行を許容するデータ記憶空間を
提供している。その他に、典型的なＣＤ−ＲＯＭドライ
ブの制御電子回路における前記ＤＲＡＭ記憶空間は、デ
ータ処理能力特性全体を改善するためのキャッシュ空間
をも提供するように使用され得る。
いて発生されたＰおよびＱシンドローム値は、それぞれ
Ｐシンドロームバッファ６０２およびＱシンドロームバ
ッファ６０３にストアされる。ストアされたシンドロー
ム値は、これら２つのバッファに保持されているデータ
の更新に使用される。Ｐシンドロームバッファ６０３は
４３×２×２×２×８バイトのバッファであるのに対
し、Ｑシンドロームバッファ６０２は２６×２×２×２
×８バイトのバッファである。一方、ＥＤＣ発生器６０
５では、対応する誤り検出符号がＩＳＯ／ＩＥＣ１０１
４９基準に準拠して発生され得る。これら２つの機能ユ
ニットの関係からすると、外部ＤＲＡＭ４４０の機能
は、データ訂正動作の実行を許容するデータ記憶空間を
提供している。その他に、典型的なＣＤ−ＲＯＭドライ
ブの制御電子回路における前記ＤＲＡＭ記憶空間は、デ
ータ処理能力特性全体を改善するためのキャッシュ空間
をも提供するように使用され得る。
【００５５】次に、Ｑシンドロームバッファ６０２は、
２６×２に組織化されたＱシンドロームデータをＲＳデ
コードエンジン４３２に中継し、ＲＳデコードが行われ
るようにする。デコードされた結果はＰシンドローム修
正のためにＰシンドローム修正器６０４に中継される。
デコードされた結果はまた、ＥＤＣが修正されるよう
に、ＥＤＣ修正器６０６に送られる。デコードされた結
果は更に、ＤＲＡＭ４４０にストアされたデータが修正
される誤り訂正器６０７にも送られる。
２６×２に組織化されたＱシンドロームデータをＲＳデ
コードエンジン４３２に中継し、ＲＳデコードが行われ
るようにする。デコードされた結果はＰシンドローム修
正のためにＰシンドローム修正器６０４に中継される。
デコードされた結果はまた、ＥＤＣが修正されるよう
に、ＥＤＣ修正器６０６に送られる。デコードされた結
果は更に、ＤＲＡＭ４４０にストアされたデータが修正
される誤り訂正器６０７にも送られる。
【００５６】Ｑシンドローム値が解読され、そしてＰシ
ンドロームバッファ６０３がそれで内容を更新したら、
Ｐシンドロームバッファ６０３は、４３×２に組織化さ
れたＰシンドロームを、ＲＳ符号をデコードするための
ＲＳデコードエンジン４３２に転送する。このデコード
の結果は更に、ＤＲＡＭ４４０内にストアされたデータ
を修正する誤り訂正器６０７に送られる。
ンドロームバッファ６０３がそれで内容を更新したら、
Ｐシンドロームバッファ６０３は、４３×２に組織化さ
れたＰシンドロームを、ＲＳ符号をデコードするための
ＲＳデコードエンジン４３２に転送する。このデコード
の結果は更に、ＤＲＡＭ４４０内にストアされたデータ
を修正する誤り訂正器６０７に送られる。
【００５７】Ｑシンドロームバッファ６０２とＰシンド
ロームバッファ６０３の記憶空間の大きさは、第１には
ＱおよびＰシンドローム値の２つのブロックの記憶に必
要とされるデータ記憶空間に基づいて決定される。換言
すれば、１つのデータブロックがデコードされている時
に、バッファ空間は、他の１つのデータブロック全体を
入力して保持するに十分なものである。これは、パイプ
ライン処理におけるデータの継続する流れを維持する手
段となる。図３はＣＩＲＣ符号化時のＰおよびＱサブコ
ードを図式的に示している。図３によると、Ｑシンドロ
ーム値は、ＭＳＢとＬＳＢの両方に対し２６セットの
（４５，４３）ＲＳ符号を有している。一方、ＲＳシン
ドローム値は２つのシンドローム値を含むので、Ｑシン
ドロームバッファ６０２用の記憶空間は、１，６６４バ
イトのメモリサイズになる。 ２６×２×２×２×８＝１，６６４．
ロームバッファ６０３の記憶空間の大きさは、第１には
ＱおよびＰシンドローム値の２つのブロックの記憶に必
要とされるデータ記憶空間に基づいて決定される。換言
すれば、１つのデータブロックがデコードされている時
に、バッファ空間は、他の１つのデータブロック全体を
入力して保持するに十分なものである。これは、パイプ
ライン処理におけるデータの継続する流れを維持する手
段となる。図３はＣＩＲＣ符号化時のＰおよびＱサブコ
ードを図式的に示している。図３によると、Ｑシンドロ
ーム値は、ＭＳＢとＬＳＢの両方に対し２６セットの
（４５，４３）ＲＳ符号を有している。一方、ＲＳシン
ドローム値は２つのシンドローム値を含むので、Ｑシン
ドロームバッファ６０２用の記憶空間は、１，６６４バ
イトのメモリサイズになる。 ２６×２×２×２×８＝１，６６４．
【００５８】しかるに、１つのデータブロックにおい
て、ＰシンドロームはＭＳＢとＬＳＢの両方に対し４３
セットの（２６，２４）ＲＳ符号を有し、またＱシンド
ロームの場合は各ＲＳ符号は２つのシンドローム値を有
するので、Ｐシンドロームバッファ６０３用の記憶空間
は、２，７５２バイトのメモリサイズになる。 ４３×２×２×２×８＝２，７５２．
て、ＰシンドロームはＭＳＢとＬＳＢの両方に対し４３
セットの（２６，２４）ＲＳ符号を有し、またＱシンド
ロームの場合は各ＲＳ符号は２つのシンドローム値を有
するので、Ｐシンドロームバッファ６０３用の記憶空間
は、２，７５２バイトのメモリサイズになる。 ４３×２×２×２×８＝２，７５２．
【００５９】仮に、ＰおよびＱシンドロームがＣＩＲＣ
処理器５００によって送られるデータから直接抽出され
たり、あるいはＰシンドロームがＱシンドロームから得
られる誤り位置と誤り値から直接更新されるとしたら、
その時は各入力データ中のＰおよびＱ位置間の関係は第
１の位置において得ることができる。
処理器５００によって送られるデータから直接抽出され
たり、あるいはＰシンドロームがＱシンドロームから得
られる誤り位置と誤り値から直接更新されるとしたら、
その時は各入力データ中のＰおよびＱ位置間の関係は第
１の位置において得ることができる。
【００６０】図３を参照すると、ｎは整数であり、図面
のｎ番目のデータを表している。（ＮP ，ＭP ）はＰの
ＲＳのＮP 番目のセットのＭP 番目のデータを表してい
る。同様に、（ＮQ ，ＭQ ）はＱのＲＳのＮQ 番目のセ
ットのＭQ 番目のデータを表している。かくして、ｎ、
（ＮP ，ＭP ）、（ＮQ ，ＭQ ）相互間の関係は、もし
ｎ≦１，１１７ならば、
のｎ番目のデータを表している。（ＮP ，ＭP ）はＰの
ＲＳのＮP 番目のセットのＭP 番目のデータを表してい
る。同様に、（ＮQ ，ＭQ ）はＱのＲＳのＮQ 番目のセ
ットのＭQ 番目のデータを表している。かくして、ｎ、
（ＮP ，ＭP ）、（ＮQ ，ＭQ ）相互間の関係は、もし
ｎ≦１，１１７ならば、
【００６１】
【数１】
【００６２】
【数２】
【００６３】もしｎ＞１，１１７ならば
【００６４】
【数３】
【００６５】かくして、式（１）および（２）に基づい
て、対応する（ＮP ，ＭP ）と（ＮQ ，ＭQ ）がｎ≦
１，１１７の場合に付いて決定される。更に、式（３）
に基づいて（ＮQ ，ＭQ ）がｎ＞１，１１７の場合に付
いて決定される。ＰのＲＳ符号に対して、シンドローム
は
て、対応する（ＮP ，ＭP ）と（ＮQ ，ＭQ ）がｎ≦
１，１１７の場合に付いて決定される。更に、式（３）
に基づいて（ＮQ ，ＭQ ）がｎ＞１，１１７の場合に付
いて決定される。ＰのＲＳ符号に対して、シンドローム
は
【００６６】
【数４】
【００６７】である。ここで、Ｒ(Np,i)は（ＮP，ｉ）
のデータに対応する。ＱのＲＳ符号に対して、シンドロ
ームは
のデータに対応する。ＱのＲＳ符号に対して、シンドロ
ームは
【００６８】
【数５】
【００６９】ＣＩＲＣ処理器５００によって各データが
ＲＳＰＣ／ＥＤＣ処理器６００に送られると、式（４）
および（５）に基づいて、即時にＰおよびＱシンドロー
ムは更新される。
ＲＳＰＣ／ＥＤＣ処理器６００に送られると、式（４）
および（５）に基づいて、即時にＰおよびＱシンドロー
ムは更新される。
【００７０】１セットのＱのＲＳ符号が解読されると、
検出された誤りに対応した（ＮP ，ＭP ）を得るため
に、式（２）が使用され、Ｐシンドローム修正器６０４
は、Ｐシンドロームバッファ６０３内に保持されている
対応するシンドロームを更新する。
検出された誤りに対応した（ＮP ，ＭP ）を得るため
に、式（２）が使用され、Ｐシンドローム修正器６０４
は、Ｐシンドロームバッファ６０３内に保持されている
対応するシンドロームを更新する。
【００７１】例えば、（ＮPE，ＭPE）内に誤りＥが生じ
ていれば、式（４）は次のようにしてＰシンドロームを
更新するように使用される。
ていれば、式（４）は次のようにしてＰシンドロームを
更新するように使用される。
【００７２】
【数６】
【００７３】ＥＤＣ修正器６０６の動作原理はＰシンド
ローム修正器のそれと同様である。即ち、ＰまたはＱが
１つの誤りを解読したときに、式（１）および（２）
は、ＭＳＢまたはＬＳＢのいずれか処理中のものによっ
て付加されるＮを得るために使用される。これは、ＥＤ
Ｃ内のマップに位置付けをし、これによりＥＤＣ値が訂
正できるようにするためである。
ローム修正器のそれと同様である。即ち、ＰまたはＱが
１つの誤りを解読したときに、式（１）および（２）
は、ＭＳＢまたはＬＳＢのいずれか処理中のものによっ
て付加されるＮを得るために使用される。これは、ＥＤ
Ｃ内のマップに位置付けをし、これによりＥＤＣ値が訂
正できるようにするためである。
【００７４】図４、図５および図６に示された本発明に
係る、結合され且つ単一ユニット化されたＤＲＡＭ構成
を使用するＣＤ−ＲＯＭドライブ用の主制御電子回路が
動作するとき、単一機能ユニットであるＲＳＰＣ／ＥＤ
Ｃ処理器６００について、外部ＤＲＡＭ４４０内での読
出し／書き込みアクセスは、３つのタイプに分類され
る。
係る、結合され且つ単一ユニット化されたＤＲＡＭ構成
を使用するＣＤ−ＲＯＭドライブ用の主制御電子回路が
動作するとき、単一機能ユニットであるＲＳＰＣ／ＥＤ
Ｃ処理器６００について、外部ＤＲＡＭ４４０内での読
出し／書き込みアクセスは、３つのタイプに分類され
る。
【００７５】第１のタイプのメモリアクセスは、ＣＩＲ
Ｃ処理器５００のデータを外部ＤＲＡＭ４４０に書き込
むことに関係する。この種の動作は、ＣＤ−ＲＯＭドラ
イブのＩＤＥ／ＡＴＡ／ＳＣＳＩバス上に中継されてい
る２，０４８バイトのデータをＤＲＡＭ４４０に書き込
むことを要求するだけである。
Ｃ処理器５００のデータを外部ＤＲＡＭ４４０に書き込
むことに関係する。この種の動作は、ＣＤ−ＲＯＭドラ
イブのＩＤＥ／ＡＴＡ／ＳＣＳＩバス上に中継されてい
る２，０４８バイトのデータをＤＲＡＭ４４０に書き込
むことを要求するだけである。
【００７６】第２のタイプのメモリアクセスは、Ｐサブ
コードに対するＲＳ符号の誤りデータを訂正することに
関係する。各（２６，２４）ＲＳ符号はそれぞれ１つの
誤りを訂正する能力があるので、１つの誤ったデータの
訂正の実行に際し、訂正したデータの書き込みだけでな
く、読出し動作をすることが要求される場合、外部ＤＲ
ＡＭに対しては２回のアクセスが必要になる。ＣＤ−Ｒ
ＯＭドライブの基準では、Ｐサブコードに対して合計２
×４３セットのＲＳ符号が存在するので、１つのブロッ
クデータ全体の処理には、メモリ内で合計１７２回のア
クセスが存在する。 ２×４３×２＝１７２．
コードに対するＲＳ符号の誤りデータを訂正することに
関係する。各（２６，２４）ＲＳ符号はそれぞれ１つの
誤りを訂正する能力があるので、１つの誤ったデータの
訂正の実行に際し、訂正したデータの書き込みだけでな
く、読出し動作をすることが要求される場合、外部ＤＲ
ＡＭに対しては２回のアクセスが必要になる。ＣＤ−Ｒ
ＯＭドライブの基準では、Ｐサブコードに対して合計２
×４３セットのＲＳ符号が存在するので、１つのブロッ
クデータ全体の処理には、メモリ内で合計１７２回のア
クセスが存在する。 ２×４３×２＝１７２．
【００７７】第３のメモリアクセスは、Ｑサブコードに
対するＲＳ符号の誤りデータを訂正することに関係す
る。各（４５，４３）ＲＳ符号はそれぞれ１つの誤りを
訂正する能力があるので、１つの誤ったデータの訂正の
実行に際し、訂正したデータの書き込みだけでなく、読
出し動作をすることが要求される場合、外部ＤＲＡＭに
対しては２回のアクセスが必要になる。Ｑサブコードに
対して各データブロックが合計２×２６セットのＲＳ符
号を含むという事実に起因して、メモリ内のアクセスは
合計１０４回になる。 ２×２６×２＝１０４．
対するＲＳ符号の誤りデータを訂正することに関係す
る。各（４５，４３）ＲＳ符号はそれぞれ１つの誤りを
訂正する能力があるので、１つの誤ったデータの訂正の
実行に際し、訂正したデータの書き込みだけでなく、読
出し動作をすることが要求される場合、外部ＤＲＡＭに
対しては２回のアクセスが必要になる。Ｑサブコードに
対して各データブロックが合計２×２６セットのＲＳ符
号を含むという事実に起因して、メモリ内のアクセスは
合計１０４回になる。 ２×２６×２＝１０４．
【００７８】かくして、１つのデータブロック全体が考
慮される場合、上述した３つのタイプのメモリアクセス
動作の和は、ＲＳＰＣ／ＥＤＣ処理器の外部ＤＲＡＭに
導入されるアクセスの合計数となる。この和は２，３２
４アクセスに等しい。 ２，０４８＋１０４＋１７２＝２，３２４． 完全なデータブロックについて、インターフェース制御
器４３３は、ＣＤ−ＲＯＭドライブのＩＤＥ／ＡＴＡ／
ＳＣＳＩバス上にある２，０４８バイトのデータを読み
取る。
慮される場合、上述した３つのタイプのメモリアクセス
動作の和は、ＲＳＰＣ／ＥＤＣ処理器の外部ＤＲＡＭに
導入されるアクセスの合計数となる。この和は２，３２
４アクセスに等しい。 ２，０４８＋１０４＋１７２＝２，３２４． 完全なデータブロックについて、インターフェース制御
器４３３は、ＣＤ−ＲＯＭドライブのＩＤＥ／ＡＴＡ／
ＳＣＳＩバス上にある２，０４８バイトのデータを読み
取る。
【００７９】かくして、図４に図示された実施例におい
て、ＣＩＲＣ処理器５００は、その外部接続ＤＲＡＭ４
４０に対し合計５，４８８回のアクセスを実行する。一
方、このＤＲＡＭに対しＲＳＰＣ／ＥＤＣ処理器６００
によって実行されるアクセスは、合計で２，３２４回に
なる。しかるに、インターフェース制御器４３３がこの
ＤＲＡＭに対し２，０４８回のアクセスを実行する。こ
の結果、本発明の構成を使用したＣＤ−ＲＯＭドライブ
の制御電子回路用のＤＲＡＭ内では、合計９，８６０回
のアクセスが実行される。 ５，４８８＋２，３２４＋２，０４８＝９，８６０．
て、ＣＩＲＣ処理器５００は、その外部接続ＤＲＡＭ４
４０に対し合計５，４８８回のアクセスを実行する。一
方、このＤＲＡＭに対しＲＳＰＣ／ＥＤＣ処理器６００
によって実行されるアクセスは、合計で２，３２４回に
なる。しかるに、インターフェース制御器４３３がこの
ＤＲＡＭに対し２，０４８回のアクセスを実行する。こ
の結果、本発明の構成を使用したＣＤ−ＲＯＭドライブ
の制御電子回路用のＤＲＡＭ内では、合計９，８６０回
のアクセスが実行される。 ５，４８８＋２，３２４＋２，０４８＝９，８６０．
【００８０】
【発明の効果】本発明の制御電子回路の合計アクセス頻
度は、比較した場合、従来の装置で要求されるものより
遥かに小さい。このことは、システム全体の性能特性を
著しく改善する。しかるに、従来例でＣＩＲＣデコーダ
に内蔵されていたＳＲＡＭは取り除かれ、それ故に、Ｉ
Ｃデバイスの組立コストが低減される。
度は、比較した場合、従来の装置で要求されるものより
遥かに小さい。このことは、システム全体の性能特性を
著しく改善する。しかるに、従来例でＣＩＲＣデコーダ
に内蔵されていたＳＲＡＭは取り除かれ、それ故に、Ｉ
Ｃデバイスの組立コストが低減される。
【００８１】かくして、上述した各項は、添付した請求
の範囲の精神と範囲内に含まれる種々の変形と同様の構
成を包含することを意図したものであり、また請求の範
囲は、その様な修正と同様の構成を包含するように最も
広い解釈を受けるべきものである。
の範囲の精神と範囲内に含まれる種々の変形と同様の構
成を包含することを意図したものであり、また請求の範
囲は、その様な修正と同様の構成を包含するように最も
広い解釈を受けるべきものである。
【図１】 ２つの主要機能ユニットである読出しアクセ
ス制御器と信号デコーダとが分離し且つ独立した複数の
ＩＣチップとして実現された従来のＣＤ−ＲＯＭドライ
ブにおける主制御電子回路の回路構成を示すブロック図
である。
ス制御器と信号デコーダとが分離し且つ独立した複数の
ＩＣチップとして実現された従来のＣＤ−ＲＯＭドライ
ブにおける主制御電子回路の回路構成を示すブロック図
である。
【図２】 ＣＩＲＣデコードのアルゴリズムを図式的に
示す図である。
示す図である。
【図３】 ＣＩＲＣ符号化時のＰおよびＱサブコードを
図式的に示す図である。
図式的に示す図である。
【図４】 主要機能ユニットが単一のＩＣチップとして
実現された本発明の好ましい実施例によって構成された
ＣＤ−ＲＯＭドライブにおける主制御電子回路の回路構
成を示すブロック図である。
実現された本発明の好ましい実施例によって構成された
ＣＤ−ＲＯＭドライブにおける主制御電子回路の回路構
成を示すブロック図である。
【図５】 本発明の好ましい実施例によって構成された
ＣＤ−ＲＯＭドライブの主制御電子回路におけるＣＩＲ
Ｃ処理器の回路構成を示す図である。
ＣＤ−ＲＯＭドライブの主制御電子回路におけるＣＩＲ
Ｃ処理器の回路構成を示す図である。
【図６】 本発明の好ましい実施例によって構成された
ＣＤ−ＲＯＭドライブの主制御電子回路におけるＲＳＰ
Ｃ／ＥＤＣ処理器の回路構成を示す図である。
ＣＤ−ＲＯＭドライブの主制御電子回路におけるＲＳＰ
Ｃ／ＥＤＣ処理器の回路構成を示す図である。
Claims (20)
- 【請求項１】 ＣＤ−ＲＯＭディスク上に記憶されたデ
ータを読み出してデコードし、バスインターフェースを
介してホストコンピュータシステムに転送できる、デジ
タルデータ記憶用のＣＤ−ＲＯＭドライブを制御する回
路装置であって、 前記ＣＤ−ＲＯＭディスクの表面に記憶されたデータを
読み出すために、ＣＤ−ＲＯＭディスクのスピンドルモ
ータとレーザピックアップヘッドを制御し、また高周波
（ＲＦ）増幅器によって伝達された読み出しデータを表
す信号を受信するデジタル信号処理器（ＤＳＰ）と、 ８対１４変調（ＥＦＭ）符号を得るためのＥＦＭ復調を
実行するために、前記高周波増幅器のデータ出力を受信
するＥＦＭ符号復調器と、 クロスインタリブ・リードソロモン（ＣＩＲＣ）符号の
復号を実行するために、前記ＥＦＭ復調器の出力を受信
するＣＩＲＣ符号処理器と、 リードソロモン符号復号エンジンと、 誤り検出および訂正を実行するために、前記ＣＩＲＣ処
理器と前記リードソロモン符号復号エンジンの出力を受
信するリードソロモン生成符号／誤り検出および訂正
（ＲＳＰＣ／ＥＤＣ）処理器と、 前記ＣＤ−ＲＯＭドライブの制御回路装置で最終的にデ
コードされたデジタルデータを、前記ホストコンピュー
タシステムに伝達するために、前記バスインターフェー
スに中継するバスインターフェース制御器とを備え、 前記リードソロモン符号復号エンジンは、前記リードソ
ロモン符号のデコードを実行するために、前記ＣＩＲＣ
処理器と前記ＲＳＰＣ／ＥＤＣ処理器の出力を受信する
ものであるＣＤ−ＲＯＭドライブ用の制御回路装置にお
いて、 前記ＣＩＲＣ処理器と前記ＲＳＰＣ／ＥＤＣ処理器と
は、前記バスインターフェース制御器と共に、作業用メ
モリデバイスのメモリ空間に対し、分離し且つ独立して
直接アクセスできるように、前記ＣＤ−ＲＯＭドライブ
の前記作業用メモリデバイスに直接結合されていること
を特徴とするＣＤ−ＲＯＭドライブ用の制御回路装置。 - 【請求項２】 前記作業用メモリデバイスは、処理デー
タのデコードと誤り検出および訂正を実行するためのメ
モリ記憶空間として使用される単一のメモリデバイスで
あることを特徴とする請求項１の制御回路装置。 - 【請求項３】 前記作業用メモリデバイスは、物理的に
前記制御回路装置の外部に配置され、処理データのデコ
ードと誤り検出および訂正を実行するためのメモリ記憶
空間として使用されるメモリデバイスであることを特徴
とする請求項１の制御回路装置。 - 【請求項４】 前記作業用メモリデバイスは、ＤＲＡＭ
であることを特徴とする請求項３の制御回路装置。 - 【請求項５】 前記制御回路装置は、単一の集積回路デ
バイス内に組立られていることを特徴とする請求項１の
制御回路装置。 - 【請求項６】 前記制御回路装置は、単一の集積回路デ
バイス内に組立られていることを特徴とする請求項４の
制御回路装置。 - 【請求項７】 前記ＣＤ−ＲＯＭドライブは、国際標準
規格（ＩＳＯ）９６６０フォーマットのＣＤ−ＲＯＭデ
ィスクを読み取るものであることを特徴とする請求項１
の制御回路装置。 - 【請求項８】 前記ＣＤ−ＲＯＭドライブは、ＩＳＯ９
６６０フォーマットのＣＤ−ＲＯＭディスクを読み取る
ものであることを特徴とする請求項６の制御回路装置。 - 【請求項９】 ＣＤ−ＲＯＭドライブは、ＩＤＥバスイ
ンターフェースを有するものであることを特徴とする請
求項１の制御回路装置。 - 【請求項１０】 ＣＤ−ＲＯＭドライブは、ＩＤＥバス
インターフェースを有するものであることを特徴とする
請求項８の制御回路装置。 - 【請求項１１】 ＣＤ−ＲＯＭドライブは、ＳＣＳＩバ
スインターフェースを有するものであることを特徴とす
る請求項１の制御回路装置。 - 【請求項１２】 ＣＤ−ＲＯＭドライブは、ＳＣＳＩバ
スインターフェースを有するものであることを特徴とす
る請求項８の制御回路装置。 - 【請求項１３】 ＩＳＯ９６６０フォーマットのＣＤ−
ＲＯＭディスク上に記憶されたデータを読み出してデコ
ードし、バスインターフェースを介してホストコンピュ
ータシステムに転送できる、デジタルデータ記憶用のＣ
Ｄ−ＲＯＭドライブを制御する回路装置であって、 クロスインタリブ・リードソロモン（ＣＩＲＣ）符号処
理器と、リードソロモン符号復号エンジンと、リードソ
ロモン生成符号／誤り検出および訂正（ＲＳＰＣ／ＥＤ
Ｃ）処理器と、バスインターフェース制御器とを備え、 前記ＣＩＲＣ処理器と前記ＲＳＰＣ／ＥＤＣ処理器とは
共に直接結合し、且つ作業用メモリデバイスのメモリ空
間に対し直接アクセスできるものであることを特徴とす
るＣＤ−ＲＯＭドライブ用の制御回路装置。 - 【請求項１４】 前記作業用メモリデバイスは、処理デ
ータのデコードと誤り検出および訂正を実行するための
メモリ記憶空間として使用される単一のメモリデバイス
であることを特徴とする請求項１３の制御回路装置。 - 【請求項１５】 前記作業用メモリデバイスは、物理的
に前記制御回路装置の外部に配置され、処理データのデ
コードと誤り検出および訂正を実行するためのメモリ記
憶空間として使用されるメモリデバイスであることを特
徴とする請求項１３の制御回路装置。 - 【請求項１６】 前記作業用メモリデバイスは、ＤＲＡ
Ｍであることを特徴とする請求項１５の制御回路装置。 - 【請求項１７】 前記制御回路装置は、単一の集積回路
デバイス内に組立られていることを特徴とする請求項１
３の制御回路装置。 - 【請求項１８】 前記制御回路装置は、単一の集積回路
デバイス内に組立られていることを特徴とする請求項１
６の制御回路装置。 - 【請求項１９】 ＣＤ−ＲＯＭドライブは、ＩＤＥバス
インターフェースを有するものであることを特徴とする
請求項１３の制御回路装置。 - 【請求項２０】 ＣＤ−ＲＯＭドライブは、ＳＣＳＩバ
スインターフェースを有するものであることを特徴とす
る請求項１３の制御回路装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW86109100 | 1997-06-28 | ||
| TW086109100A TW334533B (en) | 1997-06-28 | 1997-06-28 | The control circuit apparatus for CD-ROM optical disk driver |
| GB9720208A GB2329508B (en) | 1997-06-28 | 1997-09-23 | Controller circuit apparatus for cd-rom drives |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1125615A true JPH1125615A (ja) | 1999-01-29 |
| JP3316512B2 JP3316512B2 (ja) | 2002-08-19 |
Family
ID=26312299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27780797A Expired - Fee Related JP3316512B2 (ja) | 1997-06-28 | 1997-10-09 | Ｃｄ−ｒｏｍドライブの制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3316512B2 (ja) |
| DE (1) | DE19747888B4 (ja) |
| FR (1) | FR2765360B1 (ja) |
| GB (1) | GB2329508B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003516598A (ja) * | 1999-09-10 | 2003-05-13 | 松下電器産業株式会社 | 誤り訂正装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4614732B2 (ja) * | 2004-10-22 | 2011-01-19 | パナソニック株式会社 | デコード装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0156440B1 (en) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
| US4866717A (en) * | 1986-07-29 | 1989-09-12 | Matsushita Electric Industrial Co., Ltd. | Code error detecting and correcting apparatus |
| JP3259323B2 (ja) * | 1992-04-13 | 2002-02-25 | ソニー株式会社 | デ・インターリーブ回路 |
| JPH05303539A (ja) * | 1992-04-24 | 1993-11-16 | Nec Corp | ディスク制御装置 |
| JP3242148B2 (ja) * | 1992-05-29 | 2001-12-25 | パイオニア株式会社 | エラー訂正方法 |
| JPH087498A (ja) * | 1994-06-17 | 1996-01-12 | Hitachi Ltd | 記録情報再生装置 |
| US5627843A (en) * | 1995-02-23 | 1997-05-06 | Seagate Technology, Inc. | Correcting up to two disc drive read errors and detecting the occurrence of more than two read errors |
| JP3951317B2 (ja) * | 1995-09-28 | 2007-08-01 | ソニー株式会社 | データ記録／再生のための装置および方法 |
| JPH09312060A (ja) * | 1996-05-21 | 1997-12-02 | Matsushita Electric Ind Co Ltd | データ再生装置 |
| KR100195015B1 (ko) * | 1996-06-21 | 1999-06-15 | 윤종용 | 메모리 제어장치 및 방법 |
-
1997
- 1997-09-23 GB GB9720208A patent/GB2329508B/en not_active Expired - Fee Related
- 1997-10-08 FR FR9712550A patent/FR2765360B1/fr not_active Expired - Fee Related
- 1997-10-09 JP JP27780797A patent/JP3316512B2/ja not_active Expired - Fee Related
- 1997-10-30 DE DE19747888A patent/DE19747888B4/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003516598A (ja) * | 1999-09-10 | 2003-05-13 | 松下電器産業株式会社 | 誤り訂正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9720208D0 (en) | 1997-11-26 |
| GB2329508B (en) | 2000-01-12 |
| GB2329508A (en) | 1999-03-24 |
| DE19747888A1 (de) | 1999-01-07 |
| FR2765360B1 (fr) | 1999-10-22 |
| JP3316512B2 (ja) | 2002-08-19 |
| FR2765360A1 (fr) | 1998-12-31 |
| DE19747888B4 (de) | 2007-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061760A (en) | Controller circuit apparatus for CD-ROM drives | |
| US6357030B1 (en) | ECC block format for storage device | |
| US8166369B2 (en) | Method for error processing in optical disk memories | |
| US6363511B1 (en) | Device and method for decoding data streams from storage media | |
| US5732088A (en) | Data recording/reproducing apparatus, method thereof, and data record medium | |
| US6877126B2 (en) | Method and apparatus for data reproduction | |
| US6907559B2 (en) | Method and apparatus for data reproduction | |
| KR100375723B1 (ko) | 멀티트랙 디스크 플레이어 및 그 재생방법 | |
| KR100265769B1 (ko) | 광 디스크 시스템에서의 에러 정정 장치 및 그 에러 정정 방법 | |
| JP5115914B2 (ja) | デジタルデータの符号化装置とｄｖｄへの記録装置及びその方法 | |
| JPH08315515A (ja) | データ記録／再生装置および方法、並びにデータ記録媒体 | |
| JPH08129835A (ja) | ディスク装置 | |
| US6578136B2 (en) | Magnetic disc control apparatus with parallel data transfer between disc control unit and encoder circuit | |
| US7007222B2 (en) | Apparatus for accessing data stored on an optical disc | |
| JPH0950677A (ja) | データ記録／再生装置および方法、並びにデータ記録媒体 | |
| JP3316512B2 (ja) | Ｃｄ−ｒｏｍドライブの制御回路 | |
| US6697921B1 (en) | Signal processor providing an increased memory access rate | |
| JP3272308B2 (ja) | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム | |
| NL1007427C2 (nl) | Stuurschakelingsinrichting voor CD-ROM-aandrijfmechanismen. | |
| JP3774423B2 (ja) | メモリ | |
| JP4071789B2 (ja) | メモリアドレス発生装置及び方法 | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JP3154414B2 (ja) | 追記型光ディスクの信号処理用半導体集積回路 | |
| US20020032892A1 (en) | Method and system for recording and transmitting digital data and improved error correcting code table | |
| JP2000057712A (ja) | データ再生装置およびこれを具備した電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130614 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |