JP3272308B2 - 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム - Google Patents
誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システムInfo
- Publication number
- JP3272308B2 JP3272308B2 JP27191298A JP27191298A JP3272308B2 JP 3272308 B2 JP3272308 B2 JP 3272308B2 JP 27191298 A JP27191298 A JP 27191298A JP 27191298 A JP27191298 A JP 27191298A JP 3272308 B2 JP3272308 B2 JP 3272308B2
- Authority
- JP
- Japan
- Prior art keywords
- ecc block
- error correction
- row
- syndrome
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、誤り訂正システムおよ
び誤り訂正機能を有するデータ記憶システムに関し、さ
らに詳細にいえば、ＤＶＤ（Digital Versatile Disk）
に見られるような積符号形式の誤り訂正符号を用いた誤
り訂正システムにおけるデータ転送効率を高めることに
よって、誤り訂正処理に要する時間を短縮するための技
術に関する。
び誤り訂正機能を有するデータ記憶システムに関し、さ
らに詳細にいえば、ＤＶＤ（Digital Versatile Disk）
に見られるような積符号形式の誤り訂正符号を用いた誤
り訂正システムにおけるデータ転送効率を高めることに
よって、誤り訂正処理に要する時間を短縮するための技
術に関する。
【０００２】
【従来の技術】光デイスクに代表されるＤＶＤは、一般
に、積符号形式の誤り訂正符号を用いた誤り訂正技術を
用いており、誤り訂正符号としてはリード・ソロモン符
号が用いられる。図１は、積符号形式の誤り訂正符号を
用いた基本のデータ・フォーマットを示している。デー
タ・バイトは、ｋ１行×ｋ２列に配列される。知られて
いるように、行（水平）方向には、ＰＩ符号（Ｐａｒｉ
ｔｙ−Ｉｎｎｅｒ Ｃｏｄｅ）または内符号と呼ばれる
行誤り訂正符号が付けられ、列（垂直）方向には、ＰＯ
符号（Ｐａｒｉｔｙ−Ｏｕｔｅｒ Ｃｏｄｅ）または外
符号と呼ばれる列誤り訂正符号が付けられる。ＰＩ符号
およびＰＯ符号を付けられたデータ・バイトの配列１
は、ＥＣＣブロックと呼ばれる。知られているように、
ＰＩ符号およびＰＯ符号は、行データおよび列データに
基づいて符号生成多項式によりつくられる。
に、積符号形式の誤り訂正符号を用いた誤り訂正技術を
用いており、誤り訂正符号としてはリード・ソロモン符
号が用いられる。図１は、積符号形式の誤り訂正符号を
用いた基本のデータ・フォーマットを示している。デー
タ・バイトは、ｋ１行×ｋ２列に配列される。知られて
いるように、行（水平）方向には、ＰＩ符号（Ｐａｒｉ
ｔｙ−Ｉｎｎｅｒ Ｃｏｄｅ）または内符号と呼ばれる
行誤り訂正符号が付けられ、列（垂直）方向には、ＰＯ
符号（Ｐａｒｉｔｙ−Ｏｕｔｅｒ Ｃｏｄｅ）または外
符号と呼ばれる列誤り訂正符号が付けられる。ＰＩ符号
およびＰＯ符号を付けられたデータ・バイトの配列１
は、ＥＣＣブロックと呼ばれる。知られているように、
ＰＩ符号およびＰＯ符号は、行データおよび列データに
基づいて符号生成多項式によりつくられる。
【０００３】ＥＣＣブロックのフォーマットは、ＤＶＤ
の標準により定められており、ｋ１は１９２行、ｋ２は
１７２バイト、各行のＰＩは１０バイト、ＰＯは１６行
である。したがって、ＥＣＣブロックの行方向の長さＹ
は１８２バイトであり、ＥＣＣブロックの列方向の長さ
Ｚは２０８行である。すなわち、ＥＣＣブロックの２０
８行の各々は１８２個のバイトを含み、ＥＣＣブロック
の１８２列の各々は２０８個のバイトを含む。ＥＣＣブ
ロックは、１６個のセクタＳ１−Ｓ１６を含み、各セク
タは１２個のバイト行Ｌ１−Ｌ１２を含む。バイト行Ｌ
１−Ｌ１２の各々は、１７２個のデータ・バイトおよび
１０個のＰＩバイトを含む。ＰＯは、１６個のＰＯバイ
ト行ＰＯ１−ＰＯ１６を含む。
の標準により定められており、ｋ１は１９２行、ｋ２は
１７２バイト、各行のＰＩは１０バイト、ＰＯは１６行
である。したがって、ＥＣＣブロックの行方向の長さＹ
は１８２バイトであり、ＥＣＣブロックの列方向の長さ
Ｚは２０８行である。すなわち、ＥＣＣブロックの２０
８行の各々は１８２個のバイトを含み、ＥＣＣブロック
の１８２列の各々は２０８個のバイトを含む。ＥＣＣブ
ロックは、１６個のセクタＳ１−Ｓ１６を含み、各セク
タは１２個のバイト行Ｌ１−Ｌ１２を含む。バイト行Ｌ
１−Ｌ１２の各々は、１７２個のデータ・バイトおよび
１０個のＰＩバイトを含む。ＰＯは、１６個のＰＯバイ
ト行ＰＯ１−ＰＯ１６を含む。
【０００４】図２は、ＤＶＤのデータ・トラックに記録
されるＥＣＣブロック記録フォーマットを概略的に示し
ている。図１の１６個のＰＯバイト行ＰＯ１−ＰＯ１６
は、１６個のセクタにそれぞれ分配される。例えば、セ
クタＳ１は、１２個のバイト行Ｌ１−Ｌ１２と、関連す
る１つのＰＯバイト行ＰＯ１との組合せを含み、セクタ
Ｓ１６は、１２個のバイト行Ｌ１−Ｌ１２と、関連する
１つのＰＯバイト行Ｐ１６（図示せず）との組合せを含
む。
されるＥＣＣブロック記録フォーマットを概略的に示し
ている。図１の１６個のＰＯバイト行ＰＯ１−ＰＯ１６
は、１６個のセクタにそれぞれ分配される。例えば、セ
クタＳ１は、１２個のバイト行Ｌ１−Ｌ１２と、関連す
る１つのＰＯバイト行ＰＯ１との組合せを含み、セクタ
Ｓ１６は、１２個のバイト行Ｌ１−Ｌ１２と、関連する
１つのＰＯバイト行Ｐ１６（図示せず）との組合せを含
む。
【０００５】図１のＥＣＣブロックは図２の記録フォー
マットに変換されてＤＶＤに記録される。一般には、図
１のＥＣＣブロックは図２の記録フォーマットに変換さ
れ、フレーム同期信号を付加され、８／１６変調（ＥＦ
Ｍ plus 変調）されてＤＶＤに記録される。読み取り時
には、ＤＶＤから読み取られた信号が８／１６復調さ
れ、フレーム同期信号を除去されて、図２のＥＣＣブロ
ック・フォーマットに組み立てられる。
マットに変換されてＤＶＤに記録される。一般には、図
１のＥＣＣブロックは図２の記録フォーマットに変換さ
れ、フレーム同期信号を付加され、８／１６変調（ＥＦ
Ｍ plus 変調）されてＤＶＤに記録される。読み取り時
には、ＤＶＤから読み取られた信号が８／１６復調さ
れ、フレーム同期信号を除去されて、図２のＥＣＣブロ
ック・フォーマットに組み立てられる。
【０００６】誤り訂正処理は、一般に、まず行方向で誤
り訂正を行い、行方向で所定数を超える誤りバイトが検
出されたとき、列方向で消失（イレージャ）訂正を行
う。ＤＶＤの場合、行方向のリード・ソロモン符号のハ
ミング距離は１１、列方向のリード・ソロモン符号のハ
ミング距離は１７である。行方向の最大誤り訂正数は５
バイトであり、列方向の最大誤り訂正数は８バイトであ
る。しかし、行方向の最大誤り訂正数は、通常、５より
も少ない数、例えば３バイト、に制限され、３バイトを
超える誤りが検出されたときは、列方向で消失訂正を行
う。
り訂正を行い、行方向で所定数を超える誤りバイトが検
出されたとき、列方向で消失（イレージャ）訂正を行
う。ＤＶＤの場合、行方向のリード・ソロモン符号のハ
ミング距離は１１、列方向のリード・ソロモン符号のハ
ミング距離は１７である。行方向の最大誤り訂正数は５
バイトであり、列方向の最大誤り訂正数は８バイトであ
る。しかし、行方向の最大誤り訂正数は、通常、５より
も少ない数、例えば３バイト、に制限され、３バイトを
超える誤りが検出されたときは、列方向で消失訂正を行
う。
【０００７】次に、図３を参照して、従来のＤＶＤシス
テムにおける誤り訂正手順について説明する。ＥＣＣブ
ロック・データは、図２に関して説明した記録フォーマ
ットで、光デイスクのようなＤＶＤ１１に記憶される。
デイスク１１はスピンドル・モータ１２によって回転さ
れる。案内棒１４上で移動する読み取りヘッド１３は、
ＤＶＤ１１から記録データおよびサーボ情報を読み取
り、これらを読み取り回路１６へ送る。読み取り回路１
６は、読み取られた記録データおよびサーボ情報をフォ
ーマッタ２０へ送る。スピンドル・モータ１２の回転お
よび案内棒１４上での読み取りヘッド１３の移動は、サ
ーボ情報に応答するデイジタル・サーボ・プロセッサ１
８によって制御される。
テムにおける誤り訂正手順について説明する。ＥＣＣブ
ロック・データは、図２に関して説明した記録フォーマ
ットで、光デイスクのようなＤＶＤ１１に記憶される。
デイスク１１はスピンドル・モータ１２によって回転さ
れる。案内棒１４上で移動する読み取りヘッド１３は、
ＤＶＤ１１から記録データおよびサーボ情報を読み取
り、これらを読み取り回路１６へ送る。読み取り回路１
６は、読み取られた記録データおよびサーボ情報をフォ
ーマッタ２０へ送る。スピンドル・モータ１２の回転お
よび案内棒１４上での読み取りヘッド１３の移動は、サ
ーボ情報に応答するデイジタル・サーボ・プロセッサ１
８によって制御される。
【０００８】図３において、破線およびその破線に示さ
れた括弧内の数字は、データ転送および処理の順序を示
している。
れた括弧内の数字は、データ転送および処理の順序を示
している。
【０００９】（１）フォーマッタ２０は、読み取られた
信号を８／１６復調し、フレーム同期信号を除去し、図
１のフォーマットのＥＣＣブロックを生成する。フォー
マッタ２０は、図１のＥＣＣブロックのバイト行（以
下、ＥＣＣブロック行という）Ｌ１、Ｌ２、Ｌ３・・・
ＰＯ１５、ＰＯ１６を、第１のバッファ記憶装置として
働くＤＲＡＭ２２へ順次に転送する。ＤＲＡＭ２２は、
ＥＣＣブロックを保持し、誤りがある場合は訂正された
ＥＣＣブロックを記憶し、訂正されたＥＣＣブロックを
ホストＰＣ（パーソナル・コンピュータ）へ転送するた
めの作業用メモリとして用いられる。 （２）１つ以上のＥＣＣブロック行がＤＲＡＭ２２に転
送されたとき、最初のＥＣＣブロック行が、第２のバッ
ファ記憶装置として働くＳＲＡＭ２４へ転送される。Ｓ
ＲＡＭ２４は、比較的小容量の高速バッファであり、誤
り訂正処理を効率的に行うためのものである。ＳＲＡＭ
２４へ転送されるＥＣＣブロック行は、１７２個のデー
タ・バイトと１０個のＰＩバイトとを含む。 （３）ＳＲＡＭ２４に転送されたＥＣＣブロック行は次
に、誤り訂正符号デコーダ２６へ転送される。デコーダ
２６はシンドローム生成器２８および誤り訂正回路３０
を含む。シンドローム生成器２８は、ＳＲＡＭ２４から
のＥＣＣブロック行のデータに基づいて１０バイトのシ
ンドロームを生成する。誤り訂正回路３０は生成された
シンドロームに基づいて、ＥＣＣブロック行の誤り位置
および誤り数値を求め、誤りバイト数が３以下のとき
は、誤りバイトを訂正する。 （４）デコーダ２６は次いで、誤り訂正されたバイトを
ＭＰＵ３２へ送る。 （５）ＭＰＵ３２は、デコーダ２６から送られた訂正済
みバイトをＤＲＡＭ２２へ送り、ＤＲＡＭ２２内の対応
ＥＣＣブロック行の誤りバイトを訂正済みバイトで書き
換える。
信号を８／１６復調し、フレーム同期信号を除去し、図
１のフォーマットのＥＣＣブロックを生成する。フォー
マッタ２０は、図１のＥＣＣブロックのバイト行（以
下、ＥＣＣブロック行という）Ｌ１、Ｌ２、Ｌ３・・・
ＰＯ１５、ＰＯ１６を、第１のバッファ記憶装置として
働くＤＲＡＭ２２へ順次に転送する。ＤＲＡＭ２２は、
ＥＣＣブロックを保持し、誤りがある場合は訂正された
ＥＣＣブロックを記憶し、訂正されたＥＣＣブロックを
ホストＰＣ（パーソナル・コンピュータ）へ転送するた
めの作業用メモリとして用いられる。 （２）１つ以上のＥＣＣブロック行がＤＲＡＭ２２に転
送されたとき、最初のＥＣＣブロック行が、第２のバッ
ファ記憶装置として働くＳＲＡＭ２４へ転送される。Ｓ
ＲＡＭ２４は、比較的小容量の高速バッファであり、誤
り訂正処理を効率的に行うためのものである。ＳＲＡＭ
２４へ転送されるＥＣＣブロック行は、１７２個のデー
タ・バイトと１０個のＰＩバイトとを含む。 （３）ＳＲＡＭ２４に転送されたＥＣＣブロック行は次
に、誤り訂正符号デコーダ２６へ転送される。デコーダ
２６はシンドローム生成器２８および誤り訂正回路３０
を含む。シンドローム生成器２８は、ＳＲＡＭ２４から
のＥＣＣブロック行のデータに基づいて１０バイトのシ
ンドロームを生成する。誤り訂正回路３０は生成された
シンドロームに基づいて、ＥＣＣブロック行の誤り位置
および誤り数値を求め、誤りバイト数が３以下のとき
は、誤りバイトを訂正する。 （４）デコーダ２６は次いで、誤り訂正されたバイトを
ＭＰＵ３２へ送る。 （５）ＭＰＵ３２は、デコーダ２６から送られた訂正済
みバイトをＤＲＡＭ２２へ送り、ＤＲＡＭ２２内の対応
ＥＣＣブロック行の誤りバイトを訂正済みバイトで書き
換える。
【００１０】上記の手順はすべてのＥＣＣブロック行に
ついて順次に行われる。もしデコーダ２６で３個よりも
多い誤りバイトが検出された場合は、消失ポインタがセ
ットされる。消失ポインタがセットされたときは、行方
向の誤り訂正処理の終了後、ＤＲＡＭ２２内のＥＣＣブ
ロックのバイト列（以下ＥＣＣブロック列という）が順
次にＳＲＡＭ２４へ転送される。列方向では１６バイト
のシンドロームがシンドローム生成器２８で生成され、
行誤り訂正と同様に、列方向において誤り訂正処理が行
われる。列方向の誤り訂正処理をするためには、その前
に、ＤＲＡＭ２２内にＥＣＣブロック全体が記憶されて
いる必要がある。
ついて順次に行われる。もしデコーダ２６で３個よりも
多い誤りバイトが検出された場合は、消失ポインタがセ
ットされる。消失ポインタがセットされたときは、行方
向の誤り訂正処理の終了後、ＤＲＡＭ２２内のＥＣＣブ
ロックのバイト列（以下ＥＣＣブロック列という）が順
次にＳＲＡＭ２４へ転送される。列方向では１６バイト
のシンドロームがシンドローム生成器２８で生成され、
行誤り訂正と同様に、列方向において誤り訂正処理が行
われる。列方向の誤り訂正処理をするためには、その前
に、ＤＲＡＭ２２内にＥＣＣブロック全体が記憶されて
いる必要がある。
【００１１】（６）すべての誤り訂正処理が終了したと
き、ＤＲＡＭ２２内には、誤りを含まないＥＣＣブロッ
クが存在することになる。ＤＲＡＭ２２内のＥＣＣブロ
ックのデータは線３４を介してホストＰＣ（パーソナル
・コンピュータ）へ送られる。
き、ＤＲＡＭ２２内には、誤りを含まないＥＣＣブロッ
クが存在することになる。ＤＲＡＭ２２内のＥＣＣブロ
ックのデータは線３４を介してホストＰＣ（パーソナル
・コンピュータ）へ送られる。
【００１２】
【発明が解決しようとする課題】行方向の誤り訂正のた
めのシンドロームは、１７２個のデータ・バイトおよび
１０個のＰＩバイトを含む１８２バイトのＥＣＣブロッ
ク行に基づいて発生される。上述した従来のシステム
は、ＳＲＡＭ２４の下流にシンドローム生成器２８を有
するため、１８２バイトのＥＣＣブロック行全体をＤＲ
ＡＭ２２からＳＲＡＭ２４へ、次いでデコーダ２８へ転
送する必要がある。したがって、データの転送に時間が
かかり、誤り訂正処理を効率的に行うことができないと
いう問題があった。
めのシンドロームは、１７２個のデータ・バイトおよび
１０個のＰＩバイトを含む１８２バイトのＥＣＣブロッ
ク行に基づいて発生される。上述した従来のシステム
は、ＳＲＡＭ２４の下流にシンドローム生成器２８を有
するため、１８２バイトのＥＣＣブロック行全体をＤＲ
ＡＭ２２からＳＲＡＭ２４へ、次いでデコーダ２８へ転
送する必要がある。したがって、データの転送に時間が
かかり、誤り訂正処理を効率的に行うことができないと
いう問題があった。
【００１３】誤り訂正処理はオン・ザ・フライ様式で、
すなわち、ホストへのデータ転送に待ちを与えることな
くリアル・タイム様式で、実行できることが好ましい。
上記の従来の方式でも、例えば、パイプライン方式の並
行処理を用いて処理効率を上げることにより、オン・ザ
・フライを実現可能であるが、より本質的に処理時間を
短縮できるのが好ましい。ＤＲＡＭ２２とデコーダ２６
との間のデータ転送時間を短縮できれば、データ転送に
よる内部バス３６の占有時間を短縮し、ＭＰＵ３２など
が内部バス３６を利用できる時間を増してデータ記憶シ
ステム全体の処理効率を高めることができる。
すなわち、ホストへのデータ転送に待ちを与えることな
くリアル・タイム様式で、実行できることが好ましい。
上記の従来の方式でも、例えば、パイプライン方式の並
行処理を用いて処理効率を上げることにより、オン・ザ
・フライを実現可能であるが、より本質的に処理時間を
短縮できるのが好ましい。ＤＲＡＭ２２とデコーダ２６
との間のデータ転送時間を短縮できれば、データ転送に
よる内部バス３６の占有時間を短縮し、ＭＰＵ３２など
が内部バス３６を利用できる時間を増してデータ記憶シ
ステム全体の処理効率を高めることができる。
【００１４】また、ＥＣＣブロック・フォーマットは固
定されており、ＥＣＣブロック行の長さ（１８２バイ
ト）が２の累乗数でないため、従来のシステムでは、Ｄ
ＲＡＭバッファ２２内に、不使用領域が残ってしまい、
バッファ記憶装置の利用効率が低いという問題があっ
た。
定されており、ＥＣＣブロック行の長さ（１８２バイ
ト）が２の累乗数でないため、従来のシステムでは、Ｄ
ＲＡＭバッファ２２内に、不使用領域が残ってしまい、
バッファ記憶装置の利用効率が低いという問題があっ
た。
【００１５】したがって、本発明の目的は、データ転送
効率を高めることによって、誤り訂正処理に要する時間
を短縮できる誤り訂正システムおよび誤り訂正方法を提
供することである。
効率を高めることによって、誤り訂正処理に要する時間
を短縮できる誤り訂正システムおよび誤り訂正方法を提
供することである。
【００１６】本発明のもう１つの目的は、誤り訂正処理
に要する時間を短縮でき、しかもバッファ記憶装置の使
用効率を高めることができる誤り訂正システムを提供す
ることである。
に要する時間を短縮でき、しかもバッファ記憶装置の使
用効率を高めることができる誤り訂正システムを提供す
ることである。
【００１７】本発明の他の目的は、積符号形式の誤り訂
正符号を用いた誤り訂正機能を有し、誤り訂正処理に要
する時間を短縮できるデータ記憶システムを提供するこ
とである。
正符号を用いた誤り訂正機能を有し、誤り訂正処理に要
する時間を短縮できるデータ記憶システムを提供するこ
とである。
【００１８】
【課題を解決するための手段】本発明の一態様によれ
ば、本発明の誤り訂正システムは、行列に配列されたデ
ータおよび各行に対する行誤り訂正用符号を少なくとも
含むＥＣＣブロックを生成するフォーマッタと、前記フ
ォーマッタからの各ＥＣＣブロック行に基づいてシンド
ロームを生成するシンドローム生成器と、前記シンドロ
ーム生成器からＥＣＣブロック行および関連するシンド
ロームを受け取って記憶する第１のバッファ記憶装置
と、前記第１のバッファ記憶装置からシンドロームを受
け取って、前記第１のバッファ記憶装置内のＥＣＣブロ
ック行について誤り訂正処理を行なう誤り訂正符号デコ
ーダとを含む。
ば、本発明の誤り訂正システムは、行列に配列されたデ
ータおよび各行に対する行誤り訂正用符号を少なくとも
含むＥＣＣブロックを生成するフォーマッタと、前記フ
ォーマッタからの各ＥＣＣブロック行に基づいてシンド
ロームを生成するシンドローム生成器と、前記シンドロ
ーム生成器からＥＣＣブロック行および関連するシンド
ロームを受け取って記憶する第１のバッファ記憶装置
と、前記第１のバッファ記憶装置からシンドロームを受
け取って、前記第１のバッファ記憶装置内のＥＣＣブロ
ック行について誤り訂正処理を行なう誤り訂正符号デコ
ーダとを含む。
【００１９】前記第１のバッファ記憶装置は第１および
第２のバンクを有し、前記バンクの各行は２n×（２ｍ
＋１）（ここで、ｎおよびｍは正の整数）のバイト長を
有し且つ（２ｍ＋１）個のバイト・ブロックに分割され
る。前記ＥＣＣブロック行のバイト長Ｙは、２n×２ｍ
＜Ｙ＜２n×（２ｍ＋１）であり、各前記ＥＣＣブロッ
ク行は２nのバイト長のブロック単位で前記第１および
第２のバンクの前記バイト・ブロックに交互にインター
リーブ様式で記憶される。各前記ＥＣＣブロック行に対
するシンドロームは、当該ＥＣＣブロック行の（２ｍ＋
１）番目のブロックが記憶されたバンク・バイト・ブロ
ックの、バイト長［２n×（２ｍ＋１）−ｋ］の空領域
に記憶される。
第２のバンクを有し、前記バンクの各行は２n×（２ｍ
＋１）（ここで、ｎおよびｍは正の整数）のバイト長を
有し且つ（２ｍ＋１）個のバイト・ブロックに分割され
る。前記ＥＣＣブロック行のバイト長Ｙは、２n×２ｍ
＜Ｙ＜２n×（２ｍ＋１）であり、各前記ＥＣＣブロッ
ク行は２nのバイト長のブロック単位で前記第１および
第２のバンクの前記バイト・ブロックに交互にインター
リーブ様式で記憶される。各前記ＥＣＣブロック行に対
するシンドロームは、当該ＥＣＣブロック行の（２ｍ＋
１）番目のブロックが記憶されたバンク・バイト・ブロ
ックの、バイト長［２n×（２ｍ＋１）−ｋ］の空領域
に記憶される。
【００２０】本発明のもう１つの態様によれば、本発明
のデータ記憶システムは、データおよび積符号形式の誤
り訂正符号を含むセクタ・データを記憶した記憶媒体
と、前記記憶媒体から読み出されたセクタ・データをフ
ォーマットし、行列に配列されたデータ、各行に対する
行誤り訂正用内符号および各列に対する列誤り訂正用外
符号を含むＥＣＣブロックを生成するフォーマッタと、
前記フォーマッタからＥＣＣブロック行を順次に受け取
り、各ＥＣＣブロック行に基づいてシンドロームを発生
するシンドローム生成器と、前記シンドローム生成器か
らＥＣＣブロック行および関連するシンドロームを受け
取る第１のバッファ記憶装置と、前記第１の記憶装置か
ら前記シンドロームを受取る第２のバッファ記憶装置
と、前記第２のバッファ記憶装置から前記シンドローム
を受取り、前記第１のバッファに記憶されたＥＣＣブロ
ック行について誤り訂正処理を行なうデコーダとを含
む。
のデータ記憶システムは、データおよび積符号形式の誤
り訂正符号を含むセクタ・データを記憶した記憶媒体
と、前記記憶媒体から読み出されたセクタ・データをフ
ォーマットし、行列に配列されたデータ、各行に対する
行誤り訂正用内符号および各列に対する列誤り訂正用外
符号を含むＥＣＣブロックを生成するフォーマッタと、
前記フォーマッタからＥＣＣブロック行を順次に受け取
り、各ＥＣＣブロック行に基づいてシンドロームを発生
するシンドローム生成器と、前記シンドローム生成器か
らＥＣＣブロック行および関連するシンドロームを受け
取る第１のバッファ記憶装置と、前記第１の記憶装置か
ら前記シンドロームを受取る第２のバッファ記憶装置
と、前記第２のバッファ記憶装置から前記シンドローム
を受取り、前記第１のバッファに記憶されたＥＣＣブロ
ック行について誤り訂正処理を行なうデコーダとを含
む。
【００２１】
【発明の実施の形態】次に図４を参照して本発明を説明
する。図４の構成要素のうち、図３のものと対応する構
成要素は同じ参照番号で示されている。本発明の特徴
は、図３の従来のシステムのデコーダ２６に含まれてい
たシンドローム生成器２８と同様のシンドローム生成器
３８をフォーマッタ２０とＤＲＡＭバッファ２２との間
に配置するように変更したことである。シンドローム生
成器３８は、フォーマッタ２０からＥＣＣブロック行を
順次に受け取り、受け取ったＥＣＣブロック行をＤＲＡ
Ｍバッファ２２へ転送すると共に、そのＥＣＣブロック
行に対するシンドロームを生成する。各ＥＣＣブロック
行および関連するシンドロームは共にＤＲＡＭ２２に記
憶される。ＤＲＡＭ２２はシンドロームのみをＳＲＡＭ
２４へ転送する。ＳＲＡＭ２４はＤＲＡＭ２２から受け
取ったシンドロームをデコーダ２６へ転送する。デコー
ダ２６内の誤り訂正回路３０は、ＳＲＡＭ２４から受け
取ったシンドロームに基づいて行方向の誤り訂正処理を
行う。デコーダ２６内のシンドローム生成器２８は、列
方向のシンドロームを発生するために用いられ、行方向
のシンドロームを生成するためには用いられない。
する。図４の構成要素のうち、図３のものと対応する構
成要素は同じ参照番号で示されている。本発明の特徴
は、図３の従来のシステムのデコーダ２６に含まれてい
たシンドローム生成器２８と同様のシンドローム生成器
３８をフォーマッタ２０とＤＲＡＭバッファ２２との間
に配置するように変更したことである。シンドローム生
成器３８は、フォーマッタ２０からＥＣＣブロック行を
順次に受け取り、受け取ったＥＣＣブロック行をＤＲＡ
Ｍバッファ２２へ転送すると共に、そのＥＣＣブロック
行に対するシンドロームを生成する。各ＥＣＣブロック
行および関連するシンドロームは共にＤＲＡＭ２２に記
憶される。ＤＲＡＭ２２はシンドロームのみをＳＲＡＭ
２４へ転送する。ＳＲＡＭ２４はＤＲＡＭ２２から受け
取ったシンドロームをデコーダ２６へ転送する。デコー
ダ２６内の誤り訂正回路３０は、ＳＲＡＭ２４から受け
取ったシンドロームに基づいて行方向の誤り訂正処理を
行う。デコーダ２６内のシンドローム生成器２８は、列
方向のシンドロームを発生するために用いられ、行方向
のシンドロームを生成するためには用いられない。
【００２２】図４における破線およびその破線に示され
た括弧内の数字は、データ転送および処理の順序を示し
ている。
た括弧内の数字は、データ転送および処理の順序を示し
ている。
【００２３】（１）フォーマッタ２０は、従来と同様
に、図１のフォーマットのＥＣＣブロックを生成する。
フォーマッタ２０は、ＥＣＣブロック行Ｌ１、Ｌ２、Ｌ
３・・・ＰＯ１５、ＰＯ１６を、シンドローム生成器３
８へ順次に転送する。 （２）シンドローム生成器３８は、フォーマッタ２０か
らＥＣＣブロック行を受け取る度に、そのＥＣＣブロッ
ク行に対する１０バイトのシンドロームを生成する。シ
ンドローム生成器３８は、受け取ったＥＣＣブロック行
を、第１のバッファ記憶装置として働くＤＲＡＭバッフ
ァ２２へ転送する間に、そのＥＣＣブロック行に対する
シンドロームを生成する。生成されたシンドロームは、
関連するＥＣＣブロック行と共に、ＤＲＡＭ２２に記憶
される。 （３）ＤＲＡＭ２２は、シンドロームのみを、第２のバ
ッファ記憶装置として働くＳＲＡＭ２４へ順次に転送す
る。 （４）ＳＲＡＭ２４は、ＤＲＡＭ２２から受け取ったシ
ンドロームを、誤り訂正符号デコーダ２６へ転送する。
デコーダ２６の誤り訂正回路３０は、受け取ったシンド
ロームに基づいて、関連するＥＣＣブロック行の誤り位
置および誤り数値を求め、誤りバイト数が３以下のとき
は、誤りバイトを訂正する。 （５）デコーダ２６は次いで、誤り訂正されたバイトを
ＭＰＵ３２へ送る。 （６）ＭＰＵ３２は、デコーダ２６から送られた訂正済
みバイトをＤＲＡＭ２２へ送り、ＤＲＡＭ２２内の対応
ＥＣＣブロック行の誤りバイトを訂正済みバイトで書き
換える。
に、図１のフォーマットのＥＣＣブロックを生成する。
フォーマッタ２０は、ＥＣＣブロック行Ｌ１、Ｌ２、Ｌ
３・・・ＰＯ１５、ＰＯ１６を、シンドローム生成器３
８へ順次に転送する。 （２）シンドローム生成器３８は、フォーマッタ２０か
らＥＣＣブロック行を受け取る度に、そのＥＣＣブロッ
ク行に対する１０バイトのシンドロームを生成する。シ
ンドローム生成器３８は、受け取ったＥＣＣブロック行
を、第１のバッファ記憶装置として働くＤＲＡＭバッフ
ァ２２へ転送する間に、そのＥＣＣブロック行に対する
シンドロームを生成する。生成されたシンドロームは、
関連するＥＣＣブロック行と共に、ＤＲＡＭ２２に記憶
される。 （３）ＤＲＡＭ２２は、シンドロームのみを、第２のバ
ッファ記憶装置として働くＳＲＡＭ２４へ順次に転送す
る。 （４）ＳＲＡＭ２４は、ＤＲＡＭ２２から受け取ったシ
ンドロームを、誤り訂正符号デコーダ２６へ転送する。
デコーダ２６の誤り訂正回路３０は、受け取ったシンド
ロームに基づいて、関連するＥＣＣブロック行の誤り位
置および誤り数値を求め、誤りバイト数が３以下のとき
は、誤りバイトを訂正する。 （５）デコーダ２６は次いで、誤り訂正されたバイトを
ＭＰＵ３２へ送る。 （６）ＭＰＵ３２は、デコーダ２６から送られた訂正済
みバイトをＤＲＡＭ２２へ送り、ＤＲＡＭ２２内の対応
ＥＣＣブロック行の誤りバイトを訂正済みバイトで書き
換える。
【００２４】デコーダ２６で３個よりも多数の誤りバイ
トが検出された場合の消失訂正処理は図３の従来の場合
と同じである。すなわち、消失ポインタがセットされた
ときは、行方向の誤り訂正処理の終了後、ＤＲＡＭ２２
内のＥＣＣブロックのバイト列が順次にＳＲＡＭ２４へ
転送される。列方向では１６バイトのシンドロームがシ
ンドローム生成器２８で生成され、行方向の誤り訂正処
理と同様に、列方向の誤り訂正処理が行われる。
トが検出された場合の消失訂正処理は図３の従来の場合
と同じである。すなわち、消失ポインタがセットされた
ときは、行方向の誤り訂正処理の終了後、ＤＲＡＭ２２
内のＥＣＣブロックのバイト列が順次にＳＲＡＭ２４へ
転送される。列方向では１６バイトのシンドロームがシ
ンドローム生成器２８で生成され、行方向の誤り訂正処
理と同様に、列方向の誤り訂正処理が行われる。
【００２５】（６）すべての誤り訂正処理が終了したと
き、ＤＲＡＭ２２内には、誤りを含まないＥＣＣブロッ
クが存在することになる。ＤＲＡＭ２２内のＥＣＣブロ
ックのデータは線３４を介してホストＰＣ（パーソナル
・コンピュータ）へ送られる。
き、ＤＲＡＭ２２内には、誤りを含まないＥＣＣブロッ
クが存在することになる。ＤＲＡＭ２２内のＥＣＣブロ
ックのデータは線３４を介してホストＰＣ（パーソナル
・コンピュータ）へ送られる。
【００２６】以上から明らかなように、本発明において
は、行方向のシンドロームはフォーマッタ２０とＤＲＡ
Ｍバッファ２２との間の位置で生成される。シンドロー
ムは各ＥＣＣブロック行と共にＤＲＡＭ２２に記憶され
る。ＤＲＡＭ２２からＳＲＡＭ２４およびデコーダ２６
へ転送されるのは、１０バイトのシンドロームだけであ
り、したがって、１８２バイトのＥＣＣブロック行全体
をＤＲＡＭ２２からＳＲＡＭ２４およびデコーダ２６へ
転送する従来に比べて、データ転送時間を大幅に短縮す
ることができる。なお、列方向の消失訂正処理は、従来
と同じ手順で行われるから、消失訂正に要する時間は、
基本的には、従来と同様である。
は、行方向のシンドロームはフォーマッタ２０とＤＲＡ
Ｍバッファ２２との間の位置で生成される。シンドロー
ムは各ＥＣＣブロック行と共にＤＲＡＭ２２に記憶され
る。ＤＲＡＭ２２からＳＲＡＭ２４およびデコーダ２６
へ転送されるのは、１０バイトのシンドロームだけであ
り、したがって、１８２バイトのＥＣＣブロック行全体
をＤＲＡＭ２２からＳＲＡＭ２４およびデコーダ２６へ
転送する従来に比べて、データ転送時間を大幅に短縮す
ることができる。なお、列方向の消失訂正処理は、従来
と同じ手順で行われるから、消失訂正に要する時間は、
基本的には、従来と同様である。
【００２７】本発明では、ＥＣＣブロックおよびシンド
ロームの両方がＤＲＡＭバッファ２２に記憶される。本
発明によれば、ＤＲＡＭバッファ２２の利用効率を高め
ることができる。これは本発明の付加的特徴である。次
に、本発明においてＥＣＣブロックおよびシンドローム
をＤＲＡＭバッファ２２にどのように記憶するかについ
て説明する。
ロームの両方がＤＲＡＭバッファ２２に記憶される。本
発明によれば、ＤＲＡＭバッファ２２の利用効率を高め
ることができる。これは本発明の付加的特徴である。次
に、本発明においてＥＣＣブロックおよびシンドローム
をＤＲＡＭバッファ２２にどのように記憶するかについ
て説明する。
【００２８】ＥＣＣブロックは、標準によって定められ
た固定データ・フォーマットを有し、各ＥＣＣブロック
行は１８２バイトの長さを有する。一方、ＤＲＡＭで
は、行方向の長さを２の累乗数にするのが一般的であ
る。したがって、ＤＲＡＭの各行に１ＥＣＣブロック行
を記憶した場合は、空領域が残ってしまい、メモリの利
用効率が低下するという問題がある。また、ＤＲＡＭの
アドレスは行方向では連続するが、列方向では不連続に
なる。したがって、列方向ではアクセス速度を上げるこ
とができないという問題がある。
た固定データ・フォーマットを有し、各ＥＣＣブロック
行は１８２バイトの長さを有する。一方、ＤＲＡＭで
は、行方向の長さを２の累乗数にするのが一般的であ
る。したがって、ＤＲＡＭの各行に１ＥＣＣブロック行
を記憶した場合は、空領域が残ってしまい、メモリの利
用効率が低下するという問題がある。また、ＤＲＡＭの
アドレスは行方向では連続するが、列方向では不連続に
なる。したがって、列方向ではアクセス速度を上げるこ
とができないという問題がある。
【００２９】本出願人による特願平１０−１５７４０号
は、ＤＲＡＭバッファの利用効率を高めると共に、行列
両方向で連続的にアクセスできるようにするために、Ｅ
ＣＣブロックを２つのメモリ・バンクにインターリーブ
方式で記憶するようにした技術を提案している。２つの
バンクとしては、２つのＳＤＲＡＭ（同期ＤＲＡＭ）チ
ップが用いられる。図５は、この特許出願に開示された
メモリ・データ・マッピングを示している。図５の上側
の部分は図１のＥＣＣブロックの論理マッピングを示
し、下側の部分は２つのメモリ・バンク（バンク０およ
びバンク１）への物理的マッピングを示している。図５
のＬ１、Ｌ２、Ｌ３・・・は図１および図２のセクタＳ
１のＥＣＣブロック行Ｌ０、Ｌ１、Ｌ３・・・に対応す
る。説明を簡略化するため、ＥＣＣブロック行Ｌ１−Ｌ
４のみが示されている。
は、ＤＲＡＭバッファの利用効率を高めると共に、行列
両方向で連続的にアクセスできるようにするために、Ｅ
ＣＣブロックを２つのメモリ・バンクにインターリーブ
方式で記憶するようにした技術を提案している。２つの
バンクとしては、２つのＳＤＲＡＭ（同期ＤＲＡＭ）チ
ップが用いられる。図５は、この特許出願に開示された
メモリ・データ・マッピングを示している。図５の上側
の部分は図１のＥＣＣブロックの論理マッピングを示
し、下側の部分は２つのメモリ・バンク（バンク０およ
びバンク１）への物理的マッピングを示している。図５
のＬ１、Ｌ２、Ｌ３・・・は図１および図２のセクタＳ
１のＥＣＣブロック行Ｌ０、Ｌ１、Ｌ３・・・に対応す
る。説明を簡略化するため、ＥＣＣブロック行Ｌ１−Ｌ
４のみが示されている。
【００３０】バンク０および１のバイト行は、それぞ
れ、奇数個のバイト・ブロックに分けられる。各バイト
・ブロックは、行方向に同じ長さを有する。バンク０お
よび１の行方向の長さ（バイト数）は、２n×（２ｍ＋
１）によって表される。ここで、ｎおよびｍは正の整数
である。２nは１バイト・ブロックのバイト数であり、
この例では６４（ｎ＝６）である。２ｍ＋１はバイト・
ブロックの数であり、この例では３（ｍ＝１）である。
バンク０および１の行方向の長さは１９２バイトであ
る。１ＥＣＣブロック行のバイト数（この例では、１８
２バイト）をＹとしたとき、次の関係が成り立つ。 ２n×２ｍ＜Ｙ＜２n×（２ｍ＋１）
れ、奇数個のバイト・ブロックに分けられる。各バイト
・ブロックは、行方向に同じ長さを有する。バンク０お
よび１の行方向の長さ（バイト数）は、２n×（２ｍ＋
１）によって表される。ここで、ｎおよびｍは正の整数
である。２nは１バイト・ブロックのバイト数であり、
この例では６４（ｎ＝６）である。２ｍ＋１はバイト・
ブロックの数であり、この例では３（ｍ＝１）である。
バンク０および１の行方向の長さは１９２バイトであ
る。１ＥＣＣブロック行のバイト数（この例では、１８
２バイト）をＹとしたとき、次の関係が成り立つ。 ２n×２ｍ＜Ｙ＜２n×（２ｍ＋１）
【００３１】ＥＣＣブロックの各行Ｌ１、Ｌ２、Ｌ３・
・・もそれぞれ６４バイトの３つのバイト・ブロックに
分けられる。ＥＣＣブロック行Ｌ１の第１のバイト・ブ
ロックＡ０はバンク０のバイト・ブロックＡ０に記憶さ
れ、ＥＣＣブロック行Ｌ１の第２のバイト・ブロックＢ
０はバンク１のバイト・ブロックＢ０に記憶され、Ｌ１
の第３のバイト・ブロックＡ１はバンク０のバイト・ブ
ロックＡ１に記憶される。ＥＣＣブロック行Ｌ２の第１
のバイト・ブロックＢ１はバンク１のバイト・ブロック
Ｂ１に記憶され、Ｌ２の第２のバイト・ブロックＡ２は
バンク０のバイト・ブロックＡ２に記憶され、Ｌ２の第
３のバイト・ブロックＢ２はバンク１のバイト・ブロッ
クＢ２に記憶される。以下同様に、各ＥＣＣブロック行
はバンク０および１のバイト・ブロックにインターリー
ブ様式で記憶される。
・・もそれぞれ６４バイトの３つのバイト・ブロックに
分けられる。ＥＣＣブロック行Ｌ１の第１のバイト・ブ
ロックＡ０はバンク０のバイト・ブロックＡ０に記憶さ
れ、ＥＣＣブロック行Ｌ１の第２のバイト・ブロックＢ
０はバンク１のバイト・ブロックＢ０に記憶され、Ｌ１
の第３のバイト・ブロックＡ１はバンク０のバイト・ブ
ロックＡ１に記憶される。ＥＣＣブロック行Ｌ２の第１
のバイト・ブロックＢ１はバンク１のバイト・ブロック
Ｂ１に記憶され、Ｌ２の第２のバイト・ブロックＡ２は
バンク０のバイト・ブロックＡ２に記憶され、Ｌ２の第
３のバイト・ブロックＢ２はバンク１のバイト・ブロッ
クＢ２に記憶される。以下同様に、各ＥＣＣブロック行
はバンク０および１のバイト・ブロックにインターリー
ブ様式で記憶される。
【００３２】ＥＣＣブロック行Ｌ１を取り出すときは、
バイト・ブロックＡ０、Ｂ０、Ａ１がバンク０および１
間で交互にアクセスされ、ＥＣＣブロック行Ｌ２を取り
出すときは、バイト・ブロックＢ１、Ａ２、Ｂ２がバン
ク１および０間で交互にアクセスされる。左側のＥＣＣ
ブロック列を取り出すときは、バイト・ブロックＡ０、
Ｂ１、Ａ３、Ｂ４・・・がバンク０および１間で交互に
アクセスされ、中央のＥＣＣブロック列を取り出すとき
は、バイト・ブロックＢ０、Ａ２、Ｂ３、Ａ５・・・が
バンク１および０間で交互にアクセスされる。なお、実
際の列方向の誤り訂正処理ではＥＣＣブロックがバイト
列単位で処理されるので、ＥＣＣブロックのもっとも左
側のバイト列は、バイト・ブロック列Ａ０、Ｂ１、Ａ
３、Ｂ４・・・の最も左のバイトを選択することによっ
て取り出される。
バイト・ブロックＡ０、Ｂ０、Ａ１がバンク０および１
間で交互にアクセスされ、ＥＣＣブロック行Ｌ２を取り
出すときは、バイト・ブロックＢ１、Ａ２、Ｂ２がバン
ク１および０間で交互にアクセスされる。左側のＥＣＣ
ブロック列を取り出すときは、バイト・ブロックＡ０、
Ｂ１、Ａ３、Ｂ４・・・がバンク０および１間で交互に
アクセスされ、中央のＥＣＣブロック列を取り出すとき
は、バイト・ブロックＢ０、Ａ２、Ｂ３、Ａ５・・・が
バンク１および０間で交互にアクセスされる。なお、実
際の列方向の誤り訂正処理ではＥＣＣブロックがバイト
列単位で処理されるので、ＥＣＣブロックのもっとも左
側のバイト列は、バイト・ブロック列Ａ０、Ｂ１、Ａ
３、Ｂ４・・・の最も左のバイトを選択することによっ
て取り出される。
【００３３】図５のメモリ・データ・マッピングでは、
各バンクは行方向に連続アドレスを有する。また、隣接
する行は異なるバンクに記憶され、各バンクは、プリチ
ャージなどに要する内部回路遅延が見かけ上、外部から
見えないようにバンク・インターリーブ方式でアクセス
できるため、列方向にアドレスを変えた場合でも（１９
２を加算する）、列データを連続的に取り出すことがで
きる。したがって、この方式によれば、行列の両方向で
高速アクセスを実現することができる。
各バンクは行方向に連続アドレスを有する。また、隣接
する行は異なるバンクに記憶され、各バンクは、プリチ
ャージなどに要する内部回路遅延が見かけ上、外部から
見えないようにバンク・インターリーブ方式でアクセス
できるため、列方向にアドレスを変えた場合でも（１９
２を加算する）、列データを連続的に取り出すことがで
きる。したがって、この方式によれば、行列の両方向で
高速アクセスを実現することができる。
【００３４】また、各バンクの行方向の長さは１９２バ
イトであるのに対し、ＥＣＣブロック行は１８２バイト
の長さである。したがって、ＥＣＣブロックの右側のバ
イト・ブロック列Ａ１、Ｂ２、Ａ４、Ｂ５・・・を記憶
するバンク・ブロックのみが５４バイトのデータを記憶
する。この時の記憶領域使用効率は１８２／１９２＝
０．９４８となり、高い使用効率が得られる。
イトであるのに対し、ＥＣＣブロック行は１８２バイト
の長さである。したがって、ＥＣＣブロックの右側のバ
イト・ブロック列Ａ１、Ｂ２、Ａ４、Ｂ５・・・を記憶
するバンク・ブロックのみが５４バイトのデータを記憶
する。この時の記憶領域使用効率は１８２／１９２＝
０．９４８となり、高い使用効率が得られる。
【００３５】したがって、図５のバンク・インターリー
ブ方式によれば、高速アクセスと高い記憶領域使用効率
を得ることができる。しかしながら、各バンク行当た
り、２ n×（２ｍ＋１）−Ｙ＝１９２−１８２＝１０バ
イトの空領域を含む。
ブ方式によれば、高速アクセスと高い記憶領域使用効率
を得ることができる。しかしながら、各バンク行当た
り、２ n×（２ｍ＋１）−Ｙ＝１９２−１８２＝１０バ
イトの空領域を含む。
【００３６】本発明は、図４のＤＲＡＭバッファ２２に
図５のバンク・インターリーブ方式を使用すると共に、
バンク行当たり１０バイトの不使用領域にシンドローム
を記憶するものである。シンドローム生成器３８は、各
ＥＣＣブロック行毎に１０バイトのシンドロームを生成
するから、ＥＣＣブロック行をバンクにインターリーブ
記憶すると共に、関連する１０バイトのシンドローム
を、１０バイトの不使用領域に記憶することにより、Ｄ
ＲＡＭバッファ２２の使用効率を１００％に高めること
ができる。
図５のバンク・インターリーブ方式を使用すると共に、
バンク行当たり１０バイトの不使用領域にシンドローム
を記憶するものである。シンドローム生成器３８は、各
ＥＣＣブロック行毎に１０バイトのシンドロームを生成
するから、ＥＣＣブロック行をバンクにインターリーブ
記憶すると共に、関連する１０バイトのシンドローム
を、１０バイトの不使用領域に記憶することにより、Ｄ
ＲＡＭバッファ２２の使用効率を１００％に高めること
ができる。
【００３７】以上、特定の実施例について説明したが、
本発明の範囲内で種々の変更をしうることは当業者に明
らかであろう。例えば、実施例では、行方向の誤り訂正
処理の後に列方向の誤り訂正処理を行ったが、先に列方
向の誤り訂正を行う場合にも、本発明を適用しうる。た
だし、この場合は、ＥＣＣブロック全体がＤＲＡＭバッ
ファ２２に記憶されるまでは、誤り訂正処理を開始する
ことができない。先に行方向の誤り訂正処理を行う場合
は、１つ以上のＥＣＣブロック行がＤＲＡＭバッファに
記憶されたとき誤り訂正処理を開始しうるので、この方
が有利である。また、実施例では、特定の構造のデータ
・フォーマットが用いられたが、他のデータ・フォーマ
ットを使用することも可能である。
本発明の範囲内で種々の変更をしうることは当業者に明
らかであろう。例えば、実施例では、行方向の誤り訂正
処理の後に列方向の誤り訂正処理を行ったが、先に列方
向の誤り訂正を行う場合にも、本発明を適用しうる。た
だし、この場合は、ＥＣＣブロック全体がＤＲＡＭバッ
ファ２２に記憶されるまでは、誤り訂正処理を開始する
ことができない。先に行方向の誤り訂正処理を行う場合
は、１つ以上のＥＣＣブロック行がＤＲＡＭバッファに
記憶されたとき誤り訂正処理を開始しうるので、この方
が有利である。また、実施例では、特定の構造のデータ
・フォーマットが用いられたが、他のデータ・フォーマ
ットを使用することも可能である。
【００３８】
【発明の効果】本発明では、フォーマッタと第１のバッ
ファ記憶装置との間にシンドローム生成器を配置し、シ
ンドロームのみを誤り訂正用の第２のバッファ記憶装置
およびデコーダへ転送する。したがって、データ転送に
要する時間を大幅に短縮でき、誤り訂正処理を高速化す
ることができる。
ファ記憶装置との間にシンドローム生成器を配置し、シ
ンドロームのみを誤り訂正用の第２のバッファ記憶装置
およびデコーダへ転送する。したがって、データ転送に
要する時間を大幅に短縮でき、誤り訂正処理を高速化す
ることができる。
【００３９】また、第１のバッファ記憶装置にバンク・
インターリーブ記憶方式を使用し、シンドロームを各バ
ンクの不使用行領域に記憶することにより、第１のバッ
ファ記憶装置の使用効率を改善することができる。
インターリーブ記憶方式を使用し、シンドロームを各バ
ンクの不使用行領域に記憶することにより、第１のバッ
ファ記憶装置の使用効率を改善することができる。
【００４０】さらに、シンドロームを記憶するのに付加
的な記憶装置を必要とせず、特別の記憶制御も必要ない
から、経済的である。フォーマッタと第１のバッファ記
憶装置との間にシンドローム生成器を追加する必要があ
るが、シンドローム生成器は比較的簡単なゲートで構成
され、安価であるから、シンドローム生成器の追加はシ
ステム全体のコストにはほとんど影響しない程度であ
る。
的な記憶装置を必要とせず、特別の記憶制御も必要ない
から、経済的である。フォーマッタと第１のバッファ記
憶装置との間にシンドローム生成器を追加する必要があ
るが、シンドローム生成器は比較的簡単なゲートで構成
され、安価であるから、シンドローム生成器の追加はシ
ステム全体のコストにはほとんど影響しない程度であ
る。
【図１】ＤＶＤで使用されるＥＣＣブロックのデータ・
フォーマットを示す図である。
フォーマットを示す図である。
【図２】ＤＶＤに記録されるセクタ・データの記録フォ
ーマットを示す図である。
ーマットを示す図である。
【図３】従来のＤＶＤ記憶システムの概略構成を示す図
である。
である。
【図４】本発明の実施例によるＤＶＤ記憶システムの概
略構成を示す図である。
略構成を示す図である。
【図５】ＤＲＡＭバッファへのデータ・マッピングを示
す図である。
す図である。
１ ＥＣＣブロック １１ ＤＶＤ １２ モータ １３ 読み取りヘッド １６ 読み取り回路 １８ デイジタル・サーボ・プロセッサ ２０ フォーマッタ ２２ ＤＲＡＭバッファ（第１のバッファ記憶装置） ２４ ＳＲＡＭバッファ（第２のバッファ記憶装置） ２６ デコーダ ２８ シンドローム生成器 ３０ 誤り訂正回路 ３２ ＭＰＵ ３６ データ・バス ３８ シンドローム生成器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 光治 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲 事業所内 (72)発明者 金井 俊夫 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲 事業所内 (72)発明者 國枝 栄治 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲 事業所内 (56)参考文献 特開 平10−117148（ＪＰ，Ａ) 特開 平10−229344（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/10 330 G11B 20/00 H03M 13/00
Claims (11)
- 【請求項１】行列に配列されたデータおよび各行に対す
る行誤り訂正符号を少なくとも含むＥＣＣブロックを生
成するフォーマッタと、 前記フォーマッタからの各ＥＣＣブロック行に基づいて
シンドロームを生成するシンドローム生成器と、 前記シンドローム生成器からＥＣＣブロック行および関
連するシンドロームを受け取って記憶する第１のバッフ
ァ記憶装置と、 前記第１のバッファ記憶装置から前記シンドロームを受
け取って、前記第１のバッファ記憶装置内のＥＣＣブロ
ック行について誤り訂正処理を行なう誤り訂正符号デコ
ーダとを含み、 前記第１のバッファ記憶装置は、２n×（２ｍ＋１）
（ここで、ｎおよびｍは正の整数）のバイト長を有し且
つ（２ｍ＋１）個のバイト・ブロックに分割されたバイ
ト行を有し、 前記ＥＣＣブロック行のバイト長Ｙは、２n×２ｍ＜Ｙ
＜２n×（２ｍ＋１）であり、各前記ＥＣＣブロック行
は２nのバイト長のブロック単位で前記バイト・ブロッ
クに記憶され、 各前記ＥＣＣブロック行に対するシンドロームは、当該
ＥＣＣブロック行の（２ｍ＋１）番目のブロックが記憶
されたバイト・ブロックの、バイト長［２n×（２ｍ＋
１）−Ｙ］の空領域に記憶される、 誤り訂正システム。 - 【請求項２】前記第１のバッファ記憶装置は第１および
第２のバンクを有し、 前記バンクの各行は２n×（２ｍ＋１）（ここで、ｎお
よびｍは正の整数）のバイト長を有し且つ（２ｍ＋１）
個のバイト・ブロックに分割されており、 前記ＥＣＣブロック行のバイト長Ｙは、２n×２ｍ＜Ｙ
＜２n×（２ｍ＋１）であり、各前記ＥＣＣブロック行
は２nのバイト長のブロック単位で前記第１および第２
のバンクの前記バイト・ブロックに交互にインターリー
ブ様式で記憶され、 各前記ＥＣＣブロック行に対するシンドロームは、当該
ＥＣＣブロック行の（２ｍ＋１）番目のブロックが記憶
されたバンク・バイト・ブロックの、バイト長［２n×
（２ｍ＋１）−Ｙ］の空領域に記憶されることを特徴と
する請求項１に記載の誤り訂正システム。 - 【請求項３】前記Ｙは１８２バイトであり、ｎは６であ
り、ｍは１であり、前記シンドロームは１０バイト長で
あることを特徴とする請求項１または２に記載の誤り訂
正システム。 - 【請求項４】前記第１のバッファ記憶装置から前記シン
ドロームを受取る第２のバッファ記憶装置を含み、 前記デコーダは、前記第２のバッファ記憶装置から各Ｅ
ＣＣブロック行に対するシンドロームを受取り、前記第
１のバッファ記憶装置に記憶されたＥＣＣブロック行に
ついて誤り訂正処理を行なうことを特徴とする請求項１
〜３のいずれか１項に記載の誤り訂正システム。 - 【請求項５】前記ＥＣＣブロックは、各列に対する列誤
り訂正符号を含み、 前記デコーダは、ＥＣＣブロック行の誤り訂正処理の後
に、必要に応じて、前記第１のバッファ記憶装置内のＥ
ＣＣブロック列について誤り訂正処理をすることを特徴
とする請求項４に記載の誤り訂正システム。 - 【請求項６】行列に配列されたデータおよび各行に対す
る行誤り訂正用符号を少なくとも含むＥＣＣブロックの
各ＥＣＣブロック行に基づいてシンドロームを生成する
ステップと、 前記ＥＣＣブロック行および関連するシンドロームをバ
ッファ記憶装置に記憶するステップと、 前記バッファ記憶装置の前記シンドロームを誤り訂正符
号デコーダへ転送して、前記バッファ記憶装置における
ＥＣＣブロック行について誤り訂正処理を行なうステッ
プとを含み、 前記バッファ記憶装置は、２n×（２ｍ＋１）（ここ
で、ｎおよびｍは正の整数）のバイト長を有し且つ（２
ｍ＋１）個のバイト・ブロックに分割されたバイト行を
有し、 前記ＥＣＣブロック行のバイト長Ｙは、２n×２ｍ＜Ｙ
＜２n×（２ｍ＋１）であり、各前記ＥＣＣブロック行
は２nのバイト長のブロック単位で前記バイト・ブロッ
クに記憶され、 各前記ＥＣＣブロック行に対するシンドロームは、当該
ＥＣＣブロック行の（２ｍ＋１）番目のブロックが記憶
されたバイト・ブロックの、バイト長［２n×（２ｍ＋
１）−Ｙ］の空領域に記憶される、 誤り訂正方法。 - 【請求項７】前記バッファ記憶装置は第１および第２の
バンクを有し、 前記バンクの各行は２n×（２ｍ＋１）（ここで、ｎお
よびｍは正の整数）のバイト長を有し且つ（２ｍ＋１）
個のバイト・ブロックに分割されており、 前記ＥＣＣブロック行のバイト長Ｙは、２n×２ｍ＜Ｙ
＜２n×（２ｍ＋１）であり、各前記ＥＣＣブロック行
は２nのバイト長のブロック単位で前記第１および第２
のバンクの前記バイト・ブロックに交互にインターリー
ブ様式で記憶され、 各前記ＥＣＣブロック行に対するシンドロームは、当該
ＥＣＣブロック行の（２ｍ＋１）番目のブロックが記憶
されたバンク・バイト・ブロックの、バイト長［２n×
（２ｍ＋１）−Ｙ］の空領域に記憶されることを特徴と
する請求項６に記載の誤り訂正方法。 - 【請求項８】前記ＥＣＣブロックは、各列に対する列誤
り訂正符号を含み、 前記デコーダは、ＥＣＣブロック行の誤り訂正処理の後
に、必要に応じて、前記バッファ記憶手段内のＥＣＣブ
ロック列について誤り訂正処理をすることを特徴とする
請求項６または７に記載の誤り訂正方法。 - 【請求項９】データおよび積符号形式の誤り訂正符号を
含むセクタ・データを記憶した記憶媒体と、 前記記憶媒体から読み出されたセクタ・データをフォー
マットし、行列に配列されたデータ、各行に対する行誤
り訂正符号および各列に対する列誤り訂正符号を含むＥ
ＣＣブロックを生成するフォーマッタと、 前記フォーマッタからＥＣＣブロック行を順次に受け取
り、各ＥＣＣブロック行に基づいてシンドロームを発生
するシンドローム生成器と、 前記シンドローム生成器からＥＣＣブロック行および関
連するシンドロームを受け取る第１のバッファ記憶装置
と、 前記第１の記憶装置から前記シンドロームを受取る第２
のバッファ記憶装置と、 前記第２のバッファ記憶装置から前記シンドロームを受
取り、前記第１のバッファ記憶装置に記憶されたＥＣＣ
ブロック行について誤り訂正処理を行なうデコーダとを
含み、 前記シンドローム生成器は、前記ＥＣＣブロック行を前
記第１のバッファ記憶装置へ転送すると共に、前記ＥＣ
Ｃブロック行に対するシンドロームを生成して前記第１
のバッファ記憶装置に記憶し、 前記第１のバッファ記憶装置は第１および第２のバンク
を有し、 前記バンクの各行は２n×（２ｍ＋１）（ここで、ｎお
よびｍは正の整数）のバイト長を有し且つ（２ｍ＋１）
個のバイト・ブロックに分割されており、 前記ＥＣＣブロック行のバイト長Ｙは、２n×２ｍ＜Ｙ
＜２n×（２ｍ＋１）であり、各前記ＥＣＣブロック行
は２nのバイト長のブロック単位で前記第１および第２
のバンクの前記バイト・ブロックに交互にインターリー
ブ様式で記憶され、 各前記ＥＣＣブロック行に対する前記シンドロームは、
当該ＥＣＣブロック行の（２ｍ＋１）番目のブロックが
記憶されたバンク・バイト・ブロックの、バイト長［２
n×（２ｍ＋１）−Ｙ］の空領域に記憶される、 データ記憶システム。 - 【請求項１０】前記Ｙは１８２バイトであり、ｎは６で
あり、ｍは１であり、前記シンドロームは１０バイト長
であることを特徴とする請求項９に記載のデータ記憶シ
ステム。 - 【請求項１１】前記第１のバッファ記憶装置は、前記フ
ォーマッタからＥＣＣブロック行を順次に受け取って１
ＥＣＣブロック分のデータを記憶し、 前記第２のバッファ記憶装置は、ＥＣＣブロック行の誤
り訂正処理の後に、必要に応じて、前記第１のバッファ
記憶装置内のＥＣＣブロック列について誤り訂正処理を
することを特徴とする請求項９または１０に記載のデー
タ記憶システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27191298A JP3272308B2 (ja) | 1998-09-25 | 1998-09-25 | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム |
| TW088112956A TW436767B (en) | 1998-09-25 | 1999-07-30 | Error correction system, error correction method, and data memory with error correction function |
| KR1019990033468A KR100339452B1 (ko) | 1998-09-25 | 1999-08-14 | 오류 정정 시스템, 오류 정정 방법 및 오류 정정 기능을 갖는 데이타 기억 시스템 |
| SG9904524A SG86356A1 (en) | 1998-09-25 | 1999-09-15 | Error correction system, error correction method, and data memory with correction function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27191298A JP3272308B2 (ja) | 1998-09-25 | 1998-09-25 | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000112776A JP2000112776A (ja) | 2000-04-21 |
| JP3272308B2 true JP3272308B2 (ja) | 2002-04-08 |
Family
ID=17506620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27191298A Expired - Fee Related JP3272308B2 (ja) | 1998-09-25 | 1998-09-25 | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3272308B2 (ja) |
| KR (1) | KR100339452B1 (ja) |
| SG (1) | SG86356A1 (ja) |
| TW (1) | TW436767B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010081335A (ko) | 2000-02-12 | 2001-08-29 | 구자홍 | 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법 |
| CN100530980C (zh) * | 2003-07-09 | 2009-08-19 | 汤姆森特许公司 | 里德-所罗门乘积码的错误校正方法 |
| US7607071B2 (en) * | 2005-01-28 | 2009-10-20 | Intel Corporation | Error correction using iterating generation of data syndrome |
| KR100724211B1 (ko) * | 2006-05-09 | 2007-05-31 | 엘지전자 주식회사 | 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법 |
| JP2008077458A (ja) | 2006-09-22 | 2008-04-03 | Fujitsu Ltd | 記憶データ処理装置、記憶装置、記憶データ処理プログラム |
| KR102281751B1 (ko) * | 2015-10-01 | 2021-07-27 | 에스케이하이닉스 주식회사 | 플래시 메모리 시스템 동작 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761220A (en) * | 1994-09-19 | 1998-06-02 | Cirrus Logic, Inc. | Minimum latency asynchronous data path controller in a digital recording system |
-
1998
- 1998-09-25 JP JP27191298A patent/JP3272308B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-30 TW TW088112956A patent/TW436767B/zh not_active IP Right Cessation
- 1999-08-14 KR KR1019990033468A patent/KR100339452B1/ko not_active IP Right Cessation
- 1999-09-15 SG SG9904524A patent/SG86356A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000022714A (ko) | 2000-04-25 |
| TW436767B (en) | 2001-05-28 |
| KR100339452B1 (ko) | 2002-06-05 |
| JP2000112776A (ja) | 2000-04-21 |
| SG86356A1 (en) | 2002-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863252B2 (ja) | 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法 | |
| JP3307579B2 (ja) | データ記憶システム | |
| US6158040A (en) | Rotated data-aligmnent in wade embedded DRAM for page-mode column ECC in a DVD controller | |
| JP3896206B2 (ja) | Ｅｃｃブロック構造を使用する記憶装置のための符号化方法及びシステム | |
| US6363511B1 (en) | Device and method for decoding data streams from storage media | |
| US20070061691A1 (en) | System for encoding digital data and method of the same | |
| JP2007115390A (ja) | メモリ機器、データを転送する方法、およびデータを格納する方法 | |
| US20070050663A1 (en) | Error correction apparatus for performing consecutive reading of multiple code words | |
| JP3272308B2 (ja) | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム | |
| CN101256803B (zh) | 错误校正设备和记录及再现设备 | |
| JPH1198462A (ja) | データ再生装置 | |
| US5586127A (en) | Apparatus and method for correcting error in data read from recording medium | |
| US6697921B1 (en) | Signal processor providing an increased memory access rate | |
| JP3313056B2 (ja) | Ｃｄ−ｒｏｍドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 | |
| US20050055622A1 (en) | Device and method for generating error correction code | |
| JP2605270B2 (ja) | エラー訂正及びチエツク装置 | |
| JP2000137651A (ja) | データ誤り訂正装置およびその方法 | |
| KR100390120B1 (ko) | 신호 처리 장치 | |
| JP3259688B2 (ja) | データ処理回路 | |
| JP3022688B2 (ja) | 補助記憶装置 | |
| JP2001237715A (ja) | 復号装置 | |
| JP2001144628A (ja) | データ転送装置 | |
| JP2003177973A (ja) | データ処理装置 | |
| JPS62221223A (ja) | デ−タ伝送方法 | |
| JP2001143408A (ja) | 記録再生装置及びデータ誤り訂正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |