KR100216045B1 - 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 - Google Patents

Abstract

본 발명은 1비트의 데이터를 1바이트 영역에 저장하는 프로그램형 제어기에서 1 비트의 데이터를 1바이트 영역에 중복하여 저장하고, 중복된 데이터로부터 과반수 법칙에 의하여 데이터를 수정하는 투표투를 도입하여 메모리를 효율적으로 활용할 수 있을 뿐 만 아니라, 데이터의 결함을 수정할 수 있는 프로그램형 제어기의 비트 연산 처리 장치를 제공한다.

Description

프로그램형 제어기의 비트 연산 처리 장치.

제1도는 본 발명에 의한 비트 연산 처리 장치의 일실시예의 구성도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 데이터 메모리 20 : 투표부

30 : 마이크로프로세서

본 발명은 비트 타입 데이터를 바이트 단위로 저장하게 되는 프로그램형 제어기에서의 비트 연산 처리 장치에 관한 것으로서, 특히 데이터를 중복하여 저장함에 의하여 데이터의 결함에 의한 연산의 오동작을 방지 할 수 있는 프로그램형 제어기의 비트 연산 처리 장치에 관한 것이다.

종래의 프로그램형 제어기는 메로리를 절약하기 위하여 비트 타입으로 데이터를 저장하는 것이 일반적이었다. 그러나, 비트 타입 어드레싱을 구현하기 위하여 일반적인 프로세서를 사용하는 경우 처리 시간이 길어지는 단점이 있었다. 현대의 컴퓨터 기술에 의하여 메모리 용량이 확장되므로 근래에는 하나의 비트를 하나의 바이트에 저장하는 방법을 많이 사용하는 추세이다.

본 발명의 목적은 하나의 비트를 하나의 바이트에 저장하는 프로그램형 제어기에서 하나의 바이트에 하나의 비트를 중복하여 저장하여 데이터의 결함에 대하여 보다 안정한 프로그램형 제어기의 비트 연산 처리 장치를 제공하는데 있다.

상기한 바와 같은 본 발명의 목적은 1비트의 데이터를 데이터 메모리의 1바이트 영역에 저장하는 프로그램형 제어기의 비트 연산 처리 장치에 있어서, 상기 데이터 메모리의 각 바이트는 1비트의 데이터를 중복하여 저장하고 있는 데이터 메모리이며, 상기 비트 연산 처리 장치는 상기 데이터 메모리의 각 바이트의 중복된 데이터 중 과반수 법칙에 의하여 선택된 데이터에 의하여 중복된 데이터를 수정하여 출력하는 제 1투표부, 상기 제 1투표부에 의하여 출력되는 중복 데이터를 사용하여 비트 연산을 중복 수행하는 마이크로프로세서, 및 상기 마이크로프로세서에 의한 연산 결과 중복된 데이터를 입력 받아서 중복된 데이터 중 과반수 법칙에 의하여 선택된 데이터에 의하여 중복된 데이터를 수정하는 제 2투표부를 포함하는 비트 연산 처리 장치에 의하여 달성 된다.

이하에서는 첨부된 도면을 참조하면서 본 발명의 바람직한 일실시예를 상세하게 설명한다.

제1도는 본 발명 에 의한 프로그램형 제어기의 비트 연산 장치의 일실시예를 나타내는 도면이다.

한 비트의 데이터는 데이터 메모리(10)의 한 바이트의 영역에 저장된다. 즉, 0 또는 1의 한 비트의 데이터가 데이터 메모리 (10)의 각 어드레스에 해당하는 한 바이트에 저장된다. 제1도에 도시된 바와 같은 본 발명의 바람직한 일실시예에서는 한 바이트의 8비트중 5개의 비트에 한 비트의 데이터를 중복하여 저장한다.

예를 들어, 제1도에서 보이는 바와 같이, 어드레스 '0000H'에 '1'를 저장하는 경우, 본 발명의 일실시예에 따르면 8비트 중 3비트를 남겨두고 나머지 5비트에 '1'를 중복하여 '11111'을 저장한다. 어드레스 '0000H'에 '0'을 저장하는 경우에도 마찬가지로 '00000'을 저장한다.

연산 수행시 데이터 메모리(10)로부터 읽혀지는 데이터는 마이크로프로세서 (30)로 입력되기 전에, 투표부(voting)를 거친다.

투표부(20)에서는 데이터 메모리 (10)로부터 읽혀지는 데이터 중 중복회 수가 많은 데이터를 선택하여 마이크로 프로세서(30)로 출력한다. 상기한 바와 같은 작용에의 하면, 만약 데이터 메모리 (10)에 오류가 생기거나, 읽어내는 과정에서 오류가 생겨서 중복되어 저장된 데이터 중 일부에 결함이 생기는 경우에도 과반수 법칙에 의하여 올바른 데이터로 수정하여 마이크로 프로세서(30)로 출력하게 된다.

본 발명의 일실시예에서와 같이, 1비트의 데이터를 5번 중복하여 저장하는 경우, 투표부(20)에서는 5비트의 데이터 중에서 '1' 또는 '0'의 개수가 3 보다 큰 것을 선택하여 5비트의 데이터를 수정하여 출력한다.

예를 들어 중복 저장된 '11111' 데이터에 결함이 생겨서 '11101'이 되는 경우에도 투표부(20)는 '11101' 데이터를 '11111' 데이터로 고쳐서 마이크로 프로세서 (30)로 전달한다. 일반적으로 저장된 데이터에 생길 수 있는 결함은 과반수를 넘지는 않을 것이므로, 상기한 바와 같은 본 발명 에 의한 장치는 대부분의 경우 타당한 결과를 준다.

마이크로프로세서(30)는 중복된 5비트의 데이터를 입력 받아서 5 비트에 대한 연산을 동시에 수행한다.

마이크로프로세서(30)에 의한 연산이 끝난 후, 연산 결과를 데이터 메모리(10)에 기록하는 때에도 투표부(20)를 거친다. 이는 마이크로프로세서 (30)의 연산시 오류가 발생하거나 어떠한 순간적인 노이즈에 의하여 연산 결과에 결함이 발생하는 경우에도 과반수 법칙에 의하여 이를 수정하여 출력하게 한다.

본 발명은 1 비트의 데이터를 1 바이트 영역에 저장하는 경우, 1 비트의 데이터를 중복하여 저장함에 의하여 낭비되는 나머지 비트의 영역을 활용할 수 있는 장점이 있다.

이상에서 설명한 바와 같이, 본 발명은 1 비트의 데이터를 1바이트 영역에 저장하는 프로그램형 제어기에서 1 비트의 데이터를 1바이트 영역에 중복하여 저장하고, 중복된 데이터로부터 과반수 법칙에 의하여 데이터를 수정하는 투표부를 도입하여 메모리를 효율적으로 활용할 수 있을 뿐만 아니라, 데이터의 결함을 수정할 수 있는 프로그램형 제어기의 비트 연산 처리 장치를 제공한다.

Claims (1)

1비트의 데이터를 데이터 메모리의 1바이트 영역제 저장하는 프로그램형 제어기의 비트 연산 처리 장치에 있어서, 상기 데이터 메모리의 각 바이트는 1비트의 데이터를 중복하여 저장하고 있는 데이터 메모리이며, 상기 비트 연산 처리 장치는 상기 데이터 메모리의 각 바이트의 중복 된 데이터 중 과반수 법칙에 의하여 선택된 데이터에 의하여 중복된 데이터를 수정하여 출력하는 제 1투표부, 상기 제 1투표부에 의하여 출력되는 중복 데이터를 사용하여 비트 연산을 중복 수행하는 마이크로프로세서, 및 상기 마이크로프로세서에 의한 연산 결과 중복된 데이터를 입력 받아서 중복된 데이터 중 과반수 법칙에 의하여 선택된 데이터에 의하여 중복된 데이터를 수정하는 제 2투표부를 포함하는 비트 연산 처리 장치.