SU364032A1 - Устройство для исправления ошибок при итеративном кодировании - Google Patents
Устройство для исправления ошибок при итеративном кодированииInfo
- Publication number
- SU364032A1 SU364032A1 SU1616781A SU1616781A SU364032A1 SU 364032 A1 SU364032 A1 SU 364032A1 SU 1616781 A SU1616781 A SU 1616781A SU 1616781 A SU1616781 A SU 1616781A SU 364032 A1 SU364032 A1 SU 364032A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- register
- block
- correcting errors
- outputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
1
Изобретение относитс к области запоминающих устройств и предназначено дл исправлени ошибок при итеративном кодировании .
Известно устройство дл исправлени ошибок при итеративном кодировании, содержащее блок хранени информации, блок исправлени ошибок дл кода, записанного по строкам , который подключен к входам сумматора но модулю два всех строк кода и перемножител , к другому входу которого подсоединен выход сигнала вектора ошибок блока исправлени ошибок. Выход перемножител св зан через блок сравнени с блоком номеров, разрешающих запись номера строки из блока управлени . Выход импульсов каждой комбинации блока исправлени ошибок соединен с входом полусумматора, другой вход которого через ключ, подключенный к выходу блока номеров , св зан с выходом сумматора.
Однако такие устройства имеют сложную схему.
Известны также устройства обнаружени ошибок в блоке пам ти по строкам, выполненные в виде сумматоров по модулю два и устройства обнаружени ошибок по столбцам, представл ющие собой регистр, счетные входы которого подключены к выходам блока пам ти . Эти устройства просты, но не позвол ют исправл ть ошибки в блоке пам ти.
Цель изобретенн - упрощение устройства дл исправлени ошибок ири итеративном кодировании.
Это достигаетс тем, что выходы блока хранени информации соединены с соответствующими входами сумматора по модулю два, регистра со счетными входами и с первыми входами схем «отрицание равнозначности. Выходы регистра со счетными входами св заны с первыми входами ключей переписи информации этого регистра, вторые входы которых соединены с выходом дешифратора блока хранени информации. Выходы этих ключей подключены к регистру запоминани ошибок, выходы которого соединены с первыми входами ключей переписи информации регистра запоминани ошибок. Вторые входы ключей св заны с выходом сумматора по модулю два, а их выходы - с вторыми входами схем «отрицание равнозначности.
На чертелсе показана блок-схема предлагаемого устройства.
Устройство содержит дешифратор / адреса , блок 2 хранени информации, подключенный к сумматору 3 по модулю два, к регистру 4 со счетными входами 5 и к первым входам схем 6 «отрицание равнозначности и ключи 7 переписи информации регистра 4. Одни входы ключей соединены с выходами регистра , а другие - с выходом 8 дешифратора,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1616781A SU364032A1 (ru) | 1971-01-25 | 1971-01-25 | Устройство для исправления ошибок при итеративном кодировании |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1616781A SU364032A1 (ru) | 1971-01-25 | 1971-01-25 | Устройство для исправления ошибок при итеративном кодировании |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU364032A1 true SU364032A1 (ru) | 1972-12-25 |
Family
ID=20464772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1616781A SU364032A1 (ru) | 1971-01-25 | 1971-01-25 | Устройство для исправления ошибок при итеративном кодировании |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU364032A1 (ru) |
-
1971
- 1971-01-25 SU SU1616781A patent/SU364032A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6327734B2 (ru) | ||
| US3098994A (en) | Self checking digital computer system | |
| US3192362A (en) | Instruction counter with sequential address checking means | |
| US3588819A (en) | Double-character erasure correcting system | |
| US2798156A (en) | Digit pulse counter | |
| SU364032A1 (ru) | Устройство для исправления ошибок при итеративном кодировании | |
| GB1014628A (en) | Data processing system | |
| US4069473A (en) | Associative memory | |
| RU51428U1 (ru) | Отказоустойчивый процессор повышенной достоверности функционирования | |
| GB898594A (en) | Improvements in and relating to arithmetic devices | |
| US3771133A (en) | Memory device having main shift register and supplementary shift register | |
| US3196259A (en) | Parity checking system | |
| RU204275U1 (ru) | Отказоустойчивый процессор с коррекцией ошибок в байте информации | |
| GB1056029A (en) | Apparatus for indicating error in digital signals | |
| US3061193A (en) | Magnetic core arithmetic unit | |
| SU525088A1 (ru) | Устройство дл сложени | |
| SU429423A1 (ru) | Арифметическое устройство | |
| SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
| US3207888A (en) | Electronic circuit for complementing binary coded decimal numbers | |
| SU415660A1 (ru) | ||
| SU451080A1 (ru) | Микропрограммное устройство управлени | |
| US3244865A (en) | Asynchronous binary computer system using ternary components | |
| SU593211A1 (ru) | Цифровое вычислительное устройство | |
| SU1660054A1 (ru) | Зaпomиhaющee уctpoйctbo c koppekциeй moдульhыx oшибok | |
| SU428455A1 (ru) | Устройство для контроля запоминающихмодулей |