TWI776483B - 循環碼之編碼與解碼方法 - Google Patents

循環碼之編碼與解碼方法 Download PDF

Info

Publication number
TWI776483B
TWI776483B TW110114934A TW110114934A TWI776483B TW I776483 B TWI776483 B TW I776483B TW 110114934 A TW110114934 A TW 110114934A TW 110114934 A TW110114934 A TW 110114934A TW I776483 B TWI776483 B TW I776483B
Authority
TW
Taiwan
Prior art keywords
error
parameter value
polynomial
error parameter
decoding device
Prior art date
Application number
TW110114934A
Other languages
English (en)
Other versions
TW202243418A (zh
Inventor
李崇道
陳延華
Original Assignee
義守大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 義守大學 filed Critical 義守大學
Priority to TW110114934A priority Critical patent/TWI776483B/zh
Application granted granted Critical
Publication of TWI776483B publication Critical patent/TWI776483B/zh
Publication of TW202243418A publication Critical patent/TW202243418A/zh

Links

Images

Landscapes

  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一種循環碼之編碼與解碼方法，一編碼裝置產生一生成多項式，以產生並經由一傳輸通道傳送一碼字訊號至一解碼裝置，該解碼裝置在接收到一相關於該碼字訊號的數位訊號後，設定一錯誤參數值，並根據該錯誤參數值計算出多個已知癥狀，且根據該等癥狀及該錯誤參數值產生一包括零元素的係數矩陣，再根據該係數矩陣及該等已知癥狀，產生一錯誤定位多項式，並計算出該錯誤定位多項式的所有根，當所有根的數量等於該錯誤參數值時，根據該錯誤定位多項式的所有根，求得多個錯誤位置，最後根據該等錯誤位置更正該數位訊號的錯誤，以產生一傳輸資料。

Description

循環碼之編碼與解碼方法
本發明是有關於一種編碼與解碼方法，特別是指一種循環碼之編碼與解碼方法。
代數解碼是一種可以利用代碼構造和基本屬性來解碼循環碼之有效率的方法，特別是里德-所羅門碼(Reed-Solomon code, RS code)、BCH碼(Bose–Chaudhuri–Hocquenghem code)，以及二次剩餘碼(Quadratic Residue Code)。標準的代數解碼過程包括三個關鍵步驟：1.從接收到的向量計算癥狀；2.確定錯誤定位多項式(error-locator polynomial)，其中錯誤定位多項式的根指示出錯誤的位置；及3.評估錯誤幅度(error magnitudes)。其中，在步驟2.中常利用包括癥狀(syndrome)的係數矩陣來解線性系統，以確定錯誤定位多項式並求得錯誤定位多項式的根。
近來，C. D. Lee更提出了一種新型的多項式，稱為根部定位多項式(radical-locator polynomial)，其是以傳統的錯誤定位多項式為基準進行擴展，用來確定根部定位多項式的根的係數矩陣之元素除了包括癥狀外，還包括有限域(finite field)元素。
然而，不論是錯誤定位多項式或是根部定位多項式的用來解線性系統的係數矩陣內的每一個元素都是非零值，因此在進行矩陣運算時，需要許多的加法與乘法運算，增加了嵌入式系統的處理器計算時間，並且解碼器的設計也需要許多的加法器與乘法器。
因此，本發明的目的，即在提供一種能減少處理器計算時間且減少解碼器的複雜度的循環碼之編碼與解碼方法。
於是，本發明循環碼之編碼與解碼方法，由一編碼裝置及一解碼裝置來實施，該方法包含一步驟(A)、一步驟(B)、一步驟(C)、一步驟(D)、一步驟(E)、一步驟(F)、一步驟(G)、一步驟(H)、一步驟(I)、一步驟(J)、一步驟(K)，及一步驟(L)。
在該步驟(A)中，該編碼裝置產生一生成多項式，並根據一傳輸資料及該生成多項式產生一相關於該傳輸資料的碼字訊號。
在該步驟(B)中，該編碼裝置經由一傳輸通道將該碼字訊號傳送至該解碼裝置。
在該步驟(C)中，在該解碼裝置接收到一相關於該碼字訊號的數位訊號後，設定一錯誤參數值為一大於等於2的預設值。
在該步驟(D)中，該解碼裝置根據該錯誤參數值計算出多個相關於該數位訊號的已知癥狀。
在該步驟(E)中，該解碼裝置根據該等癥狀及該錯誤參數值產生一係數矩陣，該係數矩陣包括該等已知癥狀及零元素，且為帶狀矩陣。
在該步驟(F)中，該解碼裝置根據該係數矩陣及該等已知癥狀，產生一錯誤定位多項式。
在該步驟(G)中，該解碼裝置計算出該錯誤定位多項式的所有根。
在該步驟(H)中，該解碼裝置判定該錯誤定位多項式的所有根的數量是否等於該錯誤參數值。
在該步驟(I)中，當該解碼裝置判定出該錯誤定位多項式的所有根的數量不等於該錯誤參數值時，將該錯誤參數值加1，並判定該錯誤參數值是否大於一最大錯誤更正容量。
在該步驟(J)中，當該解碼裝置判定出該錯誤參數值不大於該最大錯誤更正容量時，重複步驟(E)。
在該步驟(K)中，當該解碼裝置判定出該錯誤定位多項式的所有根的數量等於該錯誤參數值時，根據該錯誤定位多項式的所有根，求得多個錯誤位置。
在該步驟(L)中，該解碼裝置根據該等錯誤位置更正該數位訊號的錯誤，以產生該傳輸資料。
本發明的另一目的，即在提供一種能減少處理器計算時間且減少解碼器的複雜度的循環碼之編碼與解碼方法。
於是，本發明循環碼之編碼與解碼方法，由一編碼裝置及一解碼裝置來實施，該方法包含一步驟(A)、一步驟(B)、一步驟(C)、一步驟(D)、一步驟(E)、一步驟(F)、一步驟(G)、一步驟(H)、一步驟(I)、一步驟(J)、一步驟(K)，及一步驟(L)。
在該步驟(A)中，該編碼裝置產生一生成多項式，並根據一傳輸資料及該生成多項式產生一相關於該傳輸資料的碼字訊號。
在該步驟(B)中，該編碼裝置經由一傳輸通道將該碼字訊號傳送至該解碼裝置。
在該步驟(C)中，在該解碼裝置接收到一相關於該碼字訊號的數位訊號後，設定一錯誤參數值為一大於等於2的預設值。
在該步驟(D)中，該解碼裝置根據該錯誤參數值計算出多個相關於該數位訊號的已知癥狀。
在該步驟(E)中，該解碼裝置根據該等癥狀及該錯誤參數值產生一係數矩陣，該係數矩陣包括該等已知癥狀、零元素，及多個根部定位子，且為帶狀矩陣，行列式恆為零。
在該步驟(F)中，該解碼裝置根據該係數矩陣，產生一根部定位多項式。
在該步驟(G)中，該解碼裝置計算出該根部定位多項式的所有根。
在該步驟(H)中，判定該根部定位多項式的所有根的數量是否等於該錯誤參數值。
在該步驟(I)中，當該解碼裝置判定出該根部定位多項式的所有根的數量不等於該錯誤參數值時，將該錯誤參數值加1，並判定該錯誤參數值是否大於一最大錯誤更正容量。
在該步驟(J)中，當該解碼裝置判定出該錯誤參數值不大於該最大錯誤更正容量時，重複步驟(E)。
在該步驟(K)中，當該解碼裝置判定出該根部定位多項式的所有根的數量等於該錯誤參數值時，根據該根部定位多項式的所有根，求得多個錯誤位置。
在該步驟(L)中，該解碼裝置根據該等錯誤位置更正該數位訊號的錯誤，以產生該傳輸資料。
本發明的功效在於：藉由解碼裝置根據該等癥狀及該錯誤參數值產生包括零元素的該係數矩陣，以致在解線性系統時減少加法與乘法運算，能減少處理器計算時間，且在設計該解碼裝置時能減少加法器及乘法器，降低該解碼裝置的複雜度。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，示例用以實施本發明循環碼之編碼與解碼方法的一第一實施例的一傳送端11及一接收端12。
該傳送端11包括一編碼裝置111，該傳送端11的該編碼裝置111將一傳輸資料編碼成一碼字訊號後，該傳送端11經由一傳輸通道100傳送該碼字訊號至該接收端12。
該接收端12包括一解碼裝置121，該接收端12從該傳輸通道100接收一相關該碼字訊號的數位訊號後，該接收端12的該解碼裝置121將該數位訊號解碼並產生該傳輸資料。
參閱圖2，以下說明本發明循環碼之編碼方法的該第一實施例所包含的步驟。
在步驟21中，該編碼裝置111產生一生成多項式，並根據一傳輸資料及該生成多項式產生一相關於該傳輸資料的碼字訊號。該生成多項式g(x)以下式表示： g(x)=LCM(
Figure 02_image001
,…,
Figure 02_image003
)， 其中，LCM為最小公倍式， m i (x)為最小多項式，
Figure 02_image005
=(x-
Figure 02_image007
) (x-
Figure 02_image009
)
Figure 02_image011
(x-
Figure 02_image013
)，
Figure 02_image015
為該生成多項式 g( x)的原根(primitive root)，
Figure 02_image017
屬於有限體GF(
Figure 02_image018
)， p為循環碼的位元數 ， m為大於2的正整數，正整數 s可以整除正整數 m。在本實施例中，該碼字訊號為二元可反轉BCH碼(Binary Reversible BCH Code)，但不以此為限。
在步驟22中，該編碼裝置111經由一傳輸通道100將該碼字訊號傳送至該該解碼裝置121。
參閱圖3，以下說明本發明循環碼之解碼方法的該第一實施例所包含的步驟。
在步驟23中，該解碼裝置121在接收到一相關於該碼字訊號的數位訊號後，設定一錯誤參數值為一大於等於2的預設值。
要特別說明的是，由於只有1個錯誤時，計算的複雜度不大，不需要特別的解碼方法，因此本案是針對該數位訊號有2個錯誤以上時的解碼方法，因此該預設值大於等於2。
在步驟24中，該解碼裝置121根據該錯誤參數值計算出多個相關於該數位訊號的已知癥狀。
要特別說明的是，該等已知癥狀
Figure 02_image020
是以下式計算出：
Figure 02_image022
， 其中， i
Figure 02_image024
R， R表示所有 i模 n分圓陪集(cyclotomic coset of imodulo n)。由於該等已知癥狀之求法已揭露於一些現有之文獻，例如「"Algebraic Decoding of(71,36,11),(79,40,15),and(97,49,15)Quadratic Residue Codes, "IEEE TRANSACTIONS ON COMMUNICATIONS ,VOL.51,NO.9,PP.1463-1473,SEPTEMBER 2003」，以及「"Algebraic Decoding of(103,52, 19)and(113,57,15)Quadratic Residue Codes, "IEEE TRANSACTIONS ON COMMUNICATIONS ,VOL.53,NO.5,PP.749-754,MAY 2005」，且非本發明之重點，故不在此贅述該等已知癥狀之詳細求法。
在步驟25中，該解碼裝置121根據該等癥狀及該錯誤參數值產生一係數矩陣，該係數矩陣包括該等已知癥狀及零元素，且為帶狀矩陣(Banded Matrix)。
值得注意的是，在本實施例中，當該錯誤參數值為奇數時，該係數矩陣B以下式表示：
Figure 02_image026
， 當該錯誤參數值為偶數時，該係數矩陣B以下式表示：
Figure 02_image028
， 其中，
Figure 02_image030
為該等已知癥狀， v為該錯誤參數值。
在步驟26中，該解碼裝置121根據該係數矩陣及該等已知癥狀，產生一錯誤定位多項式。
搭配參閱圖4，以下說明步驟26所包括的子步驟。
在步驟261中，該解碼裝置121根據一包括該係數矩陣及該等已知癥狀的線性系統，獲得多個相關於該錯誤定位多項式的錯誤係數。
值得注意的是，在本實施例中，該解碼裝置121係利用牛頓恆等式(Newton identities)及對稱多項式恆等式(symmetric polynomial identities)求得該線性系統，該線性系統以下式表示：
Figure 02_image032
， 其中，B為 v× v的該係數矩陣，
Figure 02_image034
，
Figure 02_image036
為該等錯誤係數，當該錯誤參數值為奇數時，
Figure 02_image038
，當該錯誤參數值為偶數時，
Figure 02_image040
。且該解碼裝置121係利用高斯－若爾當消去法（Gauss-Jordan Elimination）解該線性系統，以獲得該等錯誤係數。
在其他實施方式中，該解碼裝置121將該係數矩陣進行行列式展開，直接計算出該等錯誤係數，不需要經過該線性系統即可獲得該等錯誤係數，但不以此為限。
在步驟262中，該解碼裝置121根據該等錯誤係數，產生該錯誤定位多項式。
值得注意的是，在本實施例中，該錯誤定位多項式以下式表示：
Figure 02_image042
， 其中， v為該錯誤參數值，
Figure 02_image044
為該等錯誤係數。
以下舉例該錯誤參數值 v=2~5時，所對應的該錯誤定位多項式： 當該錯誤參數值 v=2時，該錯誤定位多項式
Figure 02_image046
； 當該錯誤參數值 v=3時，該錯誤定位多項式
Figure 02_image048
，
Figure 02_image050
； 當該錯誤參數值 v=4時，該錯誤定位多項式
Figure 02_image052
，
Figure 02_image054
； 當該錯誤參數值 v=5時，該錯誤定位多項式
Figure 02_image056
，
Figure 02_image058
，
Figure 02_image060
Figure 02_image062
。
在步驟27中，該解碼裝置121計算出該錯誤定位多項式的所有根。
值得注意的是，在本實施例中，該解碼裝置121係利用錢氏搜尋(Chien search)或是快速尋根(fast root-finding)演算法計算出該錯誤定位多項式的所有根，但不以此為限。
在步驟28中，該解碼裝置121判定該錯誤定位多項式的所有根的數量是否等於該錯誤參數值。當該解碼裝置121判定出該錯誤定位多項式的所有根的數量等於該錯誤參數值時，流程進行步驟29；而當該解碼裝置121判定出該錯誤定位多項式的所有根的數量不等於該錯誤參數值時，流程進行步驟31。
在步驟29中，該解碼裝置121根據該錯誤定位多項式的所有根，求得多個錯誤位置。
在步驟30中，該解碼裝置121根據該等錯誤位置更正該數位訊號的錯誤，以產生該傳輸資料。
在步驟31中，該解碼裝置121將該錯誤參數值加1。
在步驟31之後的步驟32中，該解碼裝置121判定該錯誤參數值是否大於該最大錯誤更正容量，當判定出該錯誤參數值不大於該最大錯誤更正容量時，重複步驟24；而當判定出該錯誤參數值大於該最大錯誤更正容量時，表示無法解碼該數位訊號，流程結束。
舉例來說，該數位訊號例如為二元可反轉BCH碼(33,12,10)，該數位訊號 r( x)以下式表示：
Figure 02_image064
， 當該錯誤參數值v=4時，該解碼裝置121計算出已知癥狀為
Figure 02_image066
，
Figure 02_image068
，
Figure 02_image070
，
Figure 02_image072
，其中
Figure 02_image074
，
Figure 02_image076
為本原多項式(primitive polynomial)
Figure 02_image078
的根，
Figure 02_image080
為本原第31單位的根。該解碼裝置121產生的係數矩陣B以下式表示：
Figure 02_image082
， 該解碼裝置121根據以下線性系統獲得錯誤係數
Figure 02_image084
：
Figure 02_image086
， 其中，
Figure 02_image088
，
Figure 02_image090
，可計算出
Figure 02_image092
，
Figure 02_image094
，
Figure 02_image096
，
Figure 02_image098
，因此錯誤定位多項式
Figure 02_image100
，在步驟25中，該解碼裝置121計算出該錯誤定位多項式的所有根為
Figure 02_image102
，
Figure 02_image104
，
Figure 02_image106
，
Figure 02_image108
，可知錯誤位置4、17、22，及31，該雜訊為
Figure 02_image110
，故該碼字訊號為
Figure 02_image112
。
該編碼裝置111將該傳輸資料編碼成該碼字訊號後經該傳輸通道100傳輸至該解碼裝置121，以致該解碼裝置121接收到該碼字訊號經該傳輸通道100雜訊干擾而產生的該數位訊號，該解碼裝置121將該數位訊號進行解碼，以產生該傳輸資料。其中，該數位訊號 r( x)為該碼字訊號 c( x)加上一雜訊 e( x)，即 r( x)= c( x)+ e( x)。該碼字訊號 c(x)例如一( n, k, d)循環碼字(cyclic codeword）其中， n代表該循環碼字之長度， k代表該原始資料之長度， d代表該循環碼字之最小漢明距離(Hamming distance)，該循環碼字之一最大錯誤更正容量(error correcting capacity)為
Figure 02_image114
。
參閱圖5、6，本發明循環碼之編碼與解碼方法的一第二實施例，是由一類似於圖1所示的傳輸端11及接收端12來實現。
參閱圖5，以下說明本發明循環碼之編碼方法的該第二實施例所包含的步驟。
在步驟41中，該編碼裝置111產生一生成多項式，並根據一傳輸資料及該生成多項式產生一相關於該傳輸資料的編碼資料。該生成多項式g(x)以下式表示： g(x)=LCM(
Figure 02_image116
,…,
Figure 02_image118
)， 其中，LCM為最小公倍式， a與 b為正奇數， m i (x)為最小多項式，
Figure 02_image005
=(x-
Figure 02_image007
) (x-
Figure 02_image009
)
Figure 02_image011
(x-
Figure 02_image013
)，
Figure 02_image015
為該生成多項式 g( x)的原根，
Figure 02_image017
屬於有限體GF(
Figure 02_image018
)， p為循環碼的位元數 ， m為大於2的正整數，正整數 s可以整除正整數 m。在本實施例中，該碼字訊號為二元類可反轉BCH碼(Binary Quasi-Reversible BCH Code)，但不以此為限。
在步驟42中，該編碼裝置111經由該傳輸通道將該編碼資料傳送至該解碼裝置121。
參閱圖6，以下說明本發明循環碼之解碼方法的該第二實施例所包含的步驟。
在步驟43中，該解碼裝置121在接收到該編碼資料後，設定一錯誤參數值為一大於等於2的預設值。
在步驟44中，該解碼裝置121根據該錯誤參數值計算出多個相關於該數位訊號的已知癥狀。
在步驟45中，該解碼裝置121根據該等癥狀及該錯誤參數值產生一係數矩陣，該係數矩陣包括該等已知癥狀、零元素，及多個根部定位子，且為帶狀矩陣，行列式(Determinant)恆為零。
值得注意的是，在本實施例中，當該錯誤參數值為奇數時，該係數矩陣P以下式表示：
Figure 02_image125
， 當該錯誤參數值為偶數時，該係數矩陣P以下式表示：
Figure 02_image127
， 其中，
Figure 02_image030
為該等已知癥狀，
Figure 02_image129
為該等根部定位子，
Figure 02_image131
為正整數，且
Figure 02_image133
， v為該錯誤參數值。
在步驟46中，該解碼裝置121根據該係數矩陣及該等已知癥狀，產生一根部定位多項式。
搭配參閱圖7，以下說明步驟46所包括的子步驟。
在步驟461中，該解碼裝置121根據一包括該係數矩陣的線性系統，獲得多個相關於該根部定位多項式的根部係數。
值得注意的是，在本實施例中，該解碼裝置121係利用牛頓恆等式求得該線性系統，該線性系統以下式表示：
Figure 02_image135
， 其中，P為( v+1)×( v+1)的該係數矩陣，
Figure 02_image137
，
Figure 02_image036
為該等根部係數， v為該錯誤參數值。該解碼裝置121係利用高斯－若爾當消去法解該線性系統，以獲得該等根部係數。
在其他實施方式中，該解碼裝置121將該係數矩陣進行行列式展開，直接計算出該等根部係數，不需要經過該線性系統即可獲得該等根部係數，但不以此為限。
在步驟462中，該解碼裝置121根據該等錯誤係數，產生該根部定位多項式。
值得注意的是，在本實施例中，該根部定位多項式以下式表示：
Figure 02_image139
， 其中，
Figure 02_image141
，
Figure 02_image143
， n為該碼字訊號碼字之長度，
Figure 02_image145
為任意偶數正整數。
以下舉例該錯誤參數值v=2~5時，所對應的該根部定位多項式： 當該錯誤參數值 v=2時，該根部定位多項式
Figure 02_image147
； 當該錯誤參數值 v=3時，該根部定位多項式
Figure 02_image149
Figure 02_image151
Figure 02_image153
； 當該錯誤參數值 v=4時，該根部定位多項式
Figure 02_image155
Figure 02_image157
； 當該錯誤參數值 v=5時，該根部定位多項式
Figure 02_image159
Figure 02_image161
Figure 02_image163
，
Figure 02_image165
，
Figure 02_image167
。
在步驟47中，該解碼裝置121計算出該根部定位多項式的所有根。
值得注意的是，在本實施例中，該解碼裝置121係利用錢氏搜尋或是快速尋根演算法計算出該根部定位多項式的所有根，但不以此為限。
在步驟48中，該解碼裝置121判定該根部定位多項式的所有根的數量是否等於該錯誤參數值。當該解碼裝置121判定出該根部定位多項式的所有根的數量等於該錯誤參數值時，流程進行步驟49；而當該解碼裝置121判定出該根部定位多項式的所有根的數量不等於該錯誤參數值時，流程進行步驟50。
在步驟49中，該解碼裝置121根據該根部定位多項式的所有根，求得多個錯誤位置。
在步驟50中，該解碼裝置121根據該等錯誤位置更正該數位訊號的錯誤，以產生該傳輸資料。
在步驟51中，該解碼裝置121將該錯誤參數值加1。
在步驟51之後的步驟52中，該解碼裝置121判定該錯誤參數值是否大於該最大錯誤更正容量，當判定出該錯誤參數值不大於該最大錯誤更正容量時，重複步驟34；而當判定出該錯誤參數值大於該最大錯誤更正容量時，表示無法解碼該數位訊號，流程結束。
綜上所述，本發明循環碼之編碼與解碼方法，藉由解碼裝置121根據該等癥狀及該錯誤參數值產生包括零元素的該係數矩陣，以致在解線性系統時減少加法與乘法運算，能減少處理器計算時間，且在設計該解碼裝置121時能減少加法器及乘法器，降低該解碼裝置121的複雜度，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
11:傳送端 111:編碼裝置 12:接收端 121:解碼裝置 100:傳輸通道 21、22:編碼方法 23~32:解碼方法 41、42:編碼方法 43~52:解碼方法
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一方塊圖，說明用以實施本發明循環碼之編碼與解碼方法的一解碼裝置； 圖2是一流程圖，說明本發明循環碼之編碼方法的一第一實施例； 圖3是一流程圖，說明本發明循環碼之解碼方法的一第一實施例； 圖4是一流程圖，輔助說明圖3步驟26之子步驟； 圖5是一流程圖，說明本發明循環碼之編碼方法的一第二實施例； 圖6是一流程圖，說明本發明循環碼之解碼方法的一第二實施例；及 圖7是一流程圖，輔助說明圖6步驟36之子步驟。
23~32:解碼方法

Claims (12)

  1. 一種循環碼之編碼與解碼方法，由一編碼裝置及一解碼裝置來實施，該方法包含以下步驟：(A)該編碼裝置產生一生成多項式，並根據一傳輸資料及該生成多項式產生一相關於該傳輸資料的碼字訊號；(B)該編碼裝置經由一傳輸通道將該碼字訊號傳送至該解碼裝置；(C)該解碼裝置在接收到一相關於該碼字訊號的數位訊號後，設定一錯誤參數值為一大於等於2的預設值；(D)該解碼裝置根據該錯誤參數值計算出多個相關於該數位訊號的已知癥狀；(E)該解碼裝置根據該等已知癥狀及該錯誤參數值產生一係數矩陣，該係數矩陣包括該等已知癥狀及零元素，且為帶狀矩陣；(F)該解碼裝置根據該係數矩陣及該等已知癥狀，產生一錯誤定位多項式；(G)該解碼裝置計算出該錯誤定位多項式的所有根；(H)該解碼裝置判定該錯誤定位多項式的所有根的數量是否等於該錯誤參數值；(I)該解碼裝置當判定出該錯誤定位多項式的所有根的數量不等於該錯誤參數值時，將該錯誤參數值加1，並判定該錯誤參數值是否大於一最大錯誤更正容量；(J)當該解碼裝置判定出該錯誤參數值不大於該最大錯誤更正容量時，重複步驟(E)； (K)當該解碼裝置判定出該錯誤定位多項式的所有根的數量等於該錯誤參數值時，根據該錯誤定位多項式的所有根，求得多個錯誤位置；及(L)該解碼裝置根據該等錯誤位置更正該數位訊號的錯誤，以產生該傳輸資料。
  2. 如請求項1所述的循環碼之編碼與解碼方法，其中，在步驟(A)中，該生成多項式g(x)以下式表示：g(x)=LCM(m -v (x),m -v+1(x),...,m v-1(x),m v (x))，其中，LCM為最小公倍式，m i (x)為最小多項式，
    Figure 110114934-A0305-02-0022-2
    ，β為該生成多項式g(x)的原 根，β屬於有限體GF(p m )，p為循環碼的位元數，m為大於2的正整數，正整數s可以整除正整數m。
  3. 如請求項1所述的循環碼之編碼與解碼方法，其中，在步驟(E)中，當該錯誤參數值為奇數時，該係數矩陣B以下式表示：
    Figure 110114934-A0305-02-0022-1
     當該錯誤參數值為偶數時，該係數矩陣B以下式表示：
    Figure 110114934-A0305-02-0023-3
     其中，S -v ,S -v+1,...,S v-1,S v 為該等已知癥狀，v為該錯誤參數值。
  4. 如請求項1所述的循環碼之編碼與解碼方法，其中，步驟(F)包括以下子步驟：(F-1)根據一包括該係數矩陣及該等已知癥狀的線性系統，獲得多個相關於該錯誤定位多項式的錯誤係數；及(F-2)根據該等錯誤係數，產生該錯誤定位多項式。
  5. 如請求項4所述的循環碼之編碼與解碼方法，其中，其中，在步驟(F-1)中，該線性系統以下式表示：
    Figure 110114934-A0305-02-0023-4
     其中，B為v×v的該係數矩陣，Λ=[σ 1 σ 2 σ 3…σ v ] T ，σ 1,σ 2,...,σ v 為該等錯誤係數，當該錯誤參數值為奇數時，
    Figure 110114934-A0305-02-0023-5
    ，當該錯誤參數值為偶數時，
    Figure 110114934-A0305-02-0023-6
    ，S -v ,S -v+1,...,S v-1,S v 為該等已知癥狀，v 為該錯誤參數值。
  6. 如請求項1所述的循環碼之編碼與解碼方法，該數位訊號為二元可反轉BCH碼，其中，在步驟(F)中，當該錯誤參數值v=2時，該錯誤定位多項式
    Figure 110114934-A0305-02-0024-23
     當該錯誤參數值v=3時，該錯誤定位多項式
    Figure 110114934-A0305-02-0024-18
     當該錯誤參數值v=4時，該錯誤定位多項式
    Figure 110114934-A0305-02-0024-21
    Figure 110114934-A0305-02-0024-20
     當該錯誤參數值v=5時，該錯誤定位多項式
    Figure 110114934-A0305-02-0024-19
     S -v,S -v+1,...,S v-1,S v 為該等已知癥狀。
  7. 一種循環碼之編碼與解碼方法，由一編碼裝置及一解碼裝置來實施，該方法包含以下步驟：(A)該編碼裝置產生一生成多項式，並根據一傳輸資料及該生成多項式產生一相關於該傳輸資料的碼字訊號；(B)該編碼裝置經由一傳輸通道將該碼字訊號傳送至該解碼裝置；(C)該解碼裝置在接收到一相關於該碼字訊號的數位訊號後，設定一錯誤參數值為一大於等於2的預設值；(D)該解碼裝置計算出多個相關於該數位訊號的已知癥狀；(E)該解碼裝置根據該等已知癥狀及該錯誤參數值產 生一係數矩陣，該係數矩陣包括該等已知癥狀、零元素，及多個根部定位子，且為帶狀矩陣，行列式恆為零；(F)該解碼裝置根據該係數矩陣，產生一根部定位多項式；(G)該解碼裝置計算出該根部定位多項式的所有根；(H)該解碼裝置判定該根部定位多項式的所有根的數量是否等於該錯誤參數值；(I)當該解碼裝置判定出該根部定位多項式的所有根的數量不等於該錯誤參數值時，將該錯誤參數值加1，並判定該錯誤參數值是否大於一最大錯誤更正容量；(J)當該解碼裝置判定出該錯誤參數值不大於該最大錯誤更正容量時，重複步驟(E)；(K)當該解碼裝置判定出該錯誤定位多項式的所有根的數量等於該錯誤參數值時，根據該錯誤定位多項式的所有根，求得多個錯誤位置；及(L)該解碼裝置根據該等錯誤位置更正該數位訊號的錯誤，以產生該傳輸資料。
  8. 如請求項7所述的循環碼之編碼與解碼方法，其中，在步驟(A)中，該生成多項式g(x)以下式表示：g(x)=LCM(m -a (x),m -a+1(x),...,m b-1(x),m b (x))，其中，LCM為最小公倍式，a與b為正奇數，m i (x)為最小 多項式，
    Figure 110114934-A0305-02-0025-7
    ，β為該生成多項式 g(x)的原根，β屬於有限體GF(p m )，p為循環碼的位元數，m為大於2的正整數，正整數s可以整除正整數m。
  9. 如請求項7所述的循環碼之編碼與解碼方法，其中，在步驟(E)中，當該錯誤參數值為奇數時，該係數矩陣P以下式表示：
    Figure 110114934-A0305-02-0026-10
     當該錯誤參數值為偶數時，該係數矩陣P以下式表示：
    Figure 110114934-A0305-02-0026-11
     其中，S -v ,S -v+1,...,S v-1,S v 為該等已知癥狀，Z ω ,Z 2ω ,...,Z vω 為該等根部定位子，ω為正整數，且ωω -1≡1，v為該錯誤參數值。
  10. 如請求項7所述的循環碼之編碼與解碼方法，其中，步驟(F)包括以下子步驟：(F-1)根據一包括該係數矩陣的線性系統，獲得多個相關於該根部定位多項式的根部係數；及 (F-2)根據該等根部係數，產生該根部定位多項式。
  11. 如請求項10所述的循環碼之編碼與解碼方法，其中，在步驟(F-1)中，該線性系統以下式表示：
    Figure 110114934-A0305-02-0027-12
     其中，P為(v+1)×(v+1)的該係數矩陣，
    Figure 110114934-A0305-02-0027-13
    ，σ 1,σ 2,...,σ v 為該等根部係數，v為該錯 誤參數值。
  12. 如請求項7所述的循環碼之編碼與解碼方法，該數位訊號為二元類可反轉BCH碼，其中，在步驟(F)中，當該錯誤參數值v=2時，該根部定位多項式P (2)(S -1,S 1,Z)=S -1 Z 2ω +S -1 S 1 Z ω +S 1；當該錯誤參數值v=3時，該根部定位多項式
    Figure 110114934-A0305-02-0027-14
     +S -1(S -1 S 1+1)Z ω +S -1 S 1+1；當該錯誤參數值v=4時，該根部定位多項式
    Figure 110114934-A0305-02-0027-15
     當該錯誤參數值v=5時，該根部定位多項式
    Figure 110114934-A0305-02-0027-17
     S -v ,S -v+1,...,S v-1,S v 為該等已知癥狀，ω為正整數。
TW110114934A 2021-04-26 2021-04-26 循環碼之編碼與解碼方法 TWI776483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110114934A TWI776483B (zh) 2021-04-26 2021-04-26 循環碼之編碼與解碼方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110114934A TWI776483B (zh) 2021-04-26 2021-04-26 循環碼之編碼與解碼方法

Publications (2)

Publication Number Publication Date
TWI776483B true TWI776483B (zh) 2022-09-01
TW202243418A TW202243418A (zh) 2022-11-01

Family

ID=84957856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114934A TWI776483B (zh) 2021-04-26 2021-04-26 循環碼之編碼與解碼方法

Country Status (1)

Country Link
TW (1) TWI776483B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539918B2 (en) * 2002-01-28 2009-05-26 Broadcom Corporation System and method for generating cyclic codes for error control in digital communications
TWI343191B (zh) * 2008-05-13 2011-06-01 Univ Ishou
TWI348832B (zh) * 2007-12-12 2011-09-11 Univ Ishou
US8261176B2 (en) * 2009-06-30 2012-09-04 Sandisk Il Ltd. Polynomial division

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539918B2 (en) * 2002-01-28 2009-05-26 Broadcom Corporation System and method for generating cyclic codes for error control in digital communications
TWI348832B (zh) * 2007-12-12 2011-09-11 Univ Ishou
TWI343191B (zh) * 2008-05-13 2011-06-01 Univ Ishou
US8261176B2 (en) * 2009-06-30 2012-09-04 Sandisk Il Ltd. Polynomial division

Also Published As

Publication number Publication date
TW202243418A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
US8347178B2 (en) Method, device and apparatus for correcting bursts
US10243589B2 (en) Multi-bit error correction method and apparatus based on a BCH code and memory system
US7788570B1 (en) Optimized Reed-Solomon decoder
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
US10615913B2 (en) Forward error correction with compression coding
KR20180085651A (ko) 리스트 디코딩 생성을 통한 이진 bch 코드들의 bm-기반 빠른 체이스 디코딩에서 빠른 다항식 업데이트를 위한 방법을 수행하기 위한 asic
JP3875274B2 (ja) 短縮ファイア符号エラートラッピング復号方法および装置
US5889792A (en) Method and apparatus for generating syndromes associated with a block of data that employs re-encoding the block of data
Das et al. Design of RS (255, 251) Encoder and Decoder in FPGA
EP1102406A2 (en) Apparatus and method for decoding digital data
US7458007B2 (en) Error correction structures and methods
WO2011000176A1 (zh) 错误修正码的编码及解码方法以及编码解码器
TWI776483B (zh) 循環碼之編碼與解碼方法
US20030159103A1 (en) Efficient method for fast decoding of BCH binary codes
JP3343857B2 (ja) 復号装置、演算装置およびこれらの方法
Al-Shaikhi et al. Design of packet-based block codes with shift operators
US8181096B2 (en) Configurable Reed-Solomon decoder based on modified Forney syndromes
US20030009723A1 (en) Simplified reed-solomon decoding circuit and method of decoding reed-solomon codes
US7734991B1 (en) Method of encoding signals with binary codes
TWI527383B (zh) A Fast BCH Code Decoding Method
JPS5975732A (ja) 復号器
Mateer Simple algorithms for decoding systematic Reed–Solomon codes
US8296632B1 (en) Encoding and decoding of generalized Reed-Solomon codes using parallel processing techniques
TWI742371B (zh) 應用單項跡之錯誤更正方法
TWI395412B (zh) Error correction code decoder and its error correction value calculation device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent