JP2010130193A - 誤り訂正復号装置 - Google Patents
誤り訂正復号装置 Download PDFInfo
- Publication number
- JP2010130193A JP2010130193A JP2008301110A JP2008301110A JP2010130193A JP 2010130193 A JP2010130193 A JP 2010130193A JP 2008301110 A JP2008301110 A JP 2008301110A JP 2008301110 A JP2008301110 A JP 2008301110A JP 2010130193 A JP2010130193 A JP 2010130193A
- Authority
- JP
- Japan
- Prior art keywords
- data
- decoder
- dual port
- error correction
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1134—Full parallel processing, i.e. all bit nodes or check nodes are processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6563—Implementations using multi-port memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Abstract
【解決手段】 復号化器5は、N個の入力データを並列に復号処理して、K個の復号データを生成する。S/P変換器6は、直列に入力されるN個の入力データを複数回に分けて第1の配線L1〜L64を通じて復号化器5に出力する。P/S変換器7は、復号化器5からK個の復号データを複数回に分けて第2の配線R1〜R60を通じて受けて、K個の復号化データを直列で外部に出力する。
【選択図】図1
Description
本発明の第1の局面に係る誤り訂正復号装置は、復号長Kの単位で復号を行なう誤り訂正復号装置であって、入力データを並列に復号処理して、K個の復号データを生成する復号化器と、復号化器からK個の復号データを複数回に分けて受けて、K個の復号化データを直列で外部に出力する並直列変換回路と、復号化器と並直列変換回路とを接続するB2本(B2は2以上K未満の自然数である)の第2の配線とを備える。
図1は、本発明の実施形態の誤り訂正復号装置を用いる通信システムの構成の一例を示す図である。
P/S変換器7は、復号化器5からKビットの復号語を複数回に分けて、第2の信号配線R1〜R60を通じてパラレルで受けて、復号語のKビットをシリアルに出力する。
第1のレジスタ8は、第1の信号配線L1〜L64を介してS/P変換器6と接続する。第1のレジスタ8は、S/P変換器6からN個の受信情報Xnを複数回に分けて、第1の信号配線L1〜L64を通じて受けて、N個の受信情報Xnを保存する。
尤度算出器10−1〜10−Nは、受信信号のノイズ情報と独立に、対数尤度比λnを生成する。通常、ノイズ情報を考慮した場合、この対数尤度比λnは、Xn/(2×σ2)で与えられる。ここで、σは、ノイズの分散を示す。しかしながら、本発明の実施形態においては、この尤度算出器10−1〜10−Nは、バッファ回路または定数乗算回路で形成され、対数尤度比λnは、Xn×fで与えられる。ここで、fは非ゼロの正の数である。このノイズ情報を利用せずに、対数尤度比を算出することにより、回路構成が簡略化され、また計算処理も簡略化される。min-sum復号方法においては、検査行列の処理において、最小値を利用して演算を行なうため、信号処理において線形性が維持される。このため、ノイズ情報に従って出力データを正規化するなどの処理は不要である。
行処理部34は、式(1)に従って、パリティ検査行列Hの行の各要素についての行処理を行ない、外部値対数比αmnを更新する。
B(n)={m:Hmn=1}
次に、行処理部34および列処理部35の具体的な構成について説明する。
図4は、図3における第m行(m=1〜6)処理部の構成を示す図である。
復号語生成部14は、加算器29と、MSB抽出部31と、復号語決定部32とを含む。
(第2のレジスタ)
第2のレジスタ9は、復号語生成部14で生成されたKビットの復号語を保存する。
図5は、本発明の実施形態の誤り訂正復号装置の動作手順を表わすフローチャートである。
図6は、本発明の第1の実施形態における、S/P変換器6と復号化器5内の第1のレジスタ8との間のデータの転送を説明するための図である。
図7は、本発明の第1の実施形態における、復号化器5内の第2のレジスタ9とP/S変換器7との間のデータの転送を説明するための図である。
(S/P変換器)
図8は、本発明の第2の実施形態における、S/P変換器6aと復号化器5内の第1のレジスタ8との間のデータの転送を説明するための図である。
データの転送について説明する。
図9は、本発明の第2の実施形態における、復号化器5内の第2のレジスタ9とP/S変換器7aとの間のデータの転送を説明するための図である。
以上の処理を繰り返すことによって、デュアルポートメモリDPB1〜DPB60に格納されている第1〜第1024番目までのデータが順次シリアルに出力される。
(S/P変換器)
図10は、本発明の第3の実施形態における、S/P変換器6bと、復号化器5内の第1のレジスタ8との間のデータの転送を説明するための図である。
本発明は、上記の実施形態に限定されるものではなく、たとえば以下の変形例を含む。
本発明の実施形態では、S/P変換器と復号化器との間を64本の第1の信号配線で接続した。そして、S/P変換器から復号化器へは、符号長1024に対応する1024個のデータを16回に分けて、各回64個のパラレルデータを転送することしたが、これに限定するものではない。たとえば、符号長がNの場合に、第1の信号配線の数をNの公約数B1とし、N/B1(回)に分けてデータを転送することとしてもよい。ここで、B1は2以上N未満の自然数である。このような第1の信号配線の数を符号長の公約数にすることになり、各回の処理内容が共通化され、処理アルゴリズムが簡易となる。
本発明の第1および第2の実施形態では、第1の記憶部は、64通りの出力先を切り替える第1のスイッチSWAと、64個の1入力1出力デュアルポートメモリDPA1〜DPA64を備えることしたが、これに限定するものではない。たとえば、32通りの出力先を切り替える第3のスイッチSWCと、32個の2入力2出力のメモリDPD1〜DPD32を備えることしてもよい。
本発明の実施形態では、S/P変換器の後段にN個の尤度算出器を設けたが、これに限定するものではない。S/P変換器の前段に1個の尤度算出器を設けることとしてもよい。
本発明の実施形態では、復号化器へは、各々が3ビットのデータ(多値データ)を入力させ、復号化器からは、各々が1ビットのデータ(2値データ)を出力させることとしたが、これに限定するものではない。
Claims (9)
- 符号長Nの単位で復号を行なう誤り訂正復号装置であって、
N個の入力データを並列に復号処理する復号化器と、
直列に入力されるN個の入力データを複数回に分けて前記復号化器に出力する直並列変換回路と、
前記直並列変換回路と前記復号化器とを接続し、それぞれが1個の入力データを伝送するB1本(B1は2以上N未満の自然数である)の第1の配線とを備えた、誤り訂正復号装置。 - 前記直並列変換回路は、
前記N個の入力データを記憶する第1の記憶部を備え、
前記第1の記憶部は、格納されたN個の入力データを複数回に分けて前記第1の配線を通じて前記復号化器へ出力する、請求項1記載の誤り訂正復号装置。 - 前記第1の記憶部は、B1個の1入力1出力のデュアルポートメモリを含み、
前記直並列変換回路は、さらに、
直列に入力されるN個の入力データを前記B1個のデュアルポートメモリのうちのいずれへ格納するかを切り替えるスイッチを備え、
前記B1個のデュアルポートメモリと前記B1個の第1の配線とは1対1で接続される、請求項2記載の誤り訂正復号装置。 - 前記第1の記憶部は、B1個の1入力1出力のデュアルポートメモリを含み、
各デュアルポートメモリは、直列に入力されるN個の入力データを重複して記憶し、
前記B1個のデュアルポートメモリと、前記B1個の第1の配線とは1対1で接続され、
各デュアルポートメモリは、N個の入力データのうちの互いに異なるデータを出力する、請求項2記載の誤り訂正復号装置。 - B1は、Nの公約数である、請求項1〜4のいずれか1項に記載の誤り訂正復号装置。
- 復号長Kの単位で復号を行なう誤り訂正復号装置であって、
入力データを並列に復号処理して、K個の復号データを生成する復号化器と、
前記復号化器からK個の復号データを複数回に分けて受けて、K個の復号化データを直列で外部に出力する並直列変換回路と、
前記復号化器と前記並直列変換回路とを接続するB2本(B2は2以上K未満の自然数である)の第2の配線とを備えた、誤り訂正復号装置。 - 前記並直列変換回路は、
前記K個の復号データを記憶する第2の記憶部を備え、
前記第2の記憶部は、前記復号化器からK個の復号データを複数回に分けて前記第2の配線を通じて受ける、請求項6記載の誤り訂正復号装置。 - 前記第2の記憶部は、B2個の1入力1出力のデュアルポートメモリを含み、
前記並直列変換回路は、さらに、
前記B2個のデュアルポートメモリのうちのいずれから出力するかを切り替える第2のスイッチを備え、
前記B2個のデュアルポートメモリと前記B2個の第2の配線とは1対1で接続される、請求項6記載の誤り訂正復号装置。 - B2は、Kの公約数である、請求項6〜8のいずれか1項に記載の誤り訂正復号装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008301110A JP4867980B2 (ja) | 2008-11-26 | 2008-11-26 | 誤り訂正復号装置 |
US13/157,042 US8572453B2 (en) | 2008-11-26 | 2011-06-09 | Error correcting decoding apparatus for decoding low-density parity-check codes |
US14/028,241 US8904259B2 (en) | 2008-11-26 | 2013-09-16 | Error correcting decoding apparatus for decoding low-density parity-check codes |
US14/502,294 US9203433B2 (en) | 2008-11-26 | 2014-09-30 | Error correcting decoding apparatus for decoding low-density parity-check codes |
US14/940,091 US20160142075A1 (en) | 2008-11-26 | 2015-11-12 | Error correcting decoding apparatus for decoding low-density parity-check codes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008301110A JP4867980B2 (ja) | 2008-11-26 | 2008-11-26 | 誤り訂正復号装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011250755A Division JP2012034421A (ja) | 2011-11-16 | 2011-11-16 | 誤り訂正復号装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010130193A true JP2010130193A (ja) | 2010-06-10 |
JP4867980B2 JP4867980B2 (ja) | 2012-02-01 |
Family
ID=42330282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008301110A Expired - Fee Related JP4867980B2 (ja) | 2008-11-26 | 2008-11-26 | 誤り訂正復号装置 |
Country Status (2)
Country | Link |
---|---|
US (4) | US8572453B2 (ja) |
JP (1) | JP4867980B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113448275A (zh) * | 2021-07-30 | 2021-09-28 | 重庆市农业科学院 | 一种嵌入式控制的温室控制系统 |
US11524107B2 (en) | 2010-01-22 | 2022-12-13 | Deka Products Limited Partnership | System, method, and apparatus for electronic patient care |
US11810653B2 (en) | 2010-01-22 | 2023-11-07 | Deka Products Limited Partnership | Computer-implemented method, system, and apparatus for electronic patient care |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4867980B2 (ja) | 2008-11-26 | 2012-02-01 | 住友電気工業株式会社 | 誤り訂正復号装置 |
JP2012034421A (ja) * | 2011-11-16 | 2012-02-16 | Sumitomo Electric Ind Ltd | 誤り訂正復号装置 |
JP5811212B2 (ja) * | 2014-02-28 | 2015-11-11 | 住友電気工業株式会社 | 誤り訂正復号装置 |
US9413390B1 (en) * | 2014-07-16 | 2016-08-09 | Xilinx, Inc. | High throughput low-density parity-check (LDPC) decoder via rescheduling |
GB201505577D0 (en) * | 2015-03-31 | 2015-05-13 | Westire Technology Ltd | Closed camera photocell and street lamp device |
US10388400B2 (en) | 2015-05-18 | 2019-08-20 | SK Hynix Inc. | Generalized product codes for flash storage |
US10484020B2 (en) * | 2016-02-03 | 2019-11-19 | SK Hynix Inc. | System and method for parallel decoding of codewords sharing common data |
US10439649B2 (en) | 2016-02-03 | 2019-10-08 | SK Hynix Inc. | Data dependency mitigation in decoder architecture for generalized product codes for flash storage |
US10498366B2 (en) * | 2016-06-23 | 2019-12-03 | SK Hynix Inc. | Data dependency mitigation in parallel decoders for flash storage |
US10523245B2 (en) | 2016-03-23 | 2019-12-31 | SK Hynix Inc. | Soft decoder for generalized product codes |
CN109728823A (zh) * | 2017-10-30 | 2019-05-07 | 晨星半导体股份有限公司 | 低密度同位检查码解码器及解码方法 |
CN108563534B (zh) * | 2018-04-24 | 2021-09-14 | 山东华芯半导体有限公司 | 适用于nand闪存的ldpc译码方法 |
US11789893B2 (en) * | 2020-08-05 | 2023-10-17 | Etron Technology, Inc. | Memory system, memory controller and memory chip |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08125640A (ja) * | 1994-10-28 | 1996-05-17 | Murata Mach Ltd | 誤り訂正符号復号器の再同期化装置 |
JPH08124321A (ja) * | 1994-10-19 | 1996-05-17 | Hitachi Ltd | 出力信号高速復号方法および装置 |
JPH08279799A (ja) * | 1995-04-08 | 1996-10-22 | Nec Corp | 並列データ伝送装置 |
JPH11232788A (ja) * | 1998-02-16 | 1999-08-27 | Nec Corp | データ処理方法および装置、データ処理装置の動作制御方法および装置 |
JP2005354310A (ja) * | 2004-06-09 | 2005-12-22 | Fujitsu Ltd | データ送信装置、データ受信装置、データ送信方法およびデータ受信方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965883A (en) * | 1988-08-24 | 1990-10-23 | Digital Equipment Corporation | Method and apparatus for transmitting and receiving characters using a balanced weight error correcting code |
JP2958976B2 (ja) | 1989-06-14 | 1999-10-06 | 日本電気株式会社 | データの誤り訂正方式 |
JPH05159477A (ja) | 1991-12-09 | 1993-06-25 | Hitachi Ltd | 記録再生装置 |
JP2824474B2 (ja) * | 1992-02-17 | 1998-11-11 | 三菱電機株式会社 | 誤り訂正方式及びこの誤り訂正方式を用いた復号器 |
JP2000149436A (ja) | 1998-11-02 | 2000-05-30 | Sony Corp | ディジタル情報再生装置および再生方法 |
JP3645721B2 (ja) * | 1998-11-27 | 2005-05-11 | 株式会社ケンウッド | 復調器 |
JP3987274B2 (ja) * | 2000-08-21 | 2007-10-03 | 株式会社日立国際電気 | 多値変調方式の伝送装置 |
KR100915275B1 (ko) * | 2001-11-05 | 2009-09-03 | 가부시키가이샤 히타치세이사쿠쇼 | 무선 통신 시스템 및 그 통신 제어 방법 및 무선 통신기 |
WO2007010539A1 (en) * | 2005-07-21 | 2007-01-25 | Ramot At Tel-Aviv University Ltd. | Peak-to mean-envelope-power ratio reduction with low rate loss in multicarrier transmissions |
FR2900294B1 (fr) * | 2006-04-19 | 2008-07-04 | St Microelectronics Sa | Chargement de la memoire d'entree d'un decodeur ldpc avec des donnees a decoder |
WO2007123302A1 (en) * | 2006-04-25 | 2007-11-01 | Lg Electronics Inc. | Digital broadcasting system and method of processing data |
JP2007323515A (ja) | 2006-06-02 | 2007-12-13 | Sumitomo Electric Ind Ltd | 比較装置および復号装置 |
JP4353204B2 (ja) | 2006-06-12 | 2009-10-28 | 住友電気工業株式会社 | 第1順位推定装置、復号装置、第1順位推定プログラムおよび復号プログラム |
JP4879323B2 (ja) * | 2007-07-19 | 2012-02-22 | パイオニア株式会社 | 誤り訂正復号装置および再生装置 |
US8576955B2 (en) * | 2008-03-28 | 2013-11-05 | Qualcomm Incorporated | Architecture to handle concurrent multiple channels |
JP4867980B2 (ja) | 2008-11-26 | 2012-02-01 | 住友電気工業株式会社 | 誤り訂正復号装置 |
-
2008
- 2008-11-26 JP JP2008301110A patent/JP4867980B2/ja not_active Expired - Fee Related
-
2011
- 2011-06-09 US US13/157,042 patent/US8572453B2/en active Active
-
2013
- 2013-09-16 US US14/028,241 patent/US8904259B2/en not_active Expired - Fee Related
-
2014
- 2014-09-30 US US14/502,294 patent/US9203433B2/en not_active Expired - Fee Related
-
2015
- 2015-11-12 US US14/940,091 patent/US20160142075A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08124321A (ja) * | 1994-10-19 | 1996-05-17 | Hitachi Ltd | 出力信号高速復号方法および装置 |
JPH08125640A (ja) * | 1994-10-28 | 1996-05-17 | Murata Mach Ltd | 誤り訂正符号復号器の再同期化装置 |
JPH08279799A (ja) * | 1995-04-08 | 1996-10-22 | Nec Corp | 並列データ伝送装置 |
JPH11232788A (ja) * | 1998-02-16 | 1999-08-27 | Nec Corp | データ処理方法および装置、データ処理装置の動作制御方法および装置 |
JP2005354310A (ja) * | 2004-06-09 | 2005-12-22 | Fujitsu Ltd | データ送信装置、データ受信装置、データ送信方法およびデータ受信方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11524107B2 (en) | 2010-01-22 | 2022-12-13 | Deka Products Limited Partnership | System, method, and apparatus for electronic patient care |
US11810653B2 (en) | 2010-01-22 | 2023-11-07 | Deka Products Limited Partnership | Computer-implemented method, system, and apparatus for electronic patient care |
CN113448275A (zh) * | 2021-07-30 | 2021-09-28 | 重庆市农业科学院 | 一种嵌入式控制的温室控制系统 |
CN113448275B (zh) * | 2021-07-30 | 2023-05-05 | 重庆市农业科学院 | 一种嵌入式控制的温室控制系统 |
Also Published As
Publication number | Publication date |
---|---|
US8904259B2 (en) | 2014-12-02 |
US20140019821A1 (en) | 2014-01-16 |
US8572453B2 (en) | 2013-10-29 |
US20150019931A1 (en) | 2015-01-15 |
US9203433B2 (en) | 2015-12-01 |
US20160142075A1 (en) | 2016-05-19 |
US20120023383A1 (en) | 2012-01-26 |
JP4867980B2 (ja) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4867980B2 (ja) | 誤り訂正復号装置 | |
JP3891186B2 (ja) | 復号装置および前処理装置 | |
JP4563454B2 (ja) | 検査行列生成方法、符号化方法、復号方法、通信装置、通信システム、符号化器および復号器 | |
US20040093549A1 (en) | Encoding method using a low density parity check code with a column weight of two | |
JP4832447B2 (ja) | チャネルコードを用いた復号化装置及び方法 | |
JP4572937B2 (ja) | 復号装置および方法、プログラム、並びに記録媒体 | |
US8190977B2 (en) | Decoder of error correction codes | |
JP4645645B2 (ja) | 復号装置及び検査行列生成方法 | |
JP5811212B2 (ja) | 誤り訂正復号装置 | |
JP2019213217A (ja) | 誤り訂正復号装置 | |
JP5523064B2 (ja) | 復号装置及び方法 | |
JP2017212758A (ja) | 誤り訂正復号装置 | |
JP2016029805A (ja) | 誤り訂正復号装置 | |
JP4341646B2 (ja) | 復号装置 | |
JP4985843B2 (ja) | 復号装置 | |
JP4618293B2 (ja) | 復号装置及び検査行列生成方法 | |
JP2012034421A (ja) | 誤り訂正復号装置 | |
JP4645640B2 (ja) | 復号器、受信装置及び符号化データの復号方法 | |
JP2008153874A (ja) | 軟判定復号装置、軟判定復号方法および軟判定復号プログラム | |
JP4766013B2 (ja) | 復号器、受信装置及び符号化データの復号方法 | |
JP4973647B2 (ja) | 誤り訂正符号の復号評価装置 | |
JP4341643B2 (ja) | 復号装置 | |
KR101227328B1 (ko) | 가변 부호화율 결합 상태 체크 코드 부호화 및 복호화 방법과 이를 위한 장치 | |
JP4803134B2 (ja) | パリティ検査復号装置 | |
JP2009033563A (ja) | 復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4867980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |