JPS61154321A

JPS61154321A - 復号化回路

Info

Publication number: JPS61154321A
Application number: JP59273595A
Authority: JP
Inventors: Kazunori Nakamura; 和則中村; Mitsuhiro Yamaga; 山鹿　光弘; Ryozo Yoshino; 亮三吉野; Norihiko Sugimoto; 杉本　則彦
Original assignee: Hitachi Ltd; Hitachi Microcomputer Engineering Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1984-12-27
Filing date: 1984-12-27
Publication date: 1986-07-14
Also published as: US4675884A; EP0187342A2; EP0187342B1; EP0187342A3; JPH0558293B2; DE3580661D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は復号化回路に係り、特にディファレンシャルマ
ンチェスタ符号に好適な復号化回路に関するものである
。

〔発明の背景〕

従来、伝送路の符号は論理値“１″、“０″の２値をい
かに正しく送受信するかに注意し検討されてきた。これ
ら符号の復号化回路について述べである特許の例として
は、特開昭５６−１０３７３５がある。

しかし、ローカルエリアネットワーク等の進歩、及びそ
れに伴うパケット単位の情報転送に対する要求の高まり
から、従来の２値ではなく３値、４値のデータを送受信
出来る符号が求められた。その代表的な例はディファレ
ンシャルマンチェスタ符号である。

ディファレンシャルマンチェスタ符号に関する詳細な記
述は、アイイーイーイー　プロジェクト８０２（ＩＥＥ
Ｅ　　ＰＲＯＪＥＣＴ　　８０２）Ｌ：よるドラフト　
アイイーイーイー　スタンダード　８０２．５トークン
　リング　アクセス　メソード　アンドフィジイ力ル　
レイヤー　スペシイフィケーションズ　ワーキング　ド
ラフト、デッセンバー、１゜（Ｄｒａｆｔ　　ＩＥＥＥ
　　５ｔａｎｄａｒｄ　　８Ｇ２．５　　ＴｏｋｅｎＲ
ｉｎｇ　Ａｃｃｅｓｓ　Ｍｅｔｈｏｄ　ａｎｄ　Ｐｈｙ
ｓｉｃａ、Ｉ　ＬａｙｅｒＳｐｅｃｉｆｉｃａｔｉｏｎ
ｓ　　Ｗｏｒｋｉｎｇ　Ｄｒａｆｔ、　Ｄｅｃｅ＋ｗｂ
ｅｒ。

１　、１９８３）で論じられている。

上記文献によれば、ディファレンシャルマンチェスタ符
号は、′１“、′０”、ＩＩＪ”、５Ｋ”という４値の
シンボルを、各シンボル毎に２つのシグナルエレメント
に符号化する。即ち、第３図の信号ＭＤＩ、ＭＤ２に示
す様に、シンボル“１”はシンボルの境界で反転せず、
中央で反転する。シンボル“０”はシンボルの境界で反
転し、中央でも反転する。シンボル“Ｊ”はシンボルの
境界でも、中央でも反転しない、シンボル“Ｋ”はシン
ボルの境界で反転し、中央では反転しない、従って、デ
ィファレンシャルマンチェスタ符号の符号化ルールは、
シグナルエレメントの境界で極性の遷移（反転）を起す
か否かを基に決められている。

即ち、上記の説明から明らかな様に。

（１）シンボルｔｚ　Ｏ”、′１”は、シンボルの中央
で遷移を起す。

（２）シンボル１１０”、１Ｋ”は、前のシンボルとの
境界で遷移を起す。

従って、ディファレンシャルマンチェスタ符号を復号す
るためには、シンボルの境界を検出することが不可欠で
ある。しかし、この符号では、シンボル境界を検出する
ための特異かつ、唯一のパターンが存在しない、このた
め、ディファレンシャルマンチェスタ符号の復号化回路
では１通常ディファレンシャルマンチェスタ符号を用い
る伝送路のプロトコルに従い、複数シンボルの組合せで
シンボル境界を検出する方法が用いられる。その−例と
して、前記アイイーイーイー　プロジェクト８０２（Ｉ
ＥＥＥ　　ＰＲＯＪＥＣＴ　　８０２）のワーキングド
ラフト（Ｗｏｒｋｉｎｇ　　Ｄｒａｆｔ）に示されてい
るプロトコルを用いた復号化回路を第４図に示す。

このプロトコルでは、フレーム及びトークンは”Ｊ、に
、Ｏ，Ｊ、に、Ｏ，Ｏ，Ｏ”トイう連続したシンボル（
以下、ＳＤと称する）で始まり、“ＪＫＩＪＫＩ”の連
続したシンボル（以下、ＥＤと称する）で終わる。そし
て、情報はＳＤとＥＤの間に挿入されて伝送される。第
１図に示す復号化回路は、このルールに従い、シグナル
エレメント信号１を８シンボル（１６シグナルエレメン
ト）長のシフトレジスタ２へ入力し、シグナルエレメン
ト信号１に同期したシフトクロック３でシフトする。論
理回路４は、シフトレジスタ２の各ビットのとなりとお
しの出力の排他的論理和を作成し。

前記符号化ルールに基づき論理和・論理積を取る事によ
り、ＳＤ検出又はＥＤ被検出はＥＤ被検出示す検出信号
５を出力する。論理回路４は、上記ＳＤ、ＥＤ検出動作
と共に、シフトレジスタ２に入力される１つのシンボル
を示す２つのシグナルエレメントの論理値を検出し、出
力信号８，９として出力する０例えば、出力信号８が論
理値“１”で出力信号９が論理値“０”の場合は、シフ
トレジスタ２に入力されたシンボルが“１”（ディファ
レンシャルマンチェスタ符号）であることを意味する。

カウンタ６は、検出信号５によってリセットされ、シフ
トクロック人力３によってカウントアツプされる２進カ
ウンタである。即ち、カウンタ６は、シフトレジスタ２
に入力されているシフトクロック３を２分周し、レジス
タ７へラッチタイミング信号を出力するものである。カ
ウンタ６を検出信号５でリセットするのは、ＳＤとＥＤ
の間に挿入されて伝送されてくる情報を、出力信号８゜
９として正確にレジスタ７内に格納するためである。

レジスタ７は、カウンタ６が論理値″０”のとき論理回
路４の出力信号８，９を格納し、復号信号１０．１１を
出力する。ここで復号信号１０は、複合対象のシンボル
がシンボル“Ｊ”又は“Ｋ”のとき、論理値″１”とな
り、復号信号１１は、復号対象のシンボルがシンボル“
Ｊ”又は“１”のとき、論理値“１″となる。

上記した様に、第４図に示す従来の復号化回路は、プロ
トコルに規定されている特定のパターン（ＳＤ、ＥＤ等
）を用いてシンボルの境界を検出し、復号をおこなって
いる。従って、下記に示す問題点がある。

（１）ＳＤ、ＥＤ、あるいはその他の特殊なパターンが
異なるプロトコル毎に、復号化回路の再設計が必要とな
る。

（２）復号化回路内の遅延時間が大きい。

（３）復号化回路に要する金物量が大きい。

〔発明の目的〕

本発明は上記した従来技術の問題点に鑑みなされたもの
で、プロトコル毎に再設計する必要がなく、復号化処理
を短時間で行なうことができ、かつ少ない金物量で構成
することが可能なディファレンシャルマンチェスタ符号
の復号化回路を提供することを目的としている。

〔発明の概要〕

本発明は、次の原理に基づいてなされたものである。

（１）３つのシグナルエレメントが同一極性となるのは
、シンボル“Ｊ”、及びシンボル“Ｋ”とシンボル“１
”の連続の場合だけである事。

（２）マーク率を保証するために、シンボル“Ｊ”とシ
ンボル“Ｋ”は必ずペアで用いられる事。

従って、３つのシグナルエレメントが同一の極性である
ことにより、シンボル“Ｊ　１７を検出し、シグナルエ
レメント境界の検出を行ない、更にシンボルｇｉＪ”の
検出後、所定のシンボル、例えばシンボル“０”又はシ
ンボル“１”検出まで上記検出を抑止し、シンボル“Ｊ
″″のうしろにシンボル“Ｋ”とシンボル“１”が連続
しているとき、誤って２つ目のシンボル“Ｊ”検出とし
ない様にする事を特徴とする。

そして、本発明の復号化回路は、次の様な構成を有して
いる。即ち、連続して入力されるディファレンシャルマ
ンチェスタ符号の４つのシグナルエレメントの３つの境
界で反転が生じたか否かを検出し、第１〜第３の境界値
信号を出力させる。

次に、連続して入力されるディファレンシャルマンチェ
スタ符号の５つのシグナルエレメントの４つの境界でシ
ンボル゛Ｊ”を示す“反転せず、反転、反転１反転せず
”のパターンを検出して、Ｊ検出信号を出力させる。Ｊ
検出信号が出力された場合には、あらかじめ定められた
シンボルが復号化されるまで、上記パターンの検出を抑
止する。

更に、今回の復号化処理と前回の復号化処理とのタイミ
ングの整合をとり、復号時のシンボル境界のずれをなく
すため、上記第１〜第３の境界値信号から第１又は第３
の境界値信号のいずれか一方を除去し、２つの境界値信
号を出力させる。

〔発明の実施例〕

以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。

第１図は本発明の一実施例を示す回路図である。

同図において、ディファレンシャルマンチェスタ符号を
表わすシグナルエレメント信号３００とシフトロック３
０１が、５ビツトのシフトレジスタ３０に入力されてい
る。シフトレジスタ３０は、５つのフリップフロップ３
０２〜３０６から構成され、各フリップフロップ３０２
〜３０６の出力は、Ｊシンボル検出回路３２に入力され
る。Ｊシンボル検出回路３２は、シフトレジスタ３０の
各フリップフロップ３０２〜３０６の出力が論理値”１
．Ｏ，Ｏ，０，１”又はパ０゜１，１，１．０”のとき
、シンボルｉｔ　Ｊ　ｊｌが入力されたとして、アンド
回路３２５からＪ検出信号として論理値パ１”を出力す
る。即ち、Ｊシンボル検出回路３２内の排他オア回路３
２４は、フリップフロップ３０５と３０６の出力が異な
る論理値であって。

シグナルエレメント信号３００に反転が生じているとき
、境界値信号として論理値″１”を出力する。

同様に、排他オア回路３２１も、フリップフロップ３０
２と３０３の出力が異なる論理値であっても、シグナル
エレメント信号３００に反転が生じているとき、境界値
信号として論理値“１”を出力する。また。

排他オア回路３２２は、フリップフロップ３０３と３０
４の出力が同じ論理値で、シグナルエレメント信号３０
０に反転が生じていないとき境界値信号として論理値“
１″を出力する。同様に、排他オア回路３２３も、フリ
ップフロップ３０３と３０４の出力が同じ論理値で、シ
グナルエレメント信号３００に反転が生じていないとき
境界値信号として論理値“１ｎを出力する。従って、ア
ンド回路３２５はシグナルエレメント信号３００が″反
転２及転せず９反転せず。

反転”のパターンで入力されたとき、即ち、シグナルエ
レメント信号３００の論理値が’′１，０，０゜０．１
”又は“０，１，１，１．Ｏ”であり、シンボルｕＪ″
′を表わすとき、Ｊ検出信号として論理値“１″を出力
する。

第２図は、シグナルエレメント信号３００として、“Ｊ
、に、１．Ｏ，Ｏ”が入力され、時刻ｔｌにおいてフリ
ップフロップ３０２〜３０６の出力が論理値”１．Ｏ，
Ｏ，０，１”となり、７’／ド回路３２５が論理値″１
”を出力する状態を示している。

次に、アンド回路３２５から出力される論理値“１″は
、（Ｋ＋１）検出抑止回路３３に入力され、アンド回路
３３１を介してフリップフロップ３３２に入力される。

フリップフロップ３３２は、シフトクロック３０１の反
転クロックの入力タイミングで、アンド回路３３１から
出力される論理値“１”を取り込み、出力端子Ｑ、Ｑか
らそれぞれ論理値“１”。

“Ｏ”を出力し、アンド回路３３４を介してフリップフ
ロップ３３６をセットする。これによって、フリップフ
ロップ３３６の出力端子Ｑから論理値“Ｏ″が出力され
、アンド回路３３１を非導通状態にする。

第２図における時刻ｔ２がこの状態を示している。

従って、一度シンボル“Ｊ″を検出した後は、シンボル
ｌ”と同等のシグナルエレメント信号（Ｋ＋１）が入力
されても、この検出を阻止することが可能になる。

第２図に示す様に、シンボル“Ｊ”の次にシンボル“Ｋ
、１”が入力され、時刻ｔ４においてフリップフロップ
３０２〜３０６の出力が論理値１＃Ｑ、ｌ。

１．１．Ｏ”となり、アンド回路３２５から論理値“１
”が出力される。しかし、この論理値１′１”は、アン
ド回路３３１で阻止されることになる。

Ｊシンボル検出回路３２は、他方において、排他オア回
路３２２．３２３の出力をインバータ３２６．３２７で
反転させた後、新たな境界値信号Ｓｌ、Ｓ２として選択
回路３５に出力し、また、排他オア回路３２４の出力は
、直接境界値信号Ｓ３として選択回路３５に出力される
。境界値信号８１〜Ｓ３は、シグナルエレメント信号３
００の境界点で論理値“１”、′０″′の反転が生じて
いるか否かを示す信号である。

選択回路３５は、上記した３つの境界値信号８１〜Ｓ３
のうち、境界値信号Ｓｌ、Ｓ２の組又は境界値信号Ｓ２
．Ｓ３の組のいずれか一方を選択して出力するものであ
る。この選択は１選択条件作成回路３４から出力される
選択信号ＳＥＩ、ＳＥ２によって行なわれる。即ち１選
択条件作成回路３４は、フリップフロップ３３２の出力
端子Ｑからの出力と、シフトクロック３０１と、分周回
路３１の出力ＳＤＩとを受け、選択信号ＳＥＬ、ＳＥ２
のうちいずれか一方を論理値“１”とし、選択回路３５
へ出力する。

ここで、分周回路３１は、第２図に示す様に、シフトク
ロック３０１を２分周した出力ＳＤ１を出力するもので
、この出力ＳＤ１をインバータ３４１で反転した信号が
アンド回路３４２に入力され、他方において出力ＳＤＩ
が直接アンド回路３４３に入力されている。従って、出
力ＳＤＩの内容に応じて、アンド回路３４２．３４３の
いずれか一方が導通状態になる。

第２図に示す例では、時刻ｔ２において、出力ＳＤＩが
論理値パ０”となるため、アンド回路３４２が導通状態
となり、論理値“１″を出力する。これによって、フリ
ップフロップ３４４がセットされ、時刻ｔ３において出
力端子Ｑから選択信号ＳＥｌとして論理値“１″′を出
力する。従って、この場合には、選択回路３５は境界信
号Ｓ２，８３の組を選択して出力信号ＳＳＩ、ＳＳ２を
出力する。

この様に選択回路３５によって境界値信号Ｓｌ。

Ｓ２．Ｓ３を選択する理由は、シンボル“Ｊ”を検出す
る以前にシフトレジスタ３０に入力されていたシグナル
エレメント信号３００の復号化処理（前回の復号化処理
）と、シンボル“Ｊ”を検出した後のシグナルエレメン
ト信号３００の復号化処理（今回の復号化処理）との整
合をとり、復号時のシンボル境界のずれをなくすためで
ある。

選択回路３５は、シフトクロック３０１の入力タイミン
グに従って、シグナルエレメント信号３００の境界にお
ける反転の有無を示す出力信号ＳＳＩ。

ＳＳ２を順次出力する。この出力信号ＳＳＩ、ＳＳ２は
レジスタ３６に入力され、シフトクロック３０１と分周
回路３２の出力ＳＤ２で定まるタイミングで復号処理さ
れた後、復号信号Ｆｌ、Ｆ２として出力される。その場
合、復号信号Ｆｌ、Ｆ２とディファレンシャルマンチェ
スタ符号の関係は次の第１表の様になる。

第　　　１　　　表尚、復号信号Ｆ２が論理値゛″０″になると、即ち第１
表から明らかな様にディファレンシャルマンチェスタ符
号のシンボル“１”又は“Ｏ”が検出されると、（Ｋ＋
１）検出抑止回路３３内のインバータ３３７とアンド回
路３３５を介して、論理値“１″がフリップフロップ３
３６のリセット端子Ｒに入力される。従って、フリップ
フロップ３３６がリセットされ、出力端子Ｑから論理値
“１”が出力されて、アンド回路３３１に入力されるた
め、以後シンボルＪの検出を可能にする。第２図に示す
例では、時刻ｔ５において実行されている。

又、前記したＪシンボル検出回路３２は、４つの排他オ
ア回路３２１〜３２４で構成したが、フリップフロップ
等を用いることにより、１つ又は２つの排他オア回路の
出力を遅延させる様にして構成することも可能である。

〔発明の効果〕

以上の説明から明らかな様に、本発明によれば、入力さ
れるシグナルエレメント信号から先ずシンボル“Ｊ”を
検出し、次にシンボル″０”又は“１”が検出されるま
でシンボル“Ｋ　＋　１　”の検出を抑止して、ディフ
ァレンシャルマンチェスタ符号を復号化するため、以下
に述べる効果を持つ復号化回路を実現出来る。

（１）上位プロトコルに依存しない。

（２）復号化回路内の遅延時間が数シグナルエレメント
時間と短かい。

（３）少量の金物で実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す実施例の動作を示すタイムチャート、第３図は
ディファレンシャルマンチェスタ符号を示す波形図、第
４図は従来の復号化回路の一例を示すブロック図である
。３０・・・シフトレジスタ、３１・・・分局回路、３２
・・・Ｊシンボル検出回路、３３・・・（Ｋ＋１）抑止
回路、３４・・・選択条件作成回路、３５・・・選択回
路、３６・・・レジスタ。３００・・・シグナルエレメント信号、３０１・・・シ
フトクロック・代理人弁理士　秋　　本　　正　　実第３図手続補正書（１釦昭和６０年１０月３１日

Claims

【特許請求の範囲】１、４つのシンボル“Ｊ”、“Ｋ”、“１”、“０”か
らなり、１つのシンボルが２つのシグナルエレメントか
ら構成されるディファレンシャルマンチェスタ符号の復
号化回路において、連続して入力されるディファレンシ
ャルマンチェスタ符号の４つのシグナルエレメントの３
つの境界で反転が生じたか否かを検出し、第１〜第３の
境界値信号を出力する第１の手段と、前記連続して入力
されるディファレンシャルマンチェスタ符号の５つのシ
グナルエレメントに基づいて、４つの境界でシンボル“
Ｊ”を示す“反転せず、反転、反転、反転せず”のパタ
ーンを検出して、Ｊ検出信号を出力する第２の手段と、
第２の手段からＪ検出信号が出力された場合、あらかじ
め定められた所定のシンボルが復号化されるまで、上記
第２の手段における上記パターンの検出を抑止する第３
の手段と、第２の手段からＪ検出信号が出力された場合
、前回の復号化処理とのタイミングの整合をとり復号時
のシンボル境界のずれをなくすため、第１の手段から出
力される第１〜第３の境界値信号から第１の境界値信号
または第３の境界値信号のいずれか一方を除去して、２
つの境界値信号を出力する第４の手段とを備えているこ
とを特徴とする復号化回路。２、前記第４の手段は、第２の手段から出力されるＪ検
出信号と、シグナルエレメントのシフトクロックの２分
周出力との一致・不一致に基づいて、第１〜第３の境界
値信号から第１の境界値信号又は第３の境界値信号を除
去して、２つの境界値信号を出力することを特徴とする
特許請求の範囲第１項記載の復号化回路。３、前記あらかじめ定められた所定のシンボルは、シン
ボル“０”又は“１”であることを特徴とする特許請求
の範囲第１項記載の復号化回路。