JPH0558293B2 - - Google Patents
Info
- Publication number
- JPH0558293B2 JPH0558293B2 JP59273595A JP27359584A JPH0558293B2 JP H0558293 B2 JPH0558293 B2 JP H0558293B2 JP 59273595 A JP59273595 A JP 59273595A JP 27359584 A JP27359584 A JP 27359584A JP H0558293 B2 JPH0558293 B2 JP H0558293B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- symbol
- circuit
- output
- boundary value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 1
- 241000735495 Erica <angiosperm> Species 0.000 description 1
- 241000258241 Mantis Species 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
〔発明の利用分野〕
本発明は復号化回路に係り、特にデイフアレン
シヤルマンチエスタ符号に好適な復号化回路に関
するものである。 〔発明の背景〕 従来、伝送路の符号は論理値“１”，“０”の２
値をいかに正しく送受信するかに注意して検討さ
れてきた。これら符号の復号化回路について述べ
てある特許の例としては、特開昭56−103735があ
る。 しかし、ローカルエリカネツトワーク等の進
歩、及びそれに伴うパケツト単位の情報転送に対
する要求の高まりから、従来の２値ではなく３
値、４値のデータを送受信出来る符号が求められ
た。その代表的な例はデイフアレンシヤルマンチ
エスタ符号である。 デイフアレンシヤルマンチエスタ符号に関する
詳細な記述は、アイイーイーイー プロジエクト
802（IEEE PROJECT 820）によるドラフト ア
イイーイーイー スタンダード 802.5 トーク
ン リング アクセス メソード アンド フイ
ジイカル レイヤー スペシイフイケーシヨンズ
ワーキング ドラフト，デツセンバー，１，
1983 （Draft IEEE Standard 802.5 Token Ring
Access Method and Physical Layer
Specifications Working Draft，December，
１，1983）で論じられている。 上記文献によれば、デイフアレンシヤルマンチ
エスタ符号は、“１”，“０”，“Ｊ”，“Ｋ”という
４値のシンボルを、各シンボル毎に２つのシング
ナルエレメントに符号化する。即ち、第３図の信
号MD１，MD２に示す様に、シンボル“１”は
シンボルの境界で反転せず、中央で反転する。シ
ンボル“０”はシンボルの境界で反転し、中央で
も反転する。シンボル“Ｊ”はシンボルの境界で
も、中央でも反転しない。シンボル“Ｋ”はシン
ボルの境界で反転し、中央では反転しない。従つ
て、デイフアレンシヤルマンチエスタ符号の符号
化ルールは、シグナルエレメントの境界で極性の
遷移（反転）を起すか否かを基に決められてい
る。 即ち、上記の説明から明らかな様に、 (1) シンボル“０”，“１”は、シンボルの中央で
遷移を起す。 (2) シンボル“０”，“Ｋ”は、前のシンボルとの
境界で遷移を起す。 従つて、デイフアレンシヤルマンチエスタ符号
を復号するためには、シンボルの境界を検出する
ことが不可欠である。しかし、この符号では、シ
ンボル境界を検出するための特異かつ、唯一のパ
ターンが存在しない。このため、デイフアレンシ
ヤルマンチエスタ符号の復号化回路では、通常デ
イフアレンシヤルマンチエスタ符号を用いる伝送
路のプロトコルに従い、複数シンボルの組合せで
シンボル境界を検出する方法が用いられる。その
一例として、前記アイイーイーイー プロジエク
ト802（IEEE PROJECT 802）のワーキング ド
ラフト（Working Draft）に示されているプロ
トコルを用いた復号化回路を第４図に示す。この
プロトコルでは、フレーム及びトークンは“Ｊ，
Ｋ，０，Ｊ，Ｋ，０，０，０”という連続したシ
ンボル（以下、SDと称する）で始まり、
“JK1JK1”の連続したシンボル（以下、EDと称
する）で終わる。そして、情報はSDとEDの間に
挿入されて伝送される。第１図に示す復号化回路
は、このルールに従い、シグナルエレメント信号
１を８シンボル（16シグナルエレメント）長のシ
フトレジスタ２へ入力し、シグナルエレメント信
号１に同期したシフトクロツク３でシフトする。
論理回路４は、シフトレジスタ２の各ビツトのと
なりどおしの出力の排他的論理和を作成し、前記
符号化ルールに基づき論理和・論理積を取る事に
より、SD検出又はED検出を示す検出信号５を出
力する。論理回路４は、上記SD，ED検出動作と
供に、シフトレジスタ２に入力される１つのシン
ボルを示す２つのシグナルエレメントの論理値を
検出し、出力信号８，９として出力する。例え
ば、出力信号８が論理値“１”で出力信号９が論
理値“０”の場合は、シフトレジスタ２に入力さ
れたシンボルが“１”（デイフアレンシヤルメン
チエスタ符号）であることを意味する。 カウンタ６は、検出信号５によつてリセツトさ
れ、シフトクロツク入力３によつてカウントアツ
プされる２進カウンタである。即ち、カウンタ６
は、シフトレジスタ２に入力されているシフトク
ロツク３を２分周し、レジスタ７へラツチタイミ
ング信号を出力するものである。カウンタ６を検
出信号５でリセツトするのは、SDとEDの間に挿
入されて伝送されてくる情報を、出力信号８，９
として正確にレジスタ７内に格納するためであ
る。 レジスタ７は、カウンタ６が論理値“０”のと
き論理回路４の出力信号８，９を格納し、復号信
号１０，１１を出力する。ここで復号信号１０
は、復合対象のシンボルがシンボル“Ｊ”又は
“Ｋ”のとき、論理値“１”となり、復号信号１
１は、復号対象のシンボルがシンボル“Ｊ”又は
“１”のとき、論理値“１”となる。 上記した様に、第４図に示す従来の復号化回路
は、プロトコルに規定されている特定のパターン
（SD，ED等）を用いてシンボルの境界を検出し、
復号をおこなつている。従つて、下記に示す問題
点がある。 (1) SD，ED、あるいはその他の特殊なパターン
が異なるプロトコル毎に、復号化回路の再設計
が必要となる。 (2) 復号化回路内の遅延時間が大きい。 (3) 復号化回路に要する金物量が大きい。 〔発明の目的〕 本発明は上記した従来技術の問題点に鑑みなさ
れたもので、プロトコル毎に再設計する必要がな
く、復号化処理を短時間で行なうことができ、か
つ少ない金物量で構成うることが可能なデイフア
レンシヤルマンチエスタ符号の複号化回路を提供
することを目的としている。 〔発明の概要〕 本発明は、次の原理に基づいてなされたもので
ある。 (1) ３つのシグナルエレメントが同一極性となる
のは、シンボル“Ｊ”、及びシンボル“Ｋ”と
シンボル“１”の連続の場合だけである事。 (2) マーク率を保証するために、シンボル“Ｊ”
とシンボル“Ｋ”は必ずペアで用いられる事。 従つて、３つのシグナルエレメントが同一の極
性であることにより、シンボル“Ｊ”を検出し、
シンボル境界の検出を行ない、更にシンボル
“Ｊ”の検出後、所定のシンボル、例えばシンボ
ル“０”又はシンボル“１”検出まで上記検出を
抑止し、シンボル“Ｊ”のうしろにシンボル
“Ｋ”とシンボル“１”が連続しているとき、誤
つて２つ目のシンボル“Ｊ”検出としない様にす
る事を特徴とする。 そして、本発明の復号化回路は、次の様な構成
を有している。即ち、連続して入力されるデイフ
アレンシヤルマンチエスタ符号の４つのシグナル
エレンメントの３つの境界で反転が生じたか否か
を検出し、第１〜第３の境界値信号を出力させ
る。次に、連続して入力されるデイフアレンシヤ
ルマンチエスタ符号の５つのシグナルエレメント
の４つの境界でシンボル“Ｊ”を示す“反転、反
転せず、反転せず、反転、”のパターンを検出し
て、Ｊ検出信号を出力させる。Ｊ検出信号が出力
された場合には、あらかじめ定められたシンボル
が復号化されるまで、上記パターンの検出を抑止
する。更に、今回の復号化処理と前回の復号化処
理とのタイミングの整合をとり、復号時のシンボ
ル境界のずれをなくすため、上記第１〜第３の境
界値信号か第１又は第３の境界値信号のいずれか
一方を除去し、２つの境界値信号を出力させる。 〔発明の実施例〕 以下、添付の図面に示す実施例により、更に詳
細に本発明について説明する。 第１図は本発明の一実施例を示す回路図であ
る。同図において、デイフアレンシヤルマンチエ
スタ符号を表わすシグナルエレメント信号３００
とシフトロツク３０１が、５ビツトのシフトレジ
スタ３０に入力されている。シフトレジスタ３０
は、５つのフリツプフロツプ３０２〜３０６から
構成され、各フリツプフロツプ３０２〜３０６の
出力は、Ｊシンボル検出回路３２に入力される。
Ｊシンボル検出回路３２は、シフトレジスタ３０
の各フリツプフロツプ３０２〜３０６の出力が論
理値“１，０，０，０，１”又は“０，１，１，
１，０”のとき、シンボル“Ｊ”が入力されたと
して、アンド回路３２５からＪ検出信号として論
理値“１”を出力する。即ち、Ｊシンボル検出回
路３２内の排他オア回路３２４は、フリツプフロ
ツプ３０５と３０６の出力が異なる論理値であつ
て、シグナルエレメント信号３００に反転が生じ
ているとき、境界値信号として論理値“１”を出
力する。同様に、排他オア回路３２１も、フリツ
プフロツプ３０２と３０３の出力が異なる論理値
であつて、シグナルエレメント信号３００に反転
が生じているとき、境界値信号として論理値
“１”を出力する。また、排オア回路３２２は、
フリツプフロツプ３０４と３０５の出力が同じ論
理値で、シグナルエレメント信号３００に反転が
生じていないとき境界値信号として論理値“１”
を出力する。同様に、排他オア回路３２３も、フ
リツプフロツプ３０４と３０５の出力が同じ論理
値で、シグナルエレメント信号３００に反転が生
じていないとき境界値信号として論理値“１”を
出力する。従つて、アンド回路３２５はシグナル
エレメント信号３００が“反転、反転せず、反転
せず、反転”のパターンで入力されたとき、即
ち、シグナルエレメント信号３００の論理値が
“１，０，０，０，１”又は“０，１，１，１，
０”であり、シンボル“Ｊ”を表わすとき、Ｊ検
出信号として論理値“１”を出力する。 第２図は、シグナルエレメント信号３００とし
て、“Ｊ，Ｋ，１，０，０”が入力され、時刻t1
においてフリツプフロツプ３０２〜３０６の出力
が論理値“１，０，０，０，１”となり、アンド
回路３２５が論理値“１”を出力する状態を示し
ている。 次に、アンド回路３２５から出力される論理値
“１”は、（Ｋ＋１）検出抑止回路３３に入力さ
れ、アンド回路３３１を介してフリツプフロツプ
３３２に入力される。フリツプフロツプ３３２
は、シフトクロツク３０１の反転クロツクの入力
タイミングで、アンド回路３３１から出力される
論理値“１”を取り込み、出力端子Ｑ，からそ
れぞれ論理値“１”，“０”を出力し、アンド回路
３３４を介してフリツプフロツプ３３６をセツト
する。これによつて、フリツプフロツプ３３６の
出力端子から論理値“０”が出力され、アンド
回路３３１の非導通状態にする。第２図における
時刻t3がこの状態を示している。従つて、一度シ
ンボル“Ｊ”を検出した後は、シンボル“Ｊ”と
同等のシグナルエレメント信号（Ｋ＋１）が入力
されても、この検出を阻止することが可能にな
る。 第２図に示す様に、シンボル“Ｊ”の次のシン
ボル“Ｋ，１”が入力され、時刻t4においてフリ
ツプフロツプ３０２〜３０６の出力が論理値
“０，１，１，１，０”となり、アンド回路３２
５から論理値“１”が出力される。しかし、この
論理値“１”は、アンド回路３３１で阻止される
ことになる。 Ｊシンボル検出回路３２は、他方において、排
他オア回路３２２，３２３の出力をインバータ３
２６，３２７で反転させた後、新たな境界値信号
S1，S2として選択回路３５に出力し、また、排
他オア回路３２４の出力は、直接境界値信号S3
として選択回路３５に出力される。境界値信号
S1〜S3は、シグナルエレメント信号３００の境
界点で論理値“１”，“０”の反転が生じているか
否かを示す信号である。 選択回路３５は、上記した３つの境界値信号
S1〜S3のうち、境界値信号S1，S2の組又は境界
値信号S2，S3の組のいずれか一方を選択して出
力するものである。この選択は、選択条件作成回
路３４から出力される選択信号SE1，SE2によつ
て行なわれる。即ち、選択条件作成回路３４は、
フリツプフロツプ３３２の出力端子Ｑからの出力
と、シフトクロツク３０１と、分周回路３１の出
力SD1とを受け、選択信号SE1，SE2のうちのい
ずれか一方を論理値“１”とし、選択回路３５へ
出力する。ここで、分周回路３１は、第２図に示
す様に、シフトクロツク３０１を２分周した出力
SD1を出力するもので、この出力SD1をインバー
タ３４１で反転した信号がアンド回路３４２に入
力され、他方において出力SD１が直接アンド回
路３４３に入力されている。従つて、出力SD１
の内容に応じて、アンド回路３４２，３４３のい
ずれか一方が導通状態になる。 第２図に示す例では、時刻t2において、出力
SD１が論理値“０”となるため、アンド回路３
４２が導通状態となり、論理値“１”を出力す
る。これによつて、フリツプフロツプ３４４がセ
ツトされ、時刻t3において出力端子Ｑから選択信
号SE１として論理値“１”を出力する。従つて、
この場合には、選択回路３５は境界信号Ｓ２，Ｓ
３の組を選択して出力信号SS１，SS２を出力す
る。 この様に選択回路３５によつて境界値信号Ｓ
１，Ｓ２，Ｓ３を選択する理由は、シンボル
“Ｊ”を検出する以前にシフトレジスタ３０に入
力されていたシグナルエレメント信号３００の復
号化処理（前回の復号化処理）と、シンボル
“Ｊ”を検出した後のシグナルエレメント信号３
００の復号化処理（今回の復号化処理）との整合
をとり、復号時のシンボル境界のずれをなくすた
めである。 選択回路３５は、シフトクロツク３０１の入力
タイミングに従つて、シグナルエレメント信号３
００の境界における反転の有無を示す出力信号
SS１、SS２を順次出力する。この出力信号SS
１，SS２はレジスタ３６に入力され、シフトク
ロツク３０１の反転クロツクと分周回路３１の出
力SD２で定まるタイミングで復号処理された後、
復号信号Ｆ１，Ｆ２として出力される。その場
合、復号信号Ｆ１，Ｆ２とデイフアレンシヤルマ
ンチエスタ符号の関係は次の第１表の様になる。
シヤルマンチエスタ符号に好適な復号化回路に関
するものである。 〔発明の背景〕 従来、伝送路の符号は論理値“１”，“０”の２
値をいかに正しく送受信するかに注意して検討さ
れてきた。これら符号の復号化回路について述べ
てある特許の例としては、特開昭56−103735があ
る。 しかし、ローカルエリカネツトワーク等の進
歩、及びそれに伴うパケツト単位の情報転送に対
する要求の高まりから、従来の２値ではなく３
値、４値のデータを送受信出来る符号が求められ
た。その代表的な例はデイフアレンシヤルマンチ
エスタ符号である。 デイフアレンシヤルマンチエスタ符号に関する
詳細な記述は、アイイーイーイー プロジエクト
802（IEEE PROJECT 820）によるドラフト ア
イイーイーイー スタンダード 802.5 トーク
ン リング アクセス メソード アンド フイ
ジイカル レイヤー スペシイフイケーシヨンズ
ワーキング ドラフト，デツセンバー，１，
1983 （Draft IEEE Standard 802.5 Token Ring
Access Method and Physical Layer
Specifications Working Draft，December，
１，1983）で論じられている。 上記文献によれば、デイフアレンシヤルマンチ
エスタ符号は、“１”，“０”，“Ｊ”，“Ｋ”という
４値のシンボルを、各シンボル毎に２つのシング
ナルエレメントに符号化する。即ち、第３図の信
号MD１，MD２に示す様に、シンボル“１”は
シンボルの境界で反転せず、中央で反転する。シ
ンボル“０”はシンボルの境界で反転し、中央で
も反転する。シンボル“Ｊ”はシンボルの境界で
も、中央でも反転しない。シンボル“Ｋ”はシン
ボルの境界で反転し、中央では反転しない。従つ
て、デイフアレンシヤルマンチエスタ符号の符号
化ルールは、シグナルエレメントの境界で極性の
遷移（反転）を起すか否かを基に決められてい
る。 即ち、上記の説明から明らかな様に、 (1) シンボル“０”，“１”は、シンボルの中央で
遷移を起す。 (2) シンボル“０”，“Ｋ”は、前のシンボルとの
境界で遷移を起す。 従つて、デイフアレンシヤルマンチエスタ符号
を復号するためには、シンボルの境界を検出する
ことが不可欠である。しかし、この符号では、シ
ンボル境界を検出するための特異かつ、唯一のパ
ターンが存在しない。このため、デイフアレンシ
ヤルマンチエスタ符号の復号化回路では、通常デ
イフアレンシヤルマンチエスタ符号を用いる伝送
路のプロトコルに従い、複数シンボルの組合せで
シンボル境界を検出する方法が用いられる。その
一例として、前記アイイーイーイー プロジエク
ト802（IEEE PROJECT 802）のワーキング ド
ラフト（Working Draft）に示されているプロ
トコルを用いた復号化回路を第４図に示す。この
プロトコルでは、フレーム及びトークンは“Ｊ，
Ｋ，０，Ｊ，Ｋ，０，０，０”という連続したシ
ンボル（以下、SDと称する）で始まり、
“JK1JK1”の連続したシンボル（以下、EDと称
する）で終わる。そして、情報はSDとEDの間に
挿入されて伝送される。第１図に示す復号化回路
は、このルールに従い、シグナルエレメント信号
１を８シンボル（16シグナルエレメント）長のシ
フトレジスタ２へ入力し、シグナルエレメント信
号１に同期したシフトクロツク３でシフトする。
論理回路４は、シフトレジスタ２の各ビツトのと
なりどおしの出力の排他的論理和を作成し、前記
符号化ルールに基づき論理和・論理積を取る事に
より、SD検出又はED検出を示す検出信号５を出
力する。論理回路４は、上記SD，ED検出動作と
供に、シフトレジスタ２に入力される１つのシン
ボルを示す２つのシグナルエレメントの論理値を
検出し、出力信号８，９として出力する。例え
ば、出力信号８が論理値“１”で出力信号９が論
理値“０”の場合は、シフトレジスタ２に入力さ
れたシンボルが“１”（デイフアレンシヤルメン
チエスタ符号）であることを意味する。 カウンタ６は、検出信号５によつてリセツトさ
れ、シフトクロツク入力３によつてカウントアツ
プされる２進カウンタである。即ち、カウンタ６
は、シフトレジスタ２に入力されているシフトク
ロツク３を２分周し、レジスタ７へラツチタイミ
ング信号を出力するものである。カウンタ６を検
出信号５でリセツトするのは、SDとEDの間に挿
入されて伝送されてくる情報を、出力信号８，９
として正確にレジスタ７内に格納するためであ
る。 レジスタ７は、カウンタ６が論理値“０”のと
き論理回路４の出力信号８，９を格納し、復号信
号１０，１１を出力する。ここで復号信号１０
は、復合対象のシンボルがシンボル“Ｊ”又は
“Ｋ”のとき、論理値“１”となり、復号信号１
１は、復号対象のシンボルがシンボル“Ｊ”又は
“１”のとき、論理値“１”となる。 上記した様に、第４図に示す従来の復号化回路
は、プロトコルに規定されている特定のパターン
（SD，ED等）を用いてシンボルの境界を検出し、
復号をおこなつている。従つて、下記に示す問題
点がある。 (1) SD，ED、あるいはその他の特殊なパターン
が異なるプロトコル毎に、復号化回路の再設計
が必要となる。 (2) 復号化回路内の遅延時間が大きい。 (3) 復号化回路に要する金物量が大きい。 〔発明の目的〕 本発明は上記した従来技術の問題点に鑑みなさ
れたもので、プロトコル毎に再設計する必要がな
く、復号化処理を短時間で行なうことができ、か
つ少ない金物量で構成うることが可能なデイフア
レンシヤルマンチエスタ符号の複号化回路を提供
することを目的としている。 〔発明の概要〕 本発明は、次の原理に基づいてなされたもので
ある。 (1) ３つのシグナルエレメントが同一極性となる
のは、シンボル“Ｊ”、及びシンボル“Ｋ”と
シンボル“１”の連続の場合だけである事。 (2) マーク率を保証するために、シンボル“Ｊ”
とシンボル“Ｋ”は必ずペアで用いられる事。 従つて、３つのシグナルエレメントが同一の極
性であることにより、シンボル“Ｊ”を検出し、
シンボル境界の検出を行ない、更にシンボル
“Ｊ”の検出後、所定のシンボル、例えばシンボ
ル“０”又はシンボル“１”検出まで上記検出を
抑止し、シンボル“Ｊ”のうしろにシンボル
“Ｋ”とシンボル“１”が連続しているとき、誤
つて２つ目のシンボル“Ｊ”検出としない様にす
る事を特徴とする。 そして、本発明の復号化回路は、次の様な構成
を有している。即ち、連続して入力されるデイフ
アレンシヤルマンチエスタ符号の４つのシグナル
エレンメントの３つの境界で反転が生じたか否か
を検出し、第１〜第３の境界値信号を出力させ
る。次に、連続して入力されるデイフアレンシヤ
ルマンチエスタ符号の５つのシグナルエレメント
の４つの境界でシンボル“Ｊ”を示す“反転、反
転せず、反転せず、反転、”のパターンを検出し
て、Ｊ検出信号を出力させる。Ｊ検出信号が出力
された場合には、あらかじめ定められたシンボル
が復号化されるまで、上記パターンの検出を抑止
する。更に、今回の復号化処理と前回の復号化処
理とのタイミングの整合をとり、復号時のシンボ
ル境界のずれをなくすため、上記第１〜第３の境
界値信号か第１又は第３の境界値信号のいずれか
一方を除去し、２つの境界値信号を出力させる。 〔発明の実施例〕 以下、添付の図面に示す実施例により、更に詳
細に本発明について説明する。 第１図は本発明の一実施例を示す回路図であ
る。同図において、デイフアレンシヤルマンチエ
スタ符号を表わすシグナルエレメント信号３００
とシフトロツク３０１が、５ビツトのシフトレジ
スタ３０に入力されている。シフトレジスタ３０
は、５つのフリツプフロツプ３０２〜３０６から
構成され、各フリツプフロツプ３０２〜３０６の
出力は、Ｊシンボル検出回路３２に入力される。
Ｊシンボル検出回路３２は、シフトレジスタ３０
の各フリツプフロツプ３０２〜３０６の出力が論
理値“１，０，０，０，１”又は“０，１，１，
１，０”のとき、シンボル“Ｊ”が入力されたと
して、アンド回路３２５からＪ検出信号として論
理値“１”を出力する。即ち、Ｊシンボル検出回
路３２内の排他オア回路３２４は、フリツプフロ
ツプ３０５と３０６の出力が異なる論理値であつ
て、シグナルエレメント信号３００に反転が生じ
ているとき、境界値信号として論理値“１”を出
力する。同様に、排他オア回路３２１も、フリツ
プフロツプ３０２と３０３の出力が異なる論理値
であつて、シグナルエレメント信号３００に反転
が生じているとき、境界値信号として論理値
“１”を出力する。また、排オア回路３２２は、
フリツプフロツプ３０４と３０５の出力が同じ論
理値で、シグナルエレメント信号３００に反転が
生じていないとき境界値信号として論理値“１”
を出力する。同様に、排他オア回路３２３も、フ
リツプフロツプ３０４と３０５の出力が同じ論理
値で、シグナルエレメント信号３００に反転が生
じていないとき境界値信号として論理値“１”を
出力する。従つて、アンド回路３２５はシグナル
エレメント信号３００が“反転、反転せず、反転
せず、反転”のパターンで入力されたとき、即
ち、シグナルエレメント信号３００の論理値が
“１，０，０，０，１”又は“０，１，１，１，
０”であり、シンボル“Ｊ”を表わすとき、Ｊ検
出信号として論理値“１”を出力する。 第２図は、シグナルエレメント信号３００とし
て、“Ｊ，Ｋ，１，０，０”が入力され、時刻t1
においてフリツプフロツプ３０２〜３０６の出力
が論理値“１，０，０，０，１”となり、アンド
回路３２５が論理値“１”を出力する状態を示し
ている。 次に、アンド回路３２５から出力される論理値
“１”は、（Ｋ＋１）検出抑止回路３３に入力さ
れ、アンド回路３３１を介してフリツプフロツプ
３３２に入力される。フリツプフロツプ３３２
は、シフトクロツク３０１の反転クロツクの入力
タイミングで、アンド回路３３１から出力される
論理値“１”を取り込み、出力端子Ｑ，からそ
れぞれ論理値“１”，“０”を出力し、アンド回路
３３４を介してフリツプフロツプ３３６をセツト
する。これによつて、フリツプフロツプ３３６の
出力端子から論理値“０”が出力され、アンド
回路３３１の非導通状態にする。第２図における
時刻t3がこの状態を示している。従つて、一度シ
ンボル“Ｊ”を検出した後は、シンボル“Ｊ”と
同等のシグナルエレメント信号（Ｋ＋１）が入力
されても、この検出を阻止することが可能にな
る。 第２図に示す様に、シンボル“Ｊ”の次のシン
ボル“Ｋ，１”が入力され、時刻t4においてフリ
ツプフロツプ３０２〜３０６の出力が論理値
“０，１，１，１，０”となり、アンド回路３２
５から論理値“１”が出力される。しかし、この
論理値“１”は、アンド回路３３１で阻止される
ことになる。 Ｊシンボル検出回路３２は、他方において、排
他オア回路３２２，３２３の出力をインバータ３
２６，３２７で反転させた後、新たな境界値信号
S1，S2として選択回路３５に出力し、また、排
他オア回路３２４の出力は、直接境界値信号S3
として選択回路３５に出力される。境界値信号
S1〜S3は、シグナルエレメント信号３００の境
界点で論理値“１”，“０”の反転が生じているか
否かを示す信号である。 選択回路３５は、上記した３つの境界値信号
S1〜S3のうち、境界値信号S1，S2の組又は境界
値信号S2，S3の組のいずれか一方を選択して出
力するものである。この選択は、選択条件作成回
路３４から出力される選択信号SE1，SE2によつ
て行なわれる。即ち、選択条件作成回路３４は、
フリツプフロツプ３３２の出力端子Ｑからの出力
と、シフトクロツク３０１と、分周回路３１の出
力SD1とを受け、選択信号SE1，SE2のうちのい
ずれか一方を論理値“１”とし、選択回路３５へ
出力する。ここで、分周回路３１は、第２図に示
す様に、シフトクロツク３０１を２分周した出力
SD1を出力するもので、この出力SD1をインバー
タ３４１で反転した信号がアンド回路３４２に入
力され、他方において出力SD１が直接アンド回
路３４３に入力されている。従つて、出力SD１
の内容に応じて、アンド回路３４２，３４３のい
ずれか一方が導通状態になる。 第２図に示す例では、時刻t2において、出力
SD１が論理値“０”となるため、アンド回路３
４２が導通状態となり、論理値“１”を出力す
る。これによつて、フリツプフロツプ３４４がセ
ツトされ、時刻t3において出力端子Ｑから選択信
号SE１として論理値“１”を出力する。従つて、
この場合には、選択回路３５は境界信号Ｓ２，Ｓ
３の組を選択して出力信号SS１，SS２を出力す
る。 この様に選択回路３５によつて境界値信号Ｓ
１，Ｓ２，Ｓ３を選択する理由は、シンボル
“Ｊ”を検出する以前にシフトレジスタ３０に入
力されていたシグナルエレメント信号３００の復
号化処理（前回の復号化処理）と、シンボル
“Ｊ”を検出した後のシグナルエレメント信号３
００の復号化処理（今回の復号化処理）との整合
をとり、復号時のシンボル境界のずれをなくすた
めである。 選択回路３５は、シフトクロツク３０１の入力
タイミングに従つて、シグナルエレメント信号３
００の境界における反転の有無を示す出力信号
SS１、SS２を順次出力する。この出力信号SS
１，SS２はレジスタ３６に入力され、シフトク
ロツク３０１の反転クロツクと分周回路３１の出
力SD２で定まるタイミングで復号処理された後、
復号信号Ｆ１，Ｆ２として出力される。その場
合、復号信号Ｆ１，Ｆ２とデイフアレンシヤルマ
ンチエスタ符号の関係は次の第１表の様になる。
以上の説明から明らかな様に、本発明によれ
ば、入力されるシグナルエレメント信号から先ず
シンボル“Ｊ”を検出し、次にシンボル“０”又
は“１”が検出されるまでシンボル“Ｋ＋１”の
検出を抑止して、デイフアレンシヤルマンチエス
タ符号を復号化するため、以下に述べる効果を持
つ復号化回路を実現出来る。 (1) 上位プロトコルに依存しない。 (2) 複合化回路内の遅延時間が数シグナルエレメ
ント時間と短かい。 (3) 少量の金物で実現できる。
ば、入力されるシグナルエレメント信号から先ず
シンボル“Ｊ”を検出し、次にシンボル“０”又
は“１”が検出されるまでシンボル“Ｋ＋１”の
検出を抑止して、デイフアレンシヤルマンチエス
タ符号を復号化するため、以下に述べる効果を持
つ復号化回路を実現出来る。 (1) 上位プロトコルに依存しない。 (2) 複合化回路内の遅延時間が数シグナルエレメ
ント時間と短かい。 (3) 少量の金物で実現できる。
第１図は本発明の一実施例を示す回路図、第２
図は第１図に示す実施例の動作を示すタイムチヤ
ート、第３図はデイフアレンシヤルマンチエスタ
符号を示す波形図、第４図は従来の復号化回路の
一例を示すブロツク図である。 ３０……シフトレジスタ、３１……分周回路、
３２……Ｊシンボル検出回路、３３……（Ｋ＋
１）抑止回路、３４……選択条件作成回路、３５
……選択回路、３６……レジスタ、３００……シ
グナルエレメント信号、３０１……シフトクロツ
ク。
図は第１図に示す実施例の動作を示すタイムチヤ
ート、第３図はデイフアレンシヤルマンチエスタ
符号を示す波形図、第４図は従来の復号化回路の
一例を示すブロツク図である。 ３０……シフトレジスタ、３１……分周回路、
３２……Ｊシンボル検出回路、３３……（Ｋ＋
１）抑止回路、３４……選択条件作成回路、３５
……選択回路、３６……レジスタ、３００……シ
グナルエレメント信号、３０１……シフトクロツ
ク。
Claims (1)
- 【特許請求の範囲】 １ ４つのシンボル“Ｊ”，“Ｋ”，“１”，“０”か
らなり、１つのシンボルが２つのシグナルエレメ
ントから構成されるデイフアレンシヤルマンチエ
スタ符号の複合化回路において、連続して入力さ
れるデイフアレンシヤルマンチエスタ符号の４つ
のシグナルエレメントの３つの境界で反転が生じ
たか否かを検出し、第１〜第３の境界値信号を出
力する第１の手段と、前記連続して入力されるデ
イフアレンシヤルマンチエスタ符号の５つのシグ
ナルエレメントに基づいて、４つの境界でシンボ
ル“Ｊ”を示す“反転、反転せず、反転せず、反
転”のパターンを検出して、Ｊ検出信号を出力す
る第２の手段と、第２の手段からＪ検出信号が出
力された場合、あらかじめ定められた所定のシン
ボルが復号化されるまで、上記第２の手段におけ
る上記パターンの検出を抑止する第３の手段と、
第２の手段からＪ検出信号が出力された場合、前
回の復号化処理とのタイミングの整合をとり復号
時のシンボル境界のずれをなくすため、第１の手
段から出力される第１〜第３の境界値信号から第
１の境界値信号または第３の境界値信号のいずれ
か一方を除去して、２つの境界値信号を出力する
第４の手段とを備えていることを特徴とする復号
化回路。 ２ 前記第４の手段は、第２の手段から出力され
るＪ検出信号と、シグナルエレメントのシフトク
ロツクの２分周出力との一致・不一致に基づい
て、第１〜第３の境界値信号から第１の境界値信
号又は第３の境界値信号を除去して、２つの境界
値信号を出力することを特徴とする特許請求の範
囲第１項記載の復号化回路。 ３ 前記あらかじめ定められた所定のシンボル
は、シンボル“０”又は“１”であることを特徴
とする特許請求の範囲第１項記載の復号化回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273595A JPS61154321A (ja) | 1984-12-27 | 1984-12-27 | 復号化回路 |
| EP85116292A EP0187342B1 (en) | 1984-12-27 | 1985-12-19 | Decoding circuit |
| DE8585116292T DE3580661D1 (de) | 1984-12-27 | 1985-12-19 | Dekodierungsschaltung. |
| US06/812,921 US4675884A (en) | 1984-12-27 | 1985-12-23 | Decoding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273595A JPS61154321A (ja) | 1984-12-27 | 1984-12-27 | 復号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154321A JPS61154321A (ja) | 1986-07-14 |
| JPH0558293B2 true JPH0558293B2 (ja) | 1993-08-26 |
Family
ID=17529967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273595A Granted JPS61154321A (ja) | 1984-12-27 | 1984-12-27 | 復号化回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4675884A (ja) |
| EP (1) | EP0187342B1 (ja) |
| JP (1) | JPS61154321A (ja) |
| DE (1) | DE3580661D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809301A (en) * | 1987-11-25 | 1989-02-28 | The United States Of America As Represented By The Secretary Of The Air Force | Detection apparatus for bi-phase signals |
| US4868569A (en) * | 1987-12-15 | 1989-09-19 | Schlumberger Well Services | Biphase digital look-ahead demodulating method and apparatus |
| US5023891A (en) | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
| US5017883A (en) * | 1990-07-31 | 1991-05-21 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multiple symbol differential detection |
| US5313496A (en) * | 1990-12-26 | 1994-05-17 | Trw Inc. | Digital demodulator circuit |
| US5255132A (en) * | 1991-09-04 | 1993-10-19 | International Business Machines Corporation | Adaptable clock control methods and apparatus for a direct access disk drive system |
| DE4343252A1 (de) * | 1993-12-17 | 1995-06-22 | Thomson Brandt Gmbh | Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen |
| US5748123A (en) * | 1995-12-20 | 1998-05-05 | Lg Semicon Co., Ltd. | Decoding apparatus for Manchester code |
| US9946679B2 (en) | 2011-10-05 | 2018-04-17 | Analog Devices, Inc. | Distributed audio coordination over a two-wire communication bus |
| CN103946829B (zh) | 2011-10-05 | 2016-09-21 | 美国亚德诺半导体公司 | 用于高速数据和电力分配的双线通信系统 |
| US10649948B2 (en) * | 2011-10-05 | 2020-05-12 | Analog Devices, Inc. | Two-wire communication systems and applications |
| US9772665B2 (en) | 2012-10-05 | 2017-09-26 | Analog Devices, Inc. | Power switching in a two-wire conductor system |
| US9059724B2 (en) | 2013-07-08 | 2015-06-16 | Analog Devices, Inc. | Differential decoder |
| DE102014225084A1 (de) * | 2014-12-08 | 2016-06-09 | Dr. Johannes Heidenhain Gmbh | Verfahren und Vorrichtung zum Einlesen eines seriellen Datenstroms |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115648A (ja) * | 1982-12-22 | 1984-07-04 | Fujitsu Ltd | マンチエスタ符号復号化回路 |
| US4575684A (en) * | 1985-02-22 | 1986-03-11 | Honeywell Inc. | Differential phase shift keying receiver |
-
1984
- 1984-12-27 JP JP59273595A patent/JPS61154321A/ja active Granted
-
1985
- 1985-12-19 DE DE8585116292T patent/DE3580661D1/de not_active Expired - Lifetime
- 1985-12-19 EP EP85116292A patent/EP0187342B1/en not_active Expired
- 1985-12-23 US US06/812,921 patent/US4675884A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0187342B1 (en) | 1990-11-22 |
| EP0187342A3 (en) | 1988-09-07 |
| DE3580661D1 (de) | 1991-01-03 |
| JPS61154321A (ja) | 1986-07-14 |
| EP0187342A2 (en) | 1986-07-16 |
| US4675884A (en) | 1987-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU634124B2 (en) | Method and circuit for decoding a manchester code signal | |
| JPH0558293B2 (ja) | ||
| US6081561A (en) | Method and apparatus for receiving and reconstituting a data signal employing oversampling and selection of a sampled data signal remote from transitions in the data signal | |
| JP3532992B2 (ja) | 入力デジタルデータ信号受信方法及び装置 | |
| WO1981001637A1 (en) | Data processing system with serial data transmission between subsystems | |
| US4086566A (en) | Error detector for modified duobinary signals | |
| JPH08149120A (ja) | 非同期シリアルデータ受信装置 | |
| US4912730A (en) | High speed reception of encoded data utilizing dual phase resynchronizing clock recovery | |
| JP2508502B2 (ja) | 復調回路 | |
| EP0282924B1 (en) | Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit | |
| JP2682155B2 (ja) | Ｃｒｖ検出回路 | |
| EP0638213B1 (en) | Data signal decoding device | |
| JPS6340384B2 (ja) | ||
| GB1577688A (en) | Data transmission | |
| JPH0124386B2 (ja) | ||
| JPH08125696A (ja) | バイフェーズ符号復号回路 | |
| JPH0522270A (ja) | スクランブル回路 | |
| JPH0345948B2 (ja) | ||
| JPS6124853B2 (ja) | ||
| JPS62241435A (ja) | スプリツトフエ−ズ符号復号回路 | |
| JPS6352521A (ja) | ＣＭｉ復号回路 | |
| JP2003188730A (ja) | Ｃｍｉ符号の符号化および復号化方法、ｃｍｉ符号化回路、およびｃｍｉ復号化回路 | |
| JPH03104319A (ja) | 誤り検出回路 | |
| JPS62242445A (ja) | Ｃｍｉ符号復号化回路 | |
| JPS6234422A (ja) | デイジタル信号の伝送方式 |