JPS6352521A - CMi復号回路 - Google Patents

CMi復号回路

Info

Publication number
JPS6352521A
JPS6352521A JP19544886A JP19544886A JPS6352521A JP S6352521 A JPS6352521 A JP S6352521A JP 19544886 A JP19544886 A JP 19544886A JP 19544886 A JP19544886 A JP 19544886A JP S6352521 A JPS6352521 A JP S6352521A
Authority
JP
Japan
Prior art keywords
signal
cmi
flop
flip
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19544886A
Other languages
English (en)
Other versions
JPH0787380B2 (ja
Inventor
Yoshihiko Sakata
阪田 善彦
Haruo Nonaka
野中 治雄
Yoichi Tanaka
洋一 田中
Toshiaki Koyama
俊明 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61195448A priority Critical patent/JPH0787380B2/ja
Publication of JPS6352521A publication Critical patent/JPS6352521A/ja
Publication of JPH0787380B2 publication Critical patent/JPH0787380B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光フアイバ伝送方式等の2値信号歓送系で使
用されるCMi符号を復号するために使用されるCMi
復号回路に関する。
〔従来の技術〕
CMu(コーデッド・マーク−インパージ璽ン: Co
ded Mark Inversion)符号とは、第
5図に示すように、論理’ 11 ’t’ 00 ’l
’ 01 ’の3種類の状態を情報信号系列のスペース
とマークに対応させ、情報信号のマーク%11に対して
は%11’と1001とを交互に選択し、スペース%o
lに対しては101′を選択する符号である。すなわち
、CM L符号は情報信号系列の1ビツトを2ビツトに
直列変換して伝達するもので、%0.Iまたは11′連
続による同期情報の喪失を防止し、また伝送路上のマー
ク率が1になる等の特徴を持っている。
従来のCMi復号回路の回路図を第6図に、そのタイム
チャートを第7図に示す。
M6図に示すフリップフロップ(以下FFと略す) 1
oo 、 FF 102によって受信CMi信号の逆相
の信号Aのビット前半レベルを保持し、FF101によ
ってビット後半レベルを保持する。次に排他的論理和ゲ
ート3によって、前半及び後半レベルを比較し、レベル
が同一ならばマーク、相違するならスペースと判定する
。その結果得られる信号Fが受信CMi信号を元の情報
信号系列に復元した信号である。
しかしながらこの復元信号Fには第7図に示すようなハ
ザードが発生するという問題がある。
次に、従来のCMA復号回路を利用して伝送路上で発生
した誤りを検出する回路を第8図に、そのタイムチャー
トを第9図に示す。
第8図において受信CMi信号のパターンにない110
′(ここでは受信CMQ信号の極性が反転しているため
1011)をエラーとして検出するのはアンドゲート4
である。
受信CMi信号のパターン111#と%ooIは交互に
一出現するが、%11’または100′が連続したとき
のエラーは、排他的論理和ゲート5,6、アンドゲート
7と分周回路103によって、前のマークレベルと新た
に受信したマークレベルを比較することにより検出する
。このようにエラーを検出するには、微分回路11やデ
ィレィ回路12が必要と々ろ。
が、この様な回路はLSz化に不向きである。
なおこの分野の技術として関連するものには、たとえば
特開昭60−227549号等が挙げられる。
〔発明が解決しようとする問題点〕
上記従来技術においては、ハザードが発生する点につい
ての配慮がされておらず、このハザードを含んだ信号の
伝搬による後段論理誤動作という問題とLSA化に不向
きな論理であるという問題があった。
本発明の目的は、ハザードを除去するとともに、簡単な
回路構成でかつLS=化に適するCMA復号回路を提供
することにある。
〔問題点を解決するための手段〕
上記目的は、受信CM#1号から抽出された位相の異な
る2相のクロック信号を用いてCMi復号回路を構成す
ることにより達成される。
〔作用〕
本発明によるCMb復号回路は、受信CMル信号から抽
出される位相の異なる2相の基準クロック信号で動作し
、第1相の基準クロック信号は受信CMA信号の前半レ
ベルの判定に使用し、第2相の基準クロック信号は後半
レベルの判定に使度するので、復号された信号にハザー
ドが発生することはなく誤動作することがない。
また、エラー検出回路においても位相の異なる2相の基
準クロック信号で動作しているので、従来技術で必要で
あった微分回路およびディレィ回路を不要とし、LSA
化に適する回路を構成できる。
〔実施例〕
以下、本発明の一実施例について図面を用いて説明する
。第1図および第2図に示すように受信CMA信号の前
半のレベルを該CMi信号に同期した2相の基準クロッ
ク信号の内ビット前半を示す第1相の基準クロック信号
ToによりF F 200で保持する。F F 200
の出力と受信CMQ信号とをオアゲート21で論理和を
とりその出力をビット後半を示す第2相の基準クロック
信号T1によりF F 202で保持する。F F 2
02から出力される信号N Rz カ元の情報信号系列
に復元された信号でアル。なおとの復号回路において、
誤りパターン110′は伝送路上で発生したランダム誤
りによって111′または%oo’が%10Iに変化し
たものである可能性が大であるから、元の情報信号はマ
ークであると見々す。
次に第1のエラー検出のタイムチャートを第3図で説明
する。
受信CMi信号AAの前半のレベルを保持した信号AD
力い11でかつ受信CMi信号AAの後半のレベルがゝ
OIのとき(すなわチパターン%10′のとき)第1の
CMiエラーを検出しF F 201でこれを保持する
次に第2のエラー検出のタイムチャ −トを第4図で説
明する。F F 2osは受信CMA信号の前半のレベ
ルを保持する。アンドゲート22は復元された情報信号
がマークのときだけ第1相の基準クロック信号TOを通
過させる。その通過したクロック信号ALによって、F
F204はマークのレベルを保持する。F F 204
の出力と新たに受信されたCMi復号信号ット前半のレ
ベルの逆相とをゲート23により排他的論理和をとり、
その結果一致しかつ新たに受信されたCMi信号のパタ
ーンが、%01#以外のとき(すなわち元の情報信号が
マークのとき)アンドゲート24により第2のエラーを
検出し、F F 205で保持出力する。
以上のようにしてCMi復号信号NRZ、第1のエラー
検出信号ERIおよび第2のエラー検出信号ER2が第
2相の基準クロックT1に同期して得られる。
〔発明の効果〕
本発明によれば次のような効果がある。
(1)  受信CMi信号をバザードのない復号信号に
変換できる。
(2)簡単な回路構成で、受信CM ”信号の伝送路上
での誤りを検出することができる。
(3)  受信CMi信号より抽出する位相の異なる2
相の基準クロック信号で動作しかつディレィ回路や微分
回路がないためLSL化に適する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すCMi復号信号CMi
エラー検出を行う回路の回路図、第2図〜第4図は第1
図に関するタイムチャート、第5図はCMQ符号を説明
する図、第6図は従来のCMi復号回路を示す回路図、
第7図はそのタイムタイムチャートである。 1.2・・・ノットゲート、 5.5.6.23・・・ゲート(排他論理和)、4.7
,10,20.22.24・・・アンドゲート、8.9
.21・・・オアゲート、 100〜102 、200〜205・・・フリップフロ
ップ。 −一\。

Claims (1)

  1. 【特許請求の範囲】 1、受信CMi信号を入力し該CMi信号に同期した2
    相の基準クロック信号の内ビット前半を示す第1相の基
    準クロック信号により入力信号を保持する第1のフリッ
    プフロップと、前記受信CMi信号の逆相の信号と第1
    のフリップフロップの出力信号との論理和をとる論理和
    回路の出力信号を入力し前記基準クロックの内ビット後
    半を示す第2相の基準クロック信号により入力信号を保
    持する第2のフリップフロップとを有することを特徴と
    するCMi復号回路。 2、特許請求の範囲第1項記載のCMi復号回路におい
    て、前記受信CMi信号の逆相の信号と前記第1のフリ
    ップフロップの出力信号との論理積を入力し前記第2相
    の基準クロック信号により入力信号を保持する第3のフ
    リップフロップを設けたことを特徴とするCMi復号回
    路。 3、特許請求の範囲第1項記載のCMi復号回路におい
    て、前記第1のフリップフロップの出力信号を入力し前
    記第2相の基準クロック信号により入力信号を保持出力
    する第4のフリップフロップと、第4のフリップフロッ
    プの出力信号を入力し前記第2のフリップフロップの出
    力信号と前記第1相の基準クロック信号とを論理積した
    クロック信号により入力信号を保持出力する第5のフリ
    ップフロップと、前記第1のフリップフロップの出力信
    号の逆相と該第5のフリップフロップの出力信号との排
    他的論理和をとった信号と前記論理和回路の出力信号と
    を論理積した信号を入力し前記第2相の基準クロック信
    号により入力信号を保持出力する第6のフリップフロッ
    プとを有することを特徴とするCMi復号回路。
JP61195448A 1986-08-22 1986-08-22 CMi復号回路 Expired - Lifetime JPH0787380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61195448A JPH0787380B2 (ja) 1986-08-22 1986-08-22 CMi復号回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61195448A JPH0787380B2 (ja) 1986-08-22 1986-08-22 CMi復号回路

Publications (2)

Publication Number Publication Date
JPS6352521A true JPS6352521A (ja) 1988-03-05
JPH0787380B2 JPH0787380B2 (ja) 1995-09-20

Family

ID=16341235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61195448A Expired - Lifetime JPH0787380B2 (ja) 1986-08-22 1986-08-22 CMi復号回路

Country Status (1)

Country Link
JP (1) JPH0787380B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953063A (en) * 1996-05-20 1999-09-14 Nec Corporation Bi-phase code decoding system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5765943A (en) * 1980-10-09 1982-04-21 Fujitsu Ltd Decoding circuit for coded mark inversion code
JPS61116424A (ja) * 1984-11-12 1986-06-03 Oki Electric Ind Co Ltd Cmi復号器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5765943A (en) * 1980-10-09 1982-04-21 Fujitsu Ltd Decoding circuit for coded mark inversion code
JPS61116424A (ja) * 1984-11-12 1986-06-03 Oki Electric Ind Co Ltd Cmi復号器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953063A (en) * 1996-05-20 1999-09-14 Nec Corporation Bi-phase code decoding system

Also Published As

Publication number Publication date
JPH0787380B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
US4337457A (en) Method for the serial transmission of binary data and devices for its implementation
US4218770A (en) Delay modulation data transmission system
KR100448707B1 (ko) 클럭 및 데이터 복원 회로 및 방법
EP0237238B1 (en) Decoder
JPH0558293B2 (ja)
US4034348A (en) Apparatus, including delay means, for sampling and recovering data recorded by the double transition recording technique
EP0090047A1 (en) Encoding and decoding system for binary data
JPS6352521A (ja) CMi復号回路
JP2508502B2 (ja) 復調回路
US5510786A (en) CMI encoder circuit
JPH0431211B2 (ja)
JPS642306B2 (ja)
JPH05344112A (ja) ビット位相同期回路
JP2682155B2 (ja) Crv検出回路
JPS61135230A (ja) Cmi符号誤り検出回路
JPH03104319A (ja) 誤り検出回路
JPH0449821B2 (ja)
JPS60227549A (ja) Cmi復号回路
JPS63310222A (ja) 符号化誤り自己監視型nrz/cmi符号変換装置
JPS59163938A (ja) 符号誤り検出方式
JP2617538B2 (ja) フレーム同期回路
JPH0531973B2 (ja)
JPS63310251A (ja) Cビツトエラ−カウンタ
JPS63226142A (ja) Cビツト・エラ−・カウンタ
JPS61191148A (ja) Cmi符号誤り検出回路