JPS63310222A - 符号化誤り自己監視型ｎｒｚ／ｃｍｉ符号変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＮＲＺ信号をＣＭＩ信号に変換するＮＲＺ／
ＣＭＩ符号変換装置に関し、特にＮＲＺ信号からＣＭＩ
信号への符号化過程における誤りの監視機能を有する符
号化誤り自己監視型Ｎ　ＲＺ／ＣＭＩ符号変換装置に関
する。

〔従来の技術〕

Ｎ　ＲＺ　（ｎｏｎ−ｒｅｔｕｒｎ　ｔｏ　ｚｅｒｏ）
信号をＣＭＩ（ｃｏｄｅｄ　ｍａｒｋ　１ｎｖｅｒｓｉ
ｏｎ）信号に変換するＮＲＺ／ＣＭ　ｌ符号変換回路は
、第６図に示されているようにＮＲＺ信号の０”を“Ｏ
ｌ”の２ビツトに変換し、ＮＲＺ信号の“１”を“００
”または“１１”の２ビツトで交互に送出するように変
換したＣＭ！信号を出力する。第６図では、ＮＲＺ信号
“０゛、“１“、“１”、”Ｏ”、”０”がＣＭＩ信号
“Ｏｌ”、“１１”、“００”、“０１”、“０１″に
変換された状態を示している。

この変換によって、ＣＭＩ信号における１ビツトの周期
は、ＮＲＺ信号の周期の半分となる。

従来のＮＲＺ／ＣＭＩ符号変換回路の一例を第３図に示
す。このＮＲＺ／ＣＭＩ符号変換回路は、入力端子１に
入力されたＮＲＺ信号を反転するインバータ２１と、入
力端子２に入力されたクロック信号を反転するインバー
タ２２と、インバータ２１からの信号とインバータ２２
からの信号を入力とするＤ型フリップフロップ２３と、
Ｄ型フリップフロップ２３の出力Ｑからの信号とインバ
ータ２２からの信号との論理和の演算を行うＯＲ回路２
４と、ＯＲ回路２４からの信号を入力とするＤ型フリッ
プフロップ２６と、Ｄ型フリップフロップ２３の出力Ｑ
からの信号とＤ型フリップフロップ２６の出力Ｑからの
信号との論理和の否定の演算を行うＮＯＲ回路２８と、
Ｄ型フリ・ノブフロップ２３の出力頁からの信号とイン
バータ２２からの信号との論理和の否定の演算を行うＮ
ＯＲ回路２５と、ＮＯＲ回路２５からの信号を遅延する
遅延回路２７と、ＮＯＲ回路２８からの信号と遅延回路
２７からの信号との論理和の演算を行うＯＲ回路２９と
で構成される。

このような従来のＮＲＺ／ＣＭＩ符号変換回路では、入
力端子１にＮＲＺ信号を、入力端子２に立ち上がりがＮ
ＲＺ信号の変化点と同期しているクロック信号を入力す
る。インバータ２１．２２を経たＮＲＺ信号とクロック
信号はＤ型フリップフロップ２３に入力され、ＮＲＺ信
号とクロック信号との状態によって決定される信号がＤ
型フリ・７プフロソプ２３の出力０９回より出力される
。Ｄ型フリップフロップ２３の出力ＱはＯＲ回路２４の
入力の一方に入力され、ＯＲ回路２４の入力の他方には
、インバータ２２を経たクロック信号が入力される。こ
れら２つの入力信号から、ＮＲＺ信号の“ｌ”に対応し
たＣＭＩ信号の“１１”または“００”を作り出すため
に、ＮＲＺ信号が“１”の場合のみ、Ｄ型フリップフロ
ップ２６の出力を反転させるようなパルスがＯＲ回路２
４から出力される。

ＯＲ回路２４からの出力によりＤ型フリップフロップ２
６は、その出力Ｑを反転させ、ＮＲＺ信号が′ｌ゛とな
ったときＣＭＩ信号の“００”、”１１”を交互に出力
する。ＮＯＲ回路２８においては、Ｄ型フリップフロッ
プ２６から出力される信号を一方の入力に入力し、他方
の入力にＤ型フリップフロップ２３の出力Ｑからの信号
を入力することにより、ＮＲＺ信号の“０”に相当する
ＣＭＩ信号の“Ｏｌ”を挿入するためのスペースを作っ
ている。

一方、ＮＯＲ回路２５では、ＣＭＩ信号の“０１”を作
るためにインバータ２２の出力とＤ型フリップフロップ
２３の出力頁との論理和の否定の演算を行っている。Ｎ
ＯＲ回路２５で作られたＣＭＩ信号の“０１”は、遅延
回路２７により挿入位置の調整が行われ、ＯＲ回路２９
の一方の入力に入力される。

ＮＯＲ回路２８からの出力は、ＯＲ回路２９の他方の入
力に入力される。これら２つの信号をＯＲ回路２９は、
合成して、出力端子１９にＣＭＩ信号を得ている。この
ようにして得られたＣＭＩ信号は、符号化過程における
誤りがない限り、“０”または“１”が３ビツトを超え
て連続することはない。

〔発明が解決しようとする問題点〕

上述した従来のＮＲＺ／ＣＭＩ符号変換回路は、ＮＲＺ
信号の変換により得られるＣＭＩ信号の符号則の監視を
行っていないため、変換されたＣＭＩ信号の符号則の誤
りを検出できない欠点がある。

また、従来のＮＲＺ／ＣＭＩ符号変換回路を一構成要素
とする伝送路においては、ＮＲＺ／ＣＭＩ符号変換回路
の障害に起因する伝送誤りが発生しても、符号変換回路
自身の監視を行っていないため、障害の原因がＮＲＺ／
ＣＭＩ符号変換回路にあるということが究明されるまで
には、伝送路の構成要素を１つずつ順次確認していかな
ければならないという欠点もある。

本発明はこのような欠点を除去し、ＮＲＺ信号の変換に
より得られるＣＭＩ信号の符号則の誤りを検出できる符
号誤り自己監視型ＮＲＺ／ＣＭＩ符号変換装置を提供す
ることにある。

〔問題点を解決するための手段〕

本発明の符号化誤り自己監視型ＮＲＺ／ＣＭＩ符号変換
装置は、ＮＲＺ信号をＣＭＩ信号に変換するＮＲＺ／Ｃ
ＭＩ符号変換回路と、 とを有することを特徴としている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示すブロック図である。

この符号化誤り自己監視型ＮＲＺ／ＣＭＩ符号変換装置
は、入力端子１から入力したＮＲＺ信号をＣＭＩ信号に
変換して出力端子１９より出力するＮＲＺ／ＣＭＩ符号
変換回路３と、入力端子２から入力した入力クロック信
号の２倍の周波数のクロック信号を出力するクロック信
号２逓倍回路４と、クロック信号２逓倍回路４からのク
ロック信号によりＮＲＺ／ＣＭＩ符号変換回路３からの
ＣＭＩ信号を一時的に記憶するＣＭＩ信号一時記憶回路
７と、クロック信号２逓倍回路４からのクロック信号と
同期し、ＣＭＩ信号一時記憶回路７で記憶されたＣＭＩ
信号の符号則の乱れを検出して検出信号を出力端子２０
より出力する符号化誤り判定回路１２で構成される。

入力端子１はＮＲＺ／ＣＭＩ符号変換回路３のＮＲＺ入
力３１に接続され、入力端子２は、ＮＲＺ／ＣＭ　Ｉ符
号変換回路３のクロック人力３２とクロック信号２逓倍
回路４とに接続されている。ＮＲＺ／ＣＭＩ符号変換回
路３のＣＭ！出力３３は、出力端子１９とＣＭ！信号一
時記憶回路７のＣＭＩ入力３４とに接続されている。ク
ロック信号２逓倍回路４の出力は、ＣＭＩ信号一時記憶
回路７のクロック人力３５と符号化誤り判定回路１２の
クロック人力３７とに接続されている。ＣＭＩ信号一時
記憶回路７の出力は、符号化誤り判定回路１２のＣＭ１
人力３６に接続されており、符号化誤り判定回路１２の
出力は出力端子２０に接続されている。

本実施例に使用されているＮＲＺ／ＣＭＩ符号変換回路
は、第３図に示されている従来のＮＲＺ／ＣＭＩ符号変
換回路と同一である。

なお本実施例においては、クロック信号２逓倍回路４と
、ＣＭＩ信号−特記１９回路７と、符号化誤り判定回路
１２とが符号化誤り監視回路を構成する。

次に本実施例の動作について説明する。入力端子１を介
してＮＲＺ信号がＮＲＺ／ＣＭＩ符号変換回路３のＮＲ
Ｚ入力３１に入力され、入力端子２を介して入力クロッ
ク信号がこの変換回路３のクロック入力に入力されると
、ＮＲＺ（８号はＮＲＺ、’ｃＭＩ符号変換回路３によ
ってＣＭＩ信号に変換されて、出力端子１９より出力さ
れる。

一方、入力クロック信号は、クロック信号２逓倍回路４
によって、入力クロック信号より２倍の周波数のクロッ
ク信号に変換されて、ＣＭＩ信号一時記憶回路７のクロ
ック人力３５と符号化誤り判定回路１２のクロック人力
３７とに入力される。

ＮＲＺ／ＣＭＩ符号変換回路３からのＣＭＩ信号はＣＭ
Ｉ信号一時記憶回路７の入力となり、クロック信号２逓
倍回路４によって２倍に逓倍されたクロツタによって読
み込まれる。読み込まれたＣＭＩ符号は符号化誤り判定
回路１２によって符号則の誤りの有無が判定され、誤り
がある場合は、符号化誤り判定回路１２が出力端子２０
へ検出信号“１”を出力し、誤りがない場合には、検出
信号“０”を出力する。

次に、本実施例の具体的な回路構成例を、第２図のブロ
ック図を参照して説明する。

第２図においてＮＲＺ／ＣＭＩ符号変換回路３には、第
３図に代表される回路を用いる。クロック信号２逓倍回
路４は、入力端子２に入力される入力クロック信号の周
期の半分だけ位相を遅らせる遅延回路５と、入力クロッ
ク信号と遅延回路５を経たクロック信号との排他的論理
和の否定の演算を行うＥＸ−ＮＯＲ回路６により実現す
る。ＣＭｌ信号一時記憶回路７は、Ｄ型フリソプフロソ
７’８．　９．１０．１１で構成する４段のシフトレジ
スタとする。符号化誤り判定回路１２は、“ｌ”が４個
連続したことを検知するために排他的論理和の演算を行
うＥＸ−ＯＲ回路１３．１４．１５とＯＲ回路１６、お
よび出力波形の整形を行うインバータ１８、Ｄ型フリッ
プフロップ１７により構成される。

次に、この符号化誤り自己監視型ＮＲＺ／ＣＭＩ符号変
換装置の動作について説明するが、まず符号化過程に誤
りがない、すなわち入力されたＮＲＺ信号を変換して得
られるＣＭＩ符号に符号則の誤りがない場合について、
第４図のタイムチャート図を参照しながら説明する。

入力端子ｌを介してＮＲＺ信号ａの“ｌ”。

“０”、′Ｏ″、′Ｏ”、１０″、“１″、１”。

“１”、′１”、′０”、“０”、６１゛がＮＲＺ／Ｃ
ＭＩ符号変喚回路符号変力回路３入力クロック信号Ｃも
入力端子２を介してＮＲＺ／ＣＭ！符号変換回路３に入
力されると、ＮＲＺ信号はＣＭｌ信号ｂ“００”、“０
１”、Ｏ１”、１０１″、′０１”、′１１”、′００
”、”１１”。

“００″、“Ｏｌ”、“０１”、“１１”に変換されて
、出力端子１９より出力される。

一方、入力クロック信号Ｃは、遅延回路５とＥＸ−ＮＯ
Ｒ回路６とによって構成されるクロック信号２逓倍回路
４により入力クロック信号Ｃの２倍の周波数のクロック
信号ｄに変換される。このクロック信号ｄは、Ｄ型フリ
ップフロップ８，９゜１０、１１から成るＣＭＩ信号一
時記憶回路７である４段のシフトレジスタのクロックと
なる。このクロック信号は、同時に符号化誤り判定回路
１２にも入力されている。

ＮＲＺ／ＣＭＩ符号変換回路３からのＣＭＩ信号すとク
ロック信号２逓倍回路４からのクロック信号ｄとが入力
されたＣ　Ｍ　Ｉ信号−特記ｔα回路マでは、まずＤ型
フリップフロップ８が、クロック信号ｄによりＣＭＩ信
号をシフトして一時保持し出力Ｑ０より信号ｅを出力す
る。次に、Ｄ型フリフプフロフプ９が、クロック信号ｄ
によりＤ型フリップフロップ８からの信号ｅをシフトし
て一時保持し出力Ｑ、より信号ｒを出力する。同様にし
て、Ｄ型フリップフロップ１０は出力Ｑ２から信号ｇを
出力し、Ｄ型フリップフロップ１１は出力Ｑ３から信号
りを出力する。

符号化誤り判定回路１２は、これらの信号ｅ、ｆ。

ｇ、ｈを入力とし、まずＥＸ−ＯＲ回路１３．１４゜１
５によりこれら信号ｅ、ｆ、ｇ、ｈの排他的論理和をと
る。ＥＸ−ＯＲ回路１３は信号ｅと信号ｒとの排他的論
理和をとり信号ｉを出力する。同様にしてＥＸ−ＯＲ回
路１４は信号ｆ、　　ｇより信号ｊを出力し、ＥＸ−Ｏ
Ｒ回路１５は信号ｇ、　　ｈより信号ｋを出力する。シ
フトレジスタの１段目から４段目全部の出力の排他的論
理和の演算による信号ｉ。

ｊ、には、ＯＲ回路１６によって信号ｌの様になる。

一方インバータ１８はシフトレジスタに使用したクロー
ツク信号ｄを反転してクロック信号ｍとし、Ｄ型フリフ
プフロソプ１７は信号βの判定結果を識別し、ヒゲパル
ス等のない安定した検出信号ｎを出力端子２０に出力し
ている。前述の様に、ＣＭＩ信号の符号則に誤りがない
場合、“０”または“１”が３ビツトをこえて連続する
ことはないから、４段のシフトレジスタのうち少なくと
も１つは残りの他のシフトレジスタとは出力を異にする
。よってシフトレジスタの４出力の排他的論理和の総和
であるＯＲ回路１６の出力は常に“１”になり、検出信
号ｎの出力はロウレベルを維持し続ける。

次に、符号化過程に誤りがある、すなわちＮＲ倍信号変
換して得られるＣＭＩ信号に符号則の誤りが生じた場合
について、第５図のタイムチャート図を参照しながら説
明する。

第５図は、第４図に示した前述のＮＲＺ信号ａ“１″　
ＩＩＱＩＩ、′０″、“Ｏ″、“θ″、“１″。

“１”、“１″、“１″、“０”、０”、“１”の７ビ
ツト目の“１”がＮ　ＲＺ　／　ＣＭ　！符号変換回路
３によって誤ったＣＭＩ信号“１０”として変換された
例を示している。

入力クロック信号Ｃは、Ｎ　ＲＺ　／　ＣＭ　Ｉ符号変
換回路３に入力されると同時に、クロック信号２逓倍回
路４で入力クロック信号Ｃの２倍の周波数のクロック信
号ｄとなり、ＣＭＩ信号一時記憶回路７のＤ型フリップ
フロップ８．　９．１０．１１に入力され、さらに符号
化誤り判定回路１２のインバータ１８で反転したクロッ
ク信号となりＤ型フリップフロップ１７に入力されてい
る。

さて、ここで第５図に示すＮＲＺ信号ａの５ビソト目〜
７ビソト目のイ言号“０”、“１”、“１”に着目する
と誤ったＣＭＩ信号すは“０１”。

“１１”、“１０”となっており、正常なＣＭ１１３号
ではあり得ない“１”の４ビツト連続が発生している。

従ってこの部分がＣＭＩ信号一時記憶回路７の４段のシ
フトレジスタに入力された時には、Ｄ型フリップフロッ
プ８．　９．１０．１１から出力される信号ｅ、ｆ、ｇ
、ｈは、全て“１”となる。したがってこの４つの信号
ｅ、ｆ、ｇ、ｈの排他的論理和の総和であるＯＲ回路１
６の出力には、信号！に斜線で示すような、符号化誤り
検出パルスを得る。さらにＤ型フリップフロップ１７に
よって波形整形をほどこし、符号化誤り検出パルスを有
する検出信号ｎを出力端子２０に出力する。本動作例で
は、“１”の４ビツト連続についてのみの説明であるが
、１０″の４ビツト連続、あるいは５ビット以上の連続
についても符号化誤り検出パルスが得られることは、回
路上明らかである。

このように、ＣＭＩ信号に符号則の誤りが発生した場合
、符号化誤り検出パルスを有する検出信号が出力され、
誤りの発生を検出することができる。

〔発明の効果〕

以上説明したように本発明は、従来のＮＲＺ／ＣＭＩ変
換回路に符号化誤り監視回路を付加し、その出力を常時
監視することにより、ＮＲＺ信号の変換により得られる
ＣＭＩ信号の符号則の誤りを検出できる。したがってＮ
ＲＺ／ＣＭＩ符号変換回路の障害に起因する伝送誤りが
発生した場合、伝送路の障害点の探索が容易になるとい
う効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図に示された実施例の詳細な一構成例を示すブ
ロック図、 第３図は、従来のＮＲＺ／ＣＭＩ符号変換回路の一例を
示すブロック図、 第４図は、符号化誤りがない場合の第Ｘ図に示された本
発明の一実施例の動作を示すタイムチャート、 第５図は、符号化誤りがある場合の第１図に示された本
発明の一実施例の動作を示すタイムチャート、 第６図は、ＮＲＺ信号とＣＭ　Ｉ信号との対応を示す図
である。 １．２・・・入力端子 ３・・・従来技術によるＮ　ＲＺ　／　ＣＭ　Ｉ符号変
換回路 ４・・・クロック信号２逓倍回路 ５．２７・・・遅延回路 ６・・・ＥＸ−ＮＯＲ回路 ７・・・ＣＭＩ信号一時記憶回路 ８．９．１０．　ＬＬ１７，２３．２６・・・Ｄ型フリ
ップフロップ１２・・・符号化誤り判定回路 １３、１４．１５・・・ＥＸ−ＯＲ回路１６、２４．２
９・・・ＯＲ回路 １８、２１．２２・・・インバータ １９、２０・・・出力端子 ２５、２８・・・ＮＯＲ回路 ａ・・・ＮＲＺ信号 ｂ・・・ＣＭＩ信号 Ｃ・・・クロック信号 ｄ・・・２逓倍されたクロック信号 ｅ、ｆ、ｇ、ｈ・・・Ｄ型フリップフロップの出力 ｉ、ｊ、ｋ・・・ＥＸ−ＯＲの出ノｊ ！・・・符号化誤り検出パルス ｍ・・・符号化誤り検出パルス波形整形用クロ・ツク信
号

Claims (2)

【特許請求の範囲】
1. （１）ＮＲＺ信号をＣＭＩ信号に変換するＮＲＺ／ＣＭ
   Ｉ符号変換回路と、 このＮＲＺ／ＣＭＩ符号変換回路での符号化過程におけ
   る誤りを常時監視する符号化誤り監視回路とを有する符
   号化誤り自己監視型ＮＲＺ／ＣＭＩ符号変換装置。
2. （２）特許請求の範囲第１項に記載の符号化誤り自己監
   視型ＮＲＺ／ＣＭＩ符号変換装置において、前記符号化
   誤り監視回路が、 前記ＮＲＺ／ＣＭＩ符号変換回路に入力される入力クロ
   ック信号より２倍の周波数のクロック信号を得るクロッ
   ク信号２逓倍回路と、 前記クロック信号２逓倍回路からのクロック信号により
   、前記ＮＲＺ／ＣＭＩ符号変換回路で生成されたＣＭＩ
   信号を一時的に保持するＣＭＩ信号一時記憶回路と、 前記クロック信号２逓倍回路からのクロック信号と同期
   し、前記ＣＭＩ信号一時記憶回路で記憶されたＣＭＩ信
   号の符号則の乱れを検出して検出信号を出力する符号化
   誤り判定回路とからなることを特徴とする符号化誤り自
   己監視型ＮＲＺ／ＣＭＩ符号変換装置。