JPH10255489A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH10255489A
JPH10255489A JP5967797A JP5967797A JPH10255489A JP H10255489 A JPH10255489 A JP H10255489A JP 5967797 A JP5967797 A JP 5967797A JP 5967797 A JP5967797 A JP 5967797A JP H10255489 A JPH10255489 A JP H10255489A
Authority
JP
Japan
Prior art keywords
timer
signal
pulse signal
system clock
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5967797A
Other languages
English (en)
Inventor
Masayuki Konishi
雅幸 小西
Nobuhiko Tanaka
信彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5967797A priority Critical patent/JPH10255489A/ja
Priority to US08/899,307 priority patent/US6092164A/en
Priority to DE19736938A priority patent/DE19736938C2/de
Priority to KR1019970045960A priority patent/KR100260289B1/ko
Publication of JPH10255489A publication Critical patent/JPH10255489A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 初期化処理に要する時間を測定するために、
専用の測定装置7を用意する必要があり、フラッシュメ
モリ2の評価を簡単に行えない課題があった。 【解決手段】 イレーズ信号を受信すると、システムク
ロックのクロック数が設定値に達するごとにタイマー1
2から出力されるパルス信号を計数して、初期化処理に
要する時間を測定するようにしたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、フラッシュメモ
リの初期化処理に要する時間を計測することができるマ
イクロコンピュータに関するものである。
【0002】
【従来の技術】図7は例えば1994年1月 三菱電機
株式会社発行 ’94三菱半導体データブック メモリ
ROM編 第4−4頁に示された従来のマイクロコンピ
ュータを示す構成図であり、図において、1はマイクロ
コンピュータ、2はマイクロコンピュータ1に内蔵され
たフラッシュメモリ、3はシステムクロックを分周して
所定周波数のクロック信号を出力するタイマー、4はタ
イマー3から出力されるクロック信号に同期して動作
し、フラッシュメモリ2の初期化を命じるイレーズ信号
を受信すると初期化指令を出力するCPU、5はCPU
4から初期化指令が出力されると、フラッシュメモリ2
の初期化処理を実行するとともに、初期化処理の開始か
ら終了までの間、処理実行中であることを示す実行中信
号を出力するメモリ制御部、6はメモリ制御部5から実
行中信号が出力されている間、パルス信号を出力するメ
モリ制御部5の内蔵タイマー、7は内蔵タイマー6から
出力されるパルス信号を計数して、フラッシュメモリ2
の初期化処理に要する時間を測定する測定装置である。
【0003】次に動作について説明する。まず、マイク
ロコンピュータ1の外部入力端子等からイレーズ信号が
入力され、CPU4が当該イレーズ信号を受信すると、
CPU4は、メモリ制御部5にフラッシュメモリ2の初
期化を実行させるため、初期化指令をメモリ制御部5に
出力する。
【0004】そして、メモリ制御部5は、CPU4から
初期化指令が出力されると、フラッシュメモリ2の初期
化処理を実行するが、フラッシュメモリ2の評価項目の
一つとして、初期化処理に要する時間の測定という項目
があるので、メモリ制御部5は、初期化処理の開始から
終了までの間、処理実行中であることを示す実行中信号
を出力する。
【0005】そして、メモリ制御部5の内蔵タイマー6
は、メモリ制御部5から実行中信号が出力されている
間、パルス信号を出力する。そして、マイクロコンピュ
ータ1の外部端子に接続された測定装置7は、内蔵タイ
マー6から出力されるパルス信号を計数して、フラッシ
ュメモリ2の初期化処理に要する時間を測定する。
【0006】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、初期化処理
に要する時間を測定することができるが、専用の測定装
置7を用意する必要があり、フラッシュメモリ2の評価
を簡単に行えない課題があった。また、タイマー3の他
に、一定周波数のパルス信号を出力する内蔵タイマー6
を別個に設ける必要があり、回路構成が複雑になる課題
もあった。
【0007】なお、内蔵タイマー6の代わりに、システ
ムクロックを利用する技術が特開平2−9090号公報
に開示されているが、かかる技術では内蔵タイマー6を
削減することができても、専用の測定装置7を削除する
ことができず、また、システムクロックの周波数は極め
て高いので、システムクロックのクロック数を高速に計
数できる計数回路を測定装置7に搭載する必要を生じる
課題があった。
【0008】この発明は上記のような課題を解決するた
めになされたもので、フラッシュメモリの評価を簡単に
行うことができるとともに、回路構成を簡略化できるマ
イクロコンピュータを得ることを目的とする。
【0009】
【課題を解決するための手段】請求項1記載の発明に係
るマイクロコンピュータは、イレーズ信号を受信する
と、システムクロックのクロック数が設定値に達するご
とにタイマーから出力されるパルス信号を計数して、初
期化処理に要する時間を測定するようにしたものであ
る。
【0010】請求項2記載の発明に係るマイクロコンピ
ュータは、イレーズ信号を受信すると、タイマー起動信
号をタイマーに出力したのち、システムクロックのクロ
ック数が設定値に達するごとにタイマーから出力される
パルス信号を計数して、初期化処理に要する時間を測定
するようにしたものである。
【0011】請求項3記載の発明に係るマイクロコンピ
ュータは、CPUからタイマー起動信号が出力される
と、メモリ制御部から実行中信号が出力されている間、
システムクロックをサンプリングするとともに、そのシ
ステムクロックのクロック数が設定値に達するごとにパ
ルス信号を生成し、そのパルス信号を計数して、初期化
処理に要する時間を測定するようにしたものである。
【0012】請求項4記載の発明に係るマイクロコンピ
ュータは、メモリ制御部からタイマー起動信号を受信す
ると、そのメモリ制御部から実行中信号が出力されてい
る間、システムクロックをサンプリングするとともに、
そのシステムクロックのクロック数が設定値に達するご
とにパルス信号を生成し、そのパルス信号を計数して、
初期化処理に要する時間を測定するようにしたものであ
る。
【0013】請求項5記載の発明に係るマイクロコンピ
ュータは、システムクロックに同期して所定のリロード
値からダウンカウントを開始し、レジスタがアンダーフ
ローするとパルス信号を出力するとともに、当該リロー
ド値からダウンカウントを再開するようにしたものであ
る。
【0014】請求項6記載の発明に係るマイクロコンピ
ュータは、システムクロックに同期して所定のリロード
値からアップカウントを開始し、レジスタがオーバーフ
ローするとパルス信号を出力するとともに、当該リロー
ド値からアップカウントを再開するようにしたものであ
る。
【0015】請求項7記載の発明に係るマイクロコンピ
ュータは、リロード値変更指令を受信すると、メモリ制
御部がタイマーに設定されているリロード値を変更する
ようにしたものである。
【0016】請求項8記載の発明に係るマイクロコンピ
ュータは、リロード値変更指令を受信すると、CPUが
タイマーに設定されているリロード値を変更するように
したものである。
【0017】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1によるマ
イクロコンピュータを示す構成図であり、図において、
1はマイクロコンピュータ、2はマイクロコンピュータ
1に内蔵されたフラッシュメモリ、11はフラッシュメ
モリ2の初期化を命じるイレーズ信号を受信するとタイ
マー起動信号を出力するCPU、12はCPU11から
タイマー起動信号が出力されるとシステムクロックをサ
ンプリングし、そのシステムクロックのクロック数が設
定値に達するごとにパルス信号を出力するタイマー、1
3はイレーズ信号を受信するとフラッシュメモリ2の初
期化処理を実行するとともに、タイマー12から出力さ
れるパルス信号を計数して、初期化処理に要する時間を
測定するメモリ制御部である。
【0018】次に動作について説明する。まず、マイク
ロコンピュータ1の外部入力端子等からイレーズ信号が
入力され、CPU11が当該イレーズ信号を受信する
と、CPU11は、後述するフラッシュメモリ2の初期
化処理に要する時間の測定に必要なパルス信号を生成さ
せるため、タイマー起動信号をタイマー12に出力す
る。
【0019】そして、タイマー12は、CPU11から
タイマー起動信号が出力されると、システムクロックを
サンプリングし、そのシステムクロックのクロック数が
設定値に達するごとにパルス信号を出力する。具体的に
は、図2に示すように、システムクロックを分周して、
クロック信号を生成するとともに、そのクロック信号に
同期して、所定のリロード値(図2の場合、リロード値
は“0003”に設定されている)からダウンカウント
を開始する。なお、リロード値の設定は、例えば、CP
U11がタイマー起動信号を出力する際に行い、また、
CPU11がリロード値変更指令を受信すると、タイマ
ー12に設定されているリロード値を変更する。
【0020】そして、レジスタがアンダーフローする
と、即ち、レジスタ値が“0000”になると、パルス
信号をメモリ制御部13に出力するとともに、所定のリ
ロード値からダウンカウントを再開する。これにより図
2の場合、タイマー12は、8個のシステムクロックが
入力されるごとに、パルス信号を出力することになる
が、このようにシステムクロックの代わりに、パルス信
号をメモリ制御部13に供給する理由は、システムクロ
ックの周波数は極めて高いので、システムクロックのク
ロック数を高速に計数できる計測回路を不要にして、メ
モリ制御部13の回路構成を簡略化するためである。
【0021】そして、メモリ制御部13は、イレーズ信
号を受信すると、フラッシュメモリ2の初期化処理を開
始するとともに、初期化処理が終了するまで、タイマー
12から出力されるパルス信号を計数して、初期化処理
に要する時間を測定する。測定時間=パルス信号の出力
周期×計数値
【0022】以上で明らかなように、この実施の形態1
によれば、イレーズ信号を受信すると、システムクロッ
クのクロック数が設定値に達するごとにタイマー12か
ら出力されるパルス信号を計数して、初期化処理に要す
る時間を測定するようにしたので、専用の測定装置をマ
イクロコンピュータ1の外部に接続することなく、初期
化処理に要する時間を測定することができるようにな
り、フラッシュメモリ2の評価を簡単に行うことができ
る効果を奏する。また、メモリ制御部13に内蔵タイマ
ーを設ける必要がなくなり、メモリ制御部13の回路構
成が簡単になる効果も奏する。
【0023】実施の形態2.図3はこの発明の実施の形
態2によるマイクロコンピュータを示す構成図であり、
図において、図1のものと同一符号は同一または相当部
分を示すので説明を省略する。14はフラッシュメモリ
2の初期化を命じるイレーズ信号を受信するとタイマー
起動信号をタイマー12に出力したのち、フラッシュメ
モリ2の初期化処理を実行するとともに、そのタイマー
12から出力されるパルス信号を計数して、初期化処理
に要する時間を測定するメモリ制御部である。
【0024】次に動作について説明する。上記実施の形
態1では、CPU11がイレーズ信号を受信すると、タ
イマー起動信号をタイマー12に出力するものについて
示したが、メモリ制御部14がイレーズ信号を受信した
とき、タイマー起動信号をタイマー12に出力するよう
にしてもよい。これにより、初期化処理時にはCPU1
1が停止状態となるようなシステムの場合でも、タイマ
ー12を確実に起動させることができるとともに、リロ
ード値を設定することができる効果を奏する。なお、言
うまでもないが、この実施の形態2の場合、メモリ制御
部14がリロード値の設定・変更を行う。
【0025】実施の形態3.図4はこの発明の実施の形
態3によるマイクロコンピュータを示す構成図であり、
図において、図1のものと同一符号は同一または相当部
分を示すので説明を省略する。15はイレーズ信号を受
信するとフラッシュメモリ2の初期化処理を実行すると
ともに、初期化処理を実行している間、その旨を示す実
行中信号を出力するメモリ制御部、16はCPU11か
らタイマー起動信号が出力されると、メモリ制御部15
から実行中信号が出力されている間、システムクロック
をサンプリングするとともに、そのシステムクロックの
クロック数が設定値に達するごとにパルス信号を生成
し、そのパルス信号を計数して、初期化処理に要する時
間を測定するタイマーである。
【0026】次に動作について説明する。上記実施の形
態1では、メモリ制御部13がタイマー12から出力さ
れるパルス信号を計数して、初期化処理に要する時間を
測定するものについて示したが、タイマー16がメモリ
制御部15から実行中信号が出力されている間、システ
ムクロックをサンプリングするとともに、そのシステム
クロックのクロック数が設定値に達するごとにパルス信
号を生成し、そのパルス信号を計数して、初期化処理に
要する時間を測定するようにしてもよく、上記実施の形
態1と同様の効果を奏する。
【0027】実施の形態4.図5はこの発明の実施の形
態4によるマイクロコンピュータを示す構成図であり、
図において、図4のものと同一符号は同一または相当部
分を示すので説明を省略する。17はフラッシュメモリ
2の初期化を命じるイレーズ信号を受信すると、タイマ
ー起動信号を出力したのち、フラッシュメモリ2の初期
化処理を実行するとともに、初期化処理を実行している
間、その旨を示す実行中信号を出力するメモリ制御部で
ある。
【0028】次に動作について説明する。上記実施の形
態3では、CPU11がイレーズ信号を受信すると、タ
イマー起動信号をタイマー16に出力するものについて
示したが、メモリ制御部17がイレーズ信号を受信した
とき、タイマー起動信号をタイマー16に出力するよう
にしてもよい。これにより、初期化処理時にはCPU1
1が停止状態となるようなシステムの場合でも、タイマ
ー16を確実に起動させることができるとともに、リロ
ード値を設定することができる効果を奏する。なお、言
うまでもないが、この実施の形態4の場合、メモリ制御
部17がリロード値の設定・変更を行う。
【0029】実施の形態5.上記実施の形態1〜4で
は、所定のリロード値からダウンカウントするものにつ
いて示したが、所定のリロード値からアップカウントを
開始し、レジスタがオーバーフローするとパルス信号を
出力するとともに、当該リロード値からアップカウント
を再開するようにしてもよく、上記実施の形態1〜4と
同様の効果を奏することができる。
【0030】実施の形態6.上記実施の形態1〜5で
は、メモリ制御部13等から内蔵タイマーを削除したも
のについて示したが、メモリ制御部13等に内蔵タイマ
ー6が組み込まれ、削除が困難な場合には、図6に示す
ように、スイッチ18を設け、必要に応じてタイマー1
2等又は内蔵タイマー6から出力されるパルス信号を計
数するようにしてもよい。
【0031】
【発明の効果】以上のように、請求項1記載の発明によ
れば、イレーズ信号を受信すると、システムクロックの
クロック数が設定値に達するごとにタイマーから出力さ
れるパルス信号を計数して、初期化処理に要する時間を
測定するように構成したので、専用の測定装置をマイク
ロコンピュータの外部に接続することなく、初期化処理
に要する時間を測定することができるようになり、フラ
ッシュメモリの評価を簡単に行うことができる効果があ
る。また、メモリ制御部に内蔵タイマーを設ける必要が
なくなり、メモリ制御部の回路構成が簡単になる効果も
ある。
【0032】請求項2記載の発明によれば、イレーズ信
号を受信すると、タイマー起動信号をタイマーに出力し
たのち、システムクロックのクロック数が設定値に達す
るごとにタイマーから出力されるパルス信号を計数し
て、初期化処理に要する時間を測定するように構成した
ので、初期化処理時にCPUが停止状態になる場合で
も、タイマーを確実に起動することができるようにな
り、このような場合でも、フラッシュメモリの評価を簡
単に行うことができるとともに、回路構成を簡略化でき
る効果がある。
【0033】請求項3記載の発明によれば、CPUから
タイマー起動信号が出力されると、メモリ制御部から実
行中信号が出力されている間、システムクロックをサン
プリングするとともに、そのシステムクロックのクロッ
ク数が設定値に達するごとにパルス信号を生成し、その
パルス信号を計数して、初期化処理に要する時間を測定
するように構成したので、専用の測定装置をマイクロコ
ンピュータの外部に接続することなく、初期化処理に要
する時間を測定することができるようになり、フラッシ
ュメモリの評価を簡単に行うことができる効果がある。
また、メモリ制御部に内蔵タイマーを設ける必要がなく
なり、メモリ制御部の回路構成が簡単になる効果もあ
る。
【0034】請求項4記載の発明によれば、メモリ制御
部からタイマー起動信号を受信すると、そのメモリ制御
部から実行中信号が出力されている間、システムクロッ
クをサンプリングするとともに、そのシステムクロック
のクロック数が設定値に達するごとにパルス信号を生成
し、そのパルス信号を計数して、初期化処理に要する時
間を測定するように構成したので、初期化処理時にCP
Uが停止状態になる場合でも、タイマーを確実に起動す
ることができるようになり、このような場合でも、フラ
ッシュメモリの評価を簡単に行うことができるととも
に、回路構成を簡略化できる効果がある。
【0035】請求項5記載の発明によれば、システムク
ロックに同期して所定のリロード値からダウンカウント
を開始し、レジスタがアンダーフローするとパルス信号
を出力するとともに、当該リロード値からダウンカウン
トを再開するように構成したので、システムクロックの
クロック数を高速に計数できる計測回路をメモリ制御部
に設けることなく、初期化処理に要する時間を測定する
ことができる効果がある。
【0036】請求項6記載の発明によれば、システムク
ロックに同期して所定のリロード値からアップカウント
を開始し、レジスタがオーバーフローするとパルス信号
を出力するとともに、当該リロード値からアップカウン
トを再開するように構成したので、システムクロックの
クロック数を高速に計数できる計測回路をメモリ制御部
に設けることなく、初期化処理に要する時間を測定する
ことができる効果がある。
【0037】請求項7記載の発明によれば、リロード値
変更指令を受信すると、メモリ制御部がタイマーに設定
されているリロード値を変更するように構成したので、
フラッシュメモリの評価について要求される精度に応じ
て、適宜、パルス信号の周波数を変更することができる
効果がある。
【0038】請求項8記載の発明によれば、リロード値
変更指令を受信すると、CPUがタイマーに設定されて
いるリロード値を変更するように構成したので、フラッ
シュメモリの評価について要求される精度に応じて、適
宜、パルス信号の周波数を変更することができる効果が
ある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるマイクロコン
ピュータを示す構成図である。
【図2】 タイマー12の動作を説明するタイミングチ
ャートである。
【図3】 この発明の実施の形態2によるマイクロコン
ピュータを示す構成図である。
【図4】 この発明の実施の形態3によるマイクロコン
ピュータを示す構成図である。
【図5】 この発明の実施の形態4によるマイクロコン
ピュータを示す構成図である。
【図6】 この発明の実施の形態6によるマイクロコン
ピュータを示す構成図である。
【図7】 従来のマイクロコンピュータを示す構成図で
ある。
【符号の説明】
2 フラッシュメモリ、11 CPU、12,16 タ
イマー、13,14,15,17 メモリ制御部。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 フラッシュメモリの初期化を命じるイレ
    ーズ信号を受信するとタイマー起動信号を出力するCP
    Uと、上記CPUからタイマー起動信号が出力されると
    システムクロックをサンプリングし、そのシステムクロ
    ックのクロック数が設定値に達するごとにパルス信号を
    出力するタイマーと、上記イレーズ信号を受信すると上
    記フラッシュメモリの初期化処理を実行するとともに、
    上記タイマーから出力されるパルス信号を計数して、初
    期化処理に要する時間を測定するメモリ制御部とを備え
    たマイクロコンピュータ。
  2. 【請求項2】 タイマー起動信号を受信するとシステム
    クロックをサンプリングし、そのシステムクロックのク
    ロック数が設定値に達するごとにパルス信号を出力する
    タイマーと、フラッシュメモリの初期化を命じるイレー
    ズ信号を受信するとタイマー起動信号を上記タイマーに
    出力したのち、当該フラッシュメモリの初期化処理を実
    行するとともに、そのタイマーから出力されるパルス信
    号を計数して、初期化処理に要する時間を測定するメモ
    リ制御部とを備えたマイクロコンピュータ。
  3. 【請求項3】 フラッシュメモリの初期化を命じるイレ
    ーズ信号を受信するとタイマー起動信号を出力するCP
    Uと、上記イレーズ信号を受信すると上記フラッシュメ
    モリの初期化処理を実行するとともに、初期化処理を実
    行している間、その旨を示す実行中信号を出力するメモ
    リ制御部と、上記CPUからタイマー起動信号が出力さ
    れると、上記メモリ制御部から実行中信号が出力されて
    いる間、システムクロックをサンプリングするととも
    に、そのシステムクロックのクロック数が設定値に達す
    るごとにパルス信号を生成し、そのパルス信号を計数し
    て、初期化処理に要する時間を測定するタイマーとを備
    えたマイクロコンピュータ。
  4. 【請求項4】 フラッシュメモリの初期化を命じるイレ
    ーズ信号を受信するとタイマー起動信号を出力したの
    ち、当該フラッシュメモリの初期化処理を実行するとと
    もに、初期化処理を実行している間、その旨を示す実行
    中信号を出力するメモリ制御部と、上記メモリ制御部か
    らタイマー起動信号を受信すると、そのメモリ制御部か
    ら実行中信号が出力されている間、システムクロックを
    サンプリングするとともに、そのシステムクロックのク
    ロック数が設定値に達するごとにパルス信号を生成し、
    そのパルス信号を計数して、初期化処理に要する時間を
    測定するタイマーとを備えたマイクロコンピュータ。
  5. 【請求項5】 タイマーは、システムクロックに同期し
    て所定のリロード値からダウンカウントを開始し、レジ
    スタがアンダーフローするとパルス信号を出力するとと
    もに、当該リロード値からダウンカウントを再開するこ
    とを特徴とする請求項1から請求項4のうちのいずれか
    1項記載のマイクロコンピュータ。
  6. 【請求項6】 タイマーは、システムクロックに同期し
    て所定のリロード値からアップカウントを開始し、レジ
    スタがオーバーフローするとパルス信号を出力するとと
    もに、当該リロード値からアップカウントを再開するこ
    とを特徴とする請求項1から請求項4のうちのいずれか
    1項記載のマイクロコンピュータ。
  7. 【請求項7】 メモリ制御部は、リロード値変更指令を
    受信するとタイマーに設定されているリロード値を変更
    することを特徴とする請求項5または請求項6記載のマ
    イクロコンピュータ。
  8. 【請求項8】 CPUは、リロード値変更指令を受信す
    るとタイマーに設定されているリロード値を変更するこ
    とを特徴とする請求項5または請求項6記載のマイクロ
    コンピュータ。
JP5967797A 1997-03-13 1997-03-13 マイクロコンピュータ Pending JPH10255489A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5967797A JPH10255489A (ja) 1997-03-13 1997-03-13 マイクロコンピュータ
US08/899,307 US6092164A (en) 1997-03-13 1997-07-23 Microcomputer having division of timing signals to initialize flash memory
DE19736938A DE19736938C2 (de) 1997-03-13 1997-08-25 Mikrocomputer mit einem Flash-Speicher
KR1019970045960A KR100260289B1 (ko) 1997-03-13 1997-09-05 마이크로컴퓨터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5967797A JPH10255489A (ja) 1997-03-13 1997-03-13 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH10255489A true JPH10255489A (ja) 1998-09-25

Family

ID=13120074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5967797A Pending JPH10255489A (ja) 1997-03-13 1997-03-13 マイクロコンピュータ

Country Status (4)

Country Link
US (1) US6092164A (ja)
JP (1) JPH10255489A (ja)
KR (1) KR100260289B1 (ja)
DE (1) DE19736938C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415086B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10628049B2 (en) 2017-07-12 2020-04-21 Sandisk Technologies Llc Systems and methods for on-die control of memory command, timing, and/or control signals
CN111863092A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制擦除性能的方法以及装置
CN111863094A (zh) * 2019-04-29 2020-10-30 北京兆易创新科技股份有限公司 一种控制擦除性能的方法以及装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH029090A (ja) * 1988-06-27 1990-01-12 Sharp Corp 半導体装置
JPH03238697A (ja) * 1990-02-15 1991-10-24 Nec Corp シングルチップマイクロコンピュータ
JPH04221496A (ja) * 1990-03-29 1992-08-11 Intel Corp 単一基板上に設けられるコンピュータメモリ回路およびコンピュータメモリを消去するためのシーケンスを終らせる方法
JP3534781B2 (ja) * 1992-03-19 2004-06-07 株式会社ルネサステクノロジ マイクロコンピュータ、及びフラッシュメモリ
JPH0652694A (ja) * 1992-07-30 1994-02-25 Hitachi Ltd フラッシュメモリの寿命検出方式
US5327531A (en) * 1992-09-21 1994-07-05 International Business Machines Corp. Data processing system including corrupt flash ROM recovery
JP3078946B2 (ja) * 1993-03-11 2000-08-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 一括消去型不揮発性メモリの管理方法及び半導体ディスク装置
US5490109A (en) * 1994-06-28 1996-02-06 Intel Corporation Method and apparatus for preventing over-erasure of flash EEPROM memory devices
JPH09204367A (ja) * 1996-01-25 1997-08-05 Mitsubishi Electric Corp フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415086B1 (ko) * 2001-06-28 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법

Also Published As

Publication number Publication date
KR19980079351A (ko) 1998-11-25
DE19736938A1 (de) 1998-09-24
DE19736938C2 (de) 2000-08-31
US6092164A (en) 2000-07-18
KR100260289B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
US6442704B1 (en) Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer
JPH0589261A (ja) マイクロコンピユータ
JPH10255489A (ja) マイクロコンピュータ
JP2711111B2 (ja) データ処理装置、計測方法及び制御方法
JP4122128B2 (ja) エッジ検出回路
JPH0519027A (ja) 半導体論理集積回路
JP3223884B2 (ja) デューティ比判定回路及びデューティ比判定方法
JPH0923159A (ja) 測定装置
KR100206906B1 (ko) 타이머/카운터 회로
JPS6236586A (ja) デイジタル計時装置
JP3450667B2 (ja) データプロセッサ
JPH0395484A (ja) 電子時計の歩度計測装置
JP3196183B2 (ja) 時間測定装置
JP2765038B2 (ja) パルスモータ用の速度指令装置
JPH0712861A (ja) パルス周波数測定方法及び装置
JPH0619752A (ja) マイクロコンピュータ
JPH06195245A (ja) 監視タイマ装置
JPS58205885A (ja) 電子時計用集積回路
JPH0643964A (ja) タイマー回路を備えたlsi
JPS61189472A (ja) 集積回路の試験法
JPS63133066A (ja) 速度検出方法
JPH01100700A (ja) 計測装置
JP2002014706A (ja) I/oユニット及びプログラマブルコントローラ
JPH05272997A (ja) 時間変化測定装置
JPH04302524A (ja) パルス発生回路