JP3196183B2 - 時間測定装置 - Google Patents
時間測定装置Info
- Publication number
- JP3196183B2 JP3196183B2 JP18348592A JP18348592A JP3196183B2 JP 3196183 B2 JP3196183 B2 JP 3196183B2 JP 18348592 A JP18348592 A JP 18348592A JP 18348592 A JP18348592 A JP 18348592A JP 3196183 B2 JP3196183 B2 JP 3196183B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- signal
- time
- switch
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、時間幅の連続測定が可
能な時間測定装置に関するものである。
能な時間測定装置に関するものである。
【０００２】
【従来の技術】従来の時間幅測定にあたっては、クロッ
クに対する端数時間を測定する際に時間拡張を行い、か
つ、その拡張に対する演算等を行っていた。このため、
時間幅の計測にかかる実時間の他に演算処理のための時
間が必要となり、時間幅の連続測定が不可能であった。
すなわち、１回測定スタート信号が入力されると、その
測定スタート信号に基づく測定結果の演算が終了するま
では次回の測定スタート信号が受け付けられないので、
時間幅の測定が連続して行われないことになる。
クに対する端数時間を測定する際に時間拡張を行い、か
つ、その拡張に対する演算等を行っていた。このため、
時間幅の計測にかかる実時間の他に演算処理のための時
間が必要となり、時間幅の連続測定が不可能であった。
すなわち、１回測定スタート信号が入力されると、その
測定スタート信号に基づく測定結果の演算が終了するま
では次回の測定スタート信号が受け付けられないので、
時間幅の測定が連続して行われないことになる。
【０００３】
【発明が解決しようとする課題】このため、連続的に変
化する時間幅信号の測定にあたっては、一部の時間幅信
号をとりこぼしてしまうおそれがある。本発明の目的
は、このような連続的に変化する時間幅信号の測定にお
ける取りこぼしをなくし、時間幅信号の連続測定を可能
にすることにある。さらに、本発明では、時間幅信号の
連続測定を実現するためのハードウエアの構成を、使用
者が簡単に変更できるように工夫している。
化する時間幅信号の測定にあたっては、一部の時間幅信
号をとりこぼしてしまうおそれがある。本発明の目的
は、このような連続的に変化する時間幅信号の測定にお
ける取りこぼしをなくし、時間幅信号の連続測定を可能
にすることにある。さらに、本発明では、時間幅信号の
連続測定を実現するためのハードウエアの構成を、使用
者が簡単に変更できるように工夫している。
【０００４】
【課題を解決するための手段】本発明は、外部から測定
スタート信号と初期化信号とサンプリングクロックが入
力され、測定制御信号を出力する複数の測定制御ユニッ
トと、前記各々の測定制御ユニットから出力される測定
制御信号に基づいて時間幅測定を行う複数の時間計測部
と、各々の時間計測部で測定したデータを格納する複数
のメモリと、第１の時間計測部の測定スタート信号を選
択するスイッチと、前記スイッチを制御するための信号
を出力するスイッチ制御回路とを設け、複数個の時間計
測部において、第１の時間計測部の測定ストップ信号は
第２の時間計測部の測定スタート信号となるように接続
されて最終段の時間計測部の測定ストップ信号は前記ス
イッチに入力され、このスイッチは外部からの測定スタ
ート信号もしくは最終段の時間計測部からの測定ストッ
プ信号を選択して第１の時間計測部の測定スタート信号
として出力し、時間幅測定が連続して行えるようにした
ことを特徴とする時間測定装置である。
スタート信号と初期化信号とサンプリングクロックが入
力され、測定制御信号を出力する複数の測定制御ユニッ
トと、前記各々の測定制御ユニットから出力される測定
制御信号に基づいて時間幅測定を行う複数の時間計測部
と、各々の時間計測部で測定したデータを格納する複数
のメモリと、第１の時間計測部の測定スタート信号を選
択するスイッチと、前記スイッチを制御するための信号
を出力するスイッチ制御回路とを設け、複数個の時間計
測部において、第１の時間計測部の測定ストップ信号は
第２の時間計測部の測定スタート信号となるように接続
されて最終段の時間計測部の測定ストップ信号は前記ス
イッチに入力され、このスイッチは外部からの測定スタ
ート信号もしくは最終段の時間計測部からの測定ストッ
プ信号を選択して第１の時間計測部の測定スタート信号
として出力し、時間幅測定が連続して行えるようにした
ことを特徴とする時間測定装置である。
【０００５】
【作用】複数の時間計測部を順に動作させ、測定ストッ
プ信号を次の時間計測部の測定スタート信号として出力
することで、連続した時間幅測定が可能となる。
プ信号を次の時間計測部の測定スタート信号として出力
することで、連続した時間幅測定が可能となる。
【０００６】
【実施例】図１に本発明の基本的構成図を示す。１１，
１２，…１ｎは測定制御ユニットであり、与えられた信
号に基づいて各々に接続される時間計測部３１，３２，
…３ｎで時間幅測定をするか否かの判断を行い、測定そ
の他の動作を制御する測定制御信号を出力する。２１，
２２，…２ｎは遅延回路であり、外部から入力される測
定スタート信号および測定ストップ信号を遅延させる。
３１，３２，…３ｎは時間計測部で、これら測定スター
ト信号と測定ストップ信号とで規定される時間幅を測定
する。４１，４２，…４ｎはメモリで、時間計測部３
１，３２，…３ｎ各々の測定結果等を格納する。５０は
スイッチで、測定制御ユニット１ｎの出力もしくはＨレ
ベルの値を初期化信号に基づいて測定制御ユニット１１
に出力する。６０はインバータであり、測定制御ユニッ
ト１１の出力を反転してアンドゲート８０の一方の入力
端子に入力する。アンドゲート８０の他方の入力端子に
はリセット信号が入力されている。アンドゲート８０の
出力はフリップフロップ７０のリセット端子に入力され
ている。フリップフロップ７０のクロック端子にはＣＰ
Ｕ９０からＣＰＵ信号が入力されている。フリップフロ
ップ７０のＱ端子出力はスイッチ制御信号としてスイッ
チ５０に入力されている。これらインバータ６０とフリ
ップフロップ７０とアンドゲート８０は、スイッチ制御
回路を構成している。図２は測定制御ユニット１１の実
施例図である。測定制御ユニット１１は、フリップフロ
ップ１１０，１２０とオアゲート１３０とで構成されて
いる。
１２，…１ｎは測定制御ユニットであり、与えられた信
号に基づいて各々に接続される時間計測部３１，３２，
…３ｎで時間幅測定をするか否かの判断を行い、測定そ
の他の動作を制御する測定制御信号を出力する。２１，
２２，…２ｎは遅延回路であり、外部から入力される測
定スタート信号および測定ストップ信号を遅延させる。
３１，３２，…３ｎは時間計測部で、これら測定スター
ト信号と測定ストップ信号とで規定される時間幅を測定
する。４１，４２，…４ｎはメモリで、時間計測部３
１，３２，…３ｎ各々の測定結果等を格納する。５０は
スイッチで、測定制御ユニット１ｎの出力もしくはＨレ
ベルの値を初期化信号に基づいて測定制御ユニット１１
に出力する。６０はインバータであり、測定制御ユニッ
ト１１の出力を反転してアンドゲート８０の一方の入力
端子に入力する。アンドゲート８０の他方の入力端子に
はリセット信号が入力されている。アンドゲート８０の
出力はフリップフロップ７０のリセット端子に入力され
ている。フリップフロップ７０のクロック端子にはＣＰ
Ｕ９０からＣＰＵ信号が入力されている。フリップフロ
ップ７０のＱ端子出力はスイッチ制御信号としてスイッ
チ５０に入力されている。これらインバータ６０とフリ
ップフロップ７０とアンドゲート８０は、スイッチ制御
回路を構成している。図２は測定制御ユニット１１の実
施例図である。測定制御ユニット１１は、フリップフロ
ップ１１０，１２０とオアゲート１３０とで構成されて
いる。
【０００７】このような構成の動作を、図３のタイムチ
ャートを用いて説明する。（ａ）はＣＰＵ９０からのリ
セット信号、（ｂ）はＣＰＵ信号で初期化のために例え
ばＣＰＵ９０から入力される。（ｃ）はスタート信号で
時間幅測定開始を示すパルス信号である。（ｄ）はスト
ップ信号で時間幅測定終了を示すパルス信号である。
（ｅ）はサンプリングクロックで、例えばＣＰＵ９０か
ら与えられる。Ｄ１１はフリップフロップ１１０のデー
タ入力端子（Ｄ１１）に入力される初期化信号で、フリ
ップフロップ７０の出力もしくは測定制御ユニット１ｎ
からの出力をスイッチ５０で選択したものである。Ｑ１
１は同期化初期化信号で、フリップフロップ１１０のＱ
１１端子からの出力であり、初期化信号Ｄ１１をサンプ
リングクロック（ｅ）で同期したものである。Ｑ１２は
入力信号待ち信号で、フリップフロップ１２０から時間
計測部３１に入力される。なお、Ｑ１２の反転出力端子
からはＱ１２における入力信号待ち信号の反転信号が出
力される。第２初期化信号（Ｄ２１）、第２同期化初期
化信号（Ｑ２１）、第２入力信号待ち信号（Ｑ２２）等
も上述と同様の測定制御ユニット１２内の信号である。
ャートを用いて説明する。（ａ）はＣＰＵ９０からのリ
セット信号、（ｂ）はＣＰＵ信号で初期化のために例え
ばＣＰＵ９０から入力される。（ｃ）はスタート信号で
時間幅測定開始を示すパルス信号である。（ｄ）はスト
ップ信号で時間幅測定終了を示すパルス信号である。
（ｅ）はサンプリングクロックで、例えばＣＰＵ９０か
ら与えられる。Ｄ１１はフリップフロップ１１０のデー
タ入力端子（Ｄ１１）に入力される初期化信号で、フリ
ップフロップ７０の出力もしくは測定制御ユニット１ｎ
からの出力をスイッチ５０で選択したものである。Ｑ１
１は同期化初期化信号で、フリップフロップ１１０のＱ
１１端子からの出力であり、初期化信号Ｄ１１をサンプ
リングクロック（ｅ）で同期したものである。Ｑ１２は
入力信号待ち信号で、フリップフロップ１２０から時間
計測部３１に入力される。なお、Ｑ１２の反転出力端子
からはＱ１２における入力信号待ち信号の反転信号が出
力される。第２初期化信号（Ｄ２１）、第２同期化初期
化信号（Ｑ２１）、第２入力信号待ち信号（Ｑ２２）等
も上述と同様の測定制御ユニット１２内の信号である。
【０００８】まずＣＰＵ９０からのリセット信号がＨレ
ベルになることにより、本発明にかかる装置全体が動作
を開始する。このとき、サンプリングの初回では、スイ
ッチ５０はＣＰＵ９０から入力されるＣＰＵ信号（ｂ）
の立ち上がりにより、Ｈレベルとなったフリップフロッ
プ７０の出力を選択する。これが初期化信号（Ｄ１１）
の立ち上がりである。従って、端子Ｄ１１がＨレベルの
ときサンプリングクロック（ｅ）の立ち上がりが与えら
れると、フリップフロップ１１０の（Ｑ１１）の出力が
立ち上がる。この同期化初期化信号（Ｑ１１）は、フリ
ップフロップ１２０の端子Ｄ１１に入力されるので、ス
タート信号（ｃ）の立ち上がりでフリップフロップ１２
０の端子Ｑ１２出力も立ち上がる。
ベルになることにより、本発明にかかる装置全体が動作
を開始する。このとき、サンプリングの初回では、スイ
ッチ５０はＣＰＵ９０から入力されるＣＰＵ信号（ｂ）
の立ち上がりにより、Ｈレベルとなったフリップフロッ
プ７０の出力を選択する。これが初期化信号（Ｄ１１）
の立ち上がりである。従って、端子Ｄ１１がＨレベルの
ときサンプリングクロック（ｅ）の立ち上がりが与えら
れると、フリップフロップ１１０の（Ｑ１１）の出力が
立ち上がる。この同期化初期化信号（Ｑ１１）は、フリ
ップフロップ１２０の端子Ｄ１１に入力されるので、ス
タート信号（ｃ）の立ち上がりでフリップフロップ１２
０の端子Ｑ１２出力も立ち上がる。
【０００９】フリップフロップ１２０の端子Ｑ１２の反
転出力とリセット信号がオアゲート１３０を介してフリ
ップフロップ１１０のリセット端子に入力されるので、
リセット信号がＨレベルのままであれば、端子Ｑ１２の
立ち上がりすなわち端子Ｑ１２の反転出力の立ち下がり
があったときにフリップフロップ１１０の端子Ｑ１１は
立ち下がる。従って、次のスタート信号（ｃ）の立ち上
がりで端子Ｑ１２の出力は立ち下がる。
転出力とリセット信号がオアゲート１３０を介してフリ
ップフロップ１１０のリセット端子に入力されるので、
リセット信号がＨレベルのままであれば、端子Ｑ１２の
立ち上がりすなわち端子Ｑ１２の反転出力の立ち下がり
があったときにフリップフロップ１１０の端子Ｑ１１は
立ち下がる。従って、次のスタート信号（ｃ）の立ち上
がりで端子Ｑ１２の出力は立ち下がる。
【００１０】この端子Ｑ１２の出力は入力待ち信号（い
わゆるアーミング信号）として時間計測部３１に入力さ
れる。従って、時間計測部３１は、この入力待ち信号Ｑ
１２がＨレベルの間に入力されたスタート信号とストッ
プ信号との時間幅Ｔ1を測定することになる。この時間
計測部３１には、スタート信号（ｃ）とストップ信号
（ｄ）とが同時間分遅延して入力されるので、入力待ち
信号（いわゆるアーミング信号）Ｑ１２がＨレベルの間
に時間幅Ｔ1が存在することになる。
わゆるアーミング信号）として時間計測部３１に入力さ
れる。従って、時間計測部３１は、この入力待ち信号Ｑ
１２がＨレベルの間に入力されたスタート信号とストッ
プ信号との時間幅Ｔ1を測定することになる。この時間
計測部３１には、スタート信号（ｃ）とストップ信号
（ｄ）とが同時間分遅延して入力されるので、入力待ち
信号（いわゆるアーミング信号）Ｑ１２がＨレベルの間
に時間幅Ｔ1が存在することになる。
【００１１】測定ユニット１２には端子Ｑ１２の出力が
入力待ち信号（いわゆるアーミング信号）すなわち第２
初期化信号（Ｄ１１）として入力される。以後の動作は
上述の通りである。同様の動作を繰り返すことで、連続
測定が可能である。なお、測定ユニット１ｎのアーミン
グ信号が次段の測定ユニット１１の初期化信号となり連
続動作が再び繰り返される。
入力待ち信号（いわゆるアーミング信号）すなわち第２
初期化信号（Ｄ１１）として入力される。以後の動作は
上述の通りである。同様の動作を繰り返すことで、連続
測定が可能である。なお、測定ユニット１ｎのアーミン
グ信号が次段の測定ユニット１１の初期化信号となり連
続動作が再び繰り返される。
【００１２】
【発明の効果】本発明により、時間幅の連続測定が可能
となる時間測定装置が実現できる。さらに本発明による
利点を述べる。第１の利点は、本発明によれば、測定対
象周波数に応じて測定ユニットおよびそれに付随する時
間計測部等のまとまりを増減することによって、使用側
の測定仕様に対応した適正規模の回路構成で時間幅の連
続測定機能が実現できることである。すなわち、測定対
象の周波数が低い場合には測定段数を少なくして回路構
成を簡素化することで比較的安価に構成でき、測定対象
の周波数が高い場合には多くの測定ユニットを用いて測
定段数を多くすることで測定精度を上げることができ
る。第２の利点は、サンプリングクロックで同期化した
初期化信号に基づいて、入力待ち信号（アーミング信
号）を発生させていることにある。これにより、測定対
象の入力信号のスタート信号がサンプリングクロックの
周期に対して非常に遅い場合であってもあるいは非常に
早い場合であっても、時間幅を安定した状態で連続的に
測定できる。
となる時間測定装置が実現できる。さらに本発明による
利点を述べる。第１の利点は、本発明によれば、測定対
象周波数に応じて測定ユニットおよびそれに付随する時
間計測部等のまとまりを増減することによって、使用側
の測定仕様に対応した適正規模の回路構成で時間幅の連
続測定機能が実現できることである。すなわち、測定対
象の周波数が低い場合には測定段数を少なくして回路構
成を簡素化することで比較的安価に構成でき、測定対象
の周波数が高い場合には多くの測定ユニットを用いて測
定段数を多くすることで測定精度を上げることができ
る。第２の利点は、サンプリングクロックで同期化した
初期化信号に基づいて、入力待ち信号（アーミング信
号）を発生させていることにある。これにより、測定対
象の入力信号のスタート信号がサンプリングクロックの
周期に対して非常に遅い場合であってもあるいは非常に
早い場合であっても、時間幅を安定した状態で連続的に
測定できる。
【図１】本発明の基本的構成図である。
【図２】本発明の主要部の構成図である。
【図３】本発明の動作を示すタイムチャートである。
１１，１２，…１ｎ 測定制御ユニット ２１，２２，…２ｎ 遅延回路 ３１，３２，…３ｎ 時間計測部 ４１，４２，…４ｎ メモリ ５０ スイッチ ６０ インバータ ７０ フリップフロップ ８０ アンドゲート ９０ ＣＰＵ
Claims (1)
- 【請求項１】外部から測定スタート信号と初期化信号と
サンプリングクロックが入力され、測定制御信号を出力
する複数の測定制御ユニットと、 前記各々の測定制御ユニットから出力される測定制御信
号に基づいて時間幅測定を行う複数の時間計測部と、 各々の時間計測部で測定したデータを格納する複数のメ
モリと、 第１の時間計測部の測定スタート信号を選択するスイッ
チと、 前記スイッチを制御するための信号を出力するスイッチ
制御回路とを設け、 複数個の時間計測部において、第１の時間計測部の測定
ストップ信号は第２の時間計測部の測定スタート信号と
なるように接続されて最終段の時間計測部の測定ストッ
プ信号は前記スイッチに入力され、この スイッチは外部からの測定スタート信号もしくは最
終段の時間計測部からの測定ストップ信号を選択して第
１の時間計測部の測定スタート信号として出力し、時間
幅測定が連続して行えるようにしたことを特徴とする時
間測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18348592A JP3196183B2 (ja) | 1992-07-10 | 1992-07-10 | 時間測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18348592A JP3196183B2 (ja) | 1992-07-10 | 1992-07-10 | 時間測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0627258A JPH0627258A (ja) | 1994-02-04 |
| JP3196183B2 true JP3196183B2 (ja) | 2001-08-06 |
Family
ID=16136641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18348592A Expired - Fee Related JP3196183B2 (ja) | 1992-07-10 | 1992-07-10 | 時間測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3196183B2 (ja) |
-
1992
- 1992-07-10 JP JP18348592A patent/JP3196183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0627258A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4564918A (en) | Method and apparatus for measuring the time difference between two sampling times | |
| US5886660A (en) | Time-to-digital converter using time stamp extrapolation | |
| KR100220672B1 (ko) | 병렬구조를 갖는 시간간격 측정기 | |
| JPH0467811B2 (ja) | ||
| JP3196183B2 (ja) | 時間測定装置 | |
| JPS6010639B2 (ja) | 調律装置 | |
| JPS61207973A (ja) | 相関式時間差計 | |
| JP2000284002A (ja) | ピーク検出装置、および、ピーク検出方法 | |
| JP3864583B2 (ja) | 可変遅延回路 | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| KR0124692Y1 (ko) | 측정 및 계수용 타이머 | |
| KR100206906B1 (ko) | 타이머/카운터 회로 | |
| JPH0317275Y2 (ja) | ||
| JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 | |
| JPH04265873A (ja) | 遅延時間測定回路付論理回路 | |
| JPH09197024A (ja) | テスト回路及びこのテスト回路を内蔵したディジタルｉｃ | |
| KR960010912B1 (ko) | 에이직화한 디지탈 클럭손실 검출기 | |
| SU1150577A1 (ru) | Способ измерени времени переключени | |
| JP2531437B2 (ja) | ビデオ信号検査装置 | |
| SU1088111A1 (ru) | Информационно-измерительное устройство | |
| JP2519743Y2 (ja) | 時間計測装置 | |
| JPH04344400A (ja) | ゲートアレイのｒａｍブロックテスト回路 | |
| JPH0476490A (ja) | 時間計測装置 | |
| JPH01194709A (ja) | 位相判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |