JP2000284002A - ピーク検出装置、および、ピーク検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ信号のピークを検出する際に、サン
プリング周波数を高速化することなく、短時間で効率よ
く、より小さい誤差でピークを検出できるピーク検出装
置を提供する。 【解決手段】 分周器３により生成されたサンプリング
クロック信号３ａに同期するタイミングでアナログ入力
信号１ａをサンプリングしてディジタルデータ４ａを生
成するＡ／Ｄ変換器４と、ディジタルデータ４ａを保持
するサンプリングデータメモリ５と、サンプリングデー
タメモリ５内のデータをディジタルデータ５ａとして読
み出して処理するデータ処理装置６と、を備え、さら
に、外部から入力される基準クロック信号１ｂを、分周
比設定信号２ａにより設定された分周比で分周してサン
プリングクロック信号３ａを生成する分周器３と、分周
器３における分周比を設定する分周比設定信号２ａを生
成する分周比設定装置２と、を備えたアナログ信号処理
装置１である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力されたアナロ
グ信号のピークを検出するピーク検出装置、および、ピ
ーク検出方法に関する。

【０００２】

【従来の技術】外部から入力されたアナログ信号に関す
る各種測定を行う装置においては、Ａ（Analog）／Ｄ
（Digital ）変換器により、アナログ信号を所定のサン
プリング周波数でサンプリングしてデジタルデータに変
換する処理が行われる。そして、得られたデジタルデー
タはサンプリングデータメモリと呼ばれる記憶装置に一
時的に記憶され、その後の各種処理に利用される。

【０００３】しかし、上記のような従来のＡ／Ｄ変換器
による処理では、アナログ信号のレベル変化とは無関係
にサンプリング周波数が決定されるため、サンプリング
を行うタイミングがアナログ信号のピークに一致すると
は限らない。このため、アナログ信号のピークを小さい
誤差で検出するために様々な工夫が施されてきた。

【０００４】例えば、上記の例においてサンプリング周
波数をより高速にし、単位時間あたりのサンプリングの
回数を多くする方法が知られていた。この場合、より細
かくサンプリングが行われるので、アナログ信号のレベ
ルのピークが検出されやすくなる。

【０００５】また、特願平１０−１６０５０７号公報に
開示されたように、サンプリングにより得られたデジタ
ルデータをもとにして、所定の補間関数による演算を実
行して補間データを算出し、算出されたデータと、サン
プリングにより得られたデータとをもとにアナログ信号
のピークを演算して求める方法が知られていた。この方
法によれば、サンプリング周波数を高速化することな
く、より正確にアナログ信号のピークを検出することが
できる。

【０００６】

【発明が解決しようとする課題】ところが、上記従来の
方法では、より高性能のハードウェアを用いる必要があ
り、コストの増加を招くという問題点があった。

【０００７】即ち、上記のサンプリング周波数を高速化
する方法では、サンプリングの回数が飛躍的に大きくな
るために、サンプリングされたデジタルデータの量が増
大する。このため、得られたデジタルデータをもとに各
種処理を行う場合には、多量のデータを保持可能な大容
量のサンプリングデータメモリが必要であり、サンプリ
ングデータメモリに係るコストが増大してしまう。さら
に、この方法では、高速でサンプリングを行うＡ／Ｄ変
換器が必要になり、その他の各部も高速なサンプリング
に耐えうる構成にするため、コストの増大を招いてい
た。

【０００８】また、特願平１０−１６０５０７号公報に
開示された方法では、サンプリングにより得られたデジ
タルデータをもとに補間関数による演算を行うので、演
算量が著しく増加し、測定に長い時間を要していた。測
定時間を短縮するためには高速な演算処理を行うハード
ウェアを用いる必要があり、コストの増加を招いてい
た。

【０００９】本発明は、上記問題点を解決するため、ア
ナログ信号のピークを検出する際に、サンプリング周波
数を高速化することなく、短時間で効率よく、より小さ
い誤差でピークを検出できるピーク検出装置を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明のピーク検出装置は、所定の周
波数のクロック信号を出力するクロック信号出力手段
と、このクロック信号出力手段から出力されたクロック
タイミングで、外部から入力されたアナログ信号の信号
レベルを検知する検知手段と、この検知手段により前記
アナログ信号の信号レベルが検知されるタイミングをシ
フトさせるタイミングシフト手段と、を備えることを特
徴としている。

【００１１】この請求項１記載の発明のピーク検出装置
によれば、クロック信号出力手段によって所定の周波数
のクロック信号を出力し、検知手段により、クロック信
号出力手段から出力されたクロックタイミングで外部か
ら入力されたアナログ信号の信号レベルを検知するとと
もに、検知手段によりアナログ信号の信号レベルが検知
されるタイミングをタイミングシフト手段によってシフ
トさせる。

【００１２】また、請求項４記載の発明のピーク検出方
法は、所定の周波数のクロック信号を出力する第１工程
と、この第１工程で出力されたクロックタイミングで、
外部から入力されたアナログ信号の信号レベルを検知す
る第２工程と、この第２工程で前記アナログ信号の信号
レベルが検知されるタイミングをシフトさせる第３工程
と、を含むことを特徴としている。

【００１３】従って、アナログ信号の信号レベルを検知
するタイミングをシフトさせるので、このタイミングが
アナログ信号のピークと大きくずれていた場合にも、タ
イミングをシフトさせることでアナログ信号のピークに
より近いタイミングで信号レベルを検知できる。特に、
アナログ信号をサンプリングしてデジタルデータを生成
するＡ／Ｄ変換器に適用した場合、サンプリング周波数
がアナログ信号の周波数の整数倍であっても、サンプリ
ングを行うタイミングを容易にシフトさせることがで
き、サンプリングする信号レベルとアナログ信号のピー
ク値との差をより小さくすることができる。従って、サ
ンプリング周波数の高速化や複雑な演算処理を行うこと
無く、アナログ信号のピーク値をより正確に反映した信
頼性の高いデジタル信号を、容易に、短時間で得ること
ができ、コストの増大を抑えることができる。

【００１４】請求項２記載の発明のピーク検出装置は、
請求項１記載のピーク検出装置において、前記クロック
信号出力手段は、外部から入力される基準クロック信号
を所定の分周比で分周することにより前記クロック信号
を生成する分周手段を備え、前記タイミングシフト手段
は、前記分周手段における分周比を変化させることによ
って前記アナログ信号の信号レベルが検知されるタイミ
ングをシフトさせること、を特徴としている。

【００１５】この請求項２記載の発明のピーク検出装置
によれば、請求項１記載のピーク検出装置において、ク
ロック信号出力手段は、分周手段によって、外部から入
力される基準クロック信号を所定の分周比で分周するこ
とにより発振信号を生成するとともに、タイミングシフ
ト手段は、分周手段における分周比を変化させることに
よってアナログ信号の信号レベルが検知されるタイミン
グをシフトさせる。

【００１６】また、請求項５記載の発明のピーク検出方
法は、請求項４記載のピーク検出方法であって、前記第
１工程では、外部から入力される基準クロック信号を所
定の分周比で分周することによって前記クロック信号を
生成するとともに、前記第３工程では、前記第１工程に
おける分周比を変化させることによって前記アナログ信
号の信号レベルが検知されるタイミングをシフトさせる
こと、を特徴としている。

【００１７】従って、外部から入力される基準クロック
信号を分周することで発振信号を生成するとともに、分
周比を変化させることによってアナログ信号の信号レベ
ルを検知するタイミングをシフトさせるので、タイミン
グをシフトさせるための装置構成を簡略化することがで
きる。これにより、低コストで実現可能なピーク検出装
置によって、アナログ信号をより正確に反映した信頼性
の高いデジタル信号を、さらに容易に得ることができ
る。

【００１８】請求項３記載の発明のピーク検出装置は、
請求項２記載のピーク検出装置において、前記タイミン
グシフト手段は、前記分周手段における分周比を一時的
に変化させることによって前記アナログ信号の信号レベ
ルを検知するタイミングをシフトさせること、を特徴と
している。

【００１９】この請求項３記載の発明のピーク検出装置
によれば、請求項２記載のピーク検出装置において、タ
イミングシフト手段は、分周手段における分周比を一時
的に変化させることによってアナログ信号の信号レベル
を検知するタイミングをシフトさせる。

【００２０】従って、分周比を一時的に変化させること
によってアナログ信号の信号レベルを検知するタイミン
グをシフトさせるので、このタイミングがシフトした後
は、もとの周波数の発振信号に基づいてアナログ信号の
信号レベルが検知される。これにより、アナログ信号を
サンプリングしてデジタルデータを生成するＡ／Ｄ変換
器に適用した場合には、得られるデジタルデータのデー
タ量が著しく増大する等の事態を防止し、さらに、アナ
ログ信号をサンプリングする際のサンプリング周波数を
一時的に変化させるだけで済み、得られるデータの処理
を複雑化させることがない。

【００２１】

【発明の実施の形態】以下、この発明の実施の形態につ
いて、図１〜図３の図面を参照しながら説明する。

【００２２】図１は、本発明の実施の形態におけるアナ
ログ信号処理装置１の概略構成を示すブロック図であ
る。なお、本実施の形態におけるピーク検出装置として
のアナログ信号処理装置１においては、分周比設定装置
２は請求項記載のタイミングシフト手段として機能し、
同様に、分周器３はクロック信号出力手段およびその分
周手段として機能し、Ａ／Ｄ変換器４は検知手段として
機能する。さらに、分周器３における動作は請求項記載
の第１工程に対応し、同様に、Ａ／Ｄ変換器４における
動作は第２工程に対応し、分周比設定装置２における動
作は第３工程に対応する。

【００２３】図１に示すように、本発明の実施の形態に
おけるアナログ信号処理装置１は、分周比設定装置２、
分周器３、Ａ（Analog ）／Ｄ（Digital）変換器４、サ
ンプリングデータメモリ５およびデータ処理装置６等に
よって構成されている。また、アナログ信号処理装置１
には、その外部に接続された各種測定装置（図示略）や
通信装置（図示略）等からアナログ信号としてのアナロ
グ入力信号１ａが入力されるとともに、外部接続された
発振器（図示略）等から基準クロック信号１ｂが入力さ
れる。

【００２４】分周比設定装置２は、分周器３における分
周比を指定する分周比設定信号２ａを生成し、分周器３
に対して出力する。この分周比設定装置２が生成する分
周比設定信号２ａによれば、後述するＡ／Ｄ変換器４に
よるサンプリングが実行中であっても、分周器３におけ
る分周比を変更させることが可能である。

【００２５】分周器３は、分周比設定装置２から入力さ
れる分周比設定信号２ａにより指定された分周比で、ア
ナログ信号処理装置１の外部より入力される基準クロッ
ク信号１ｂを分周してサンプリングクロック信号３ａを
生成し、このサンプリングクロック信号３ａをＡ／Ｄ変
換器４に対して出力する。また、分周器３は、分周比設
定装置２から入力される分周比設定信号２ａにより指定
される分周比を随時検知して、分周比設定信号２ａによ
り指定される分周比が変化した場合には、Ａ／Ｄ変換器
４におけるサンプリングが実行中であっても分周比を変
更する。従って、Ａ／Ｄ変換器４のサンプリングが実行
中でもサンプリングクロック信号３ａの発振周波数を変
化させることができる。

【００２６】Ａ／Ｄ変換器４は、分周器３から入力され
るサンプリングクロック信号３ａに同期したタイミング
で、アナログ信号処理装置１の外部より入力されるアナ
ログ入力信号１ａをサンプリングしてその信号レベルを
検出し、検出結果をデジタルデータ４ａとしてサンプリ
ングデータメモリ５へ順次出力する。

【００２７】図２は、Ａ／Ｄ変換器４によりサンプリン
グが行われるサンプリング区間と、サンプリングクロッ
ク信号３ａの変化との対応関係の一例を示す図である。
ここで、サンプリング区間とは、Ａ／Ｄ変換器４により
アナログ入力信号１ａのサンプリングが行われる時間で
あり、図２に示す例では、Ｔ０〜Ｔ２の間、Ａ／Ｄ変換
器４によるサンプリングが行われるものとして説明す
る。

【００２８】図２に示すサンプリング区間Ｔ０〜Ｔ２の
うち、前半のＴ０〜Ｔ１においては、サンプリングクロ
ック信号３ａの発振周波数は「ｆｓ１」である。この発
振周波数のサンプリングクロック信号３ａは、分周器３
における分周比が「Ｎ」の場合に生成される。また、図
２に示すサンプリング区間の内、後半のＴ１〜Ｔ２にお
いては、サンプリングクロック信号３ａの発振周波数が
「ｆｓ２」となっている。この発振周波数「ｆｓ２」
は、分周器３における分周比が「Ｎ＋１」の場合に生成
される。

【００２９】つまり、図２に示すサンプリング区間の途
中、Ｔ１で分周器３における分周比が「Ｎ」から「Ｎ＋
１」に変化し、この変化に伴って、サンプリングクロッ
ク信号３ａの発振周波数が「ｆｓ１」から「ｆｓ２」に
変化している。このように、アナログ信号処理装置１に
おいては、Ａ／Ｄ変換器４におけるサンプリングが実行
中であってもサンプリングクロック信号３ａの発振周波
数を変化させることができる。

【００３０】なお、図２に示す例では、サンプリング区
間の途中、Ｔ１で分周器３の分周比が「Ｎ」から「Ｎ＋
１」に変化していたが、Ｔ１〜Ｔ２の間に再び「Ｎ」に
変化させることも可能であり、分周器３に設定される分
周比および分周比の変化の回数は任意である。

【００３１】サンプリングデータメモリ５は、Ａ／Ｄ変
換器４から入力されるデジタルデータ４ａを一時的に保
持する記憶媒体であり、半導体記憶素子等により構成さ
れる。そして、このサンプリングデータメモリ５内に保
持されたデジタルデータ４ａは、デジタルデータ５ａと
してデータ処理装置６に対して出力される。

【００３２】データ処理装置６は、サンプリングデータ
メモリ５から入力されるデジタルデータ５ａに基づいて
各種処理を行う演算処理装置である。このデータ処理装
置６は、Ａ／Ｄ変換器４における一連のサンプリングが
終了し、デジタルデータ４ａが全てサンプリングデータ
メモリ５に保持された後で、サンプリングデータメモリ
５内のデータを順次デジタルデータ５ａとして読み出
す。そして、読み出したデータの中で最大の値および最
小の値を求め、これら最大値および最小値を、アナログ
入力信号１ａのピーク値として判別する。

【００３３】ここで、以上のように構成されるアナログ
信号処理装置１におけるアナログ入力信号１ａのピーク
検出の様子について説明する。

【００３４】図３は、アナログ信号処理装置１に入力さ
れるアナログ入力信号１ａのピーク検出の様子を示す図
であり、アナログ入力信号１ａの信号波形と、アナログ
信号処理装置１によるサンプリングのタイミングとの対
応関係を示している。なお、図３において、縦軸はアナ
ログ入力信号１ａの信号レベル（電圧値）を示し、横軸
は時間を示す。

【００３５】この図３に示す例では、アナログ入力信号
１ａの信号波形は所定の発振周波数の一般的な正弦波で
あり、このアナログ入力信号１ａについて、時刻ｔ０〜
ｔ３の間、Ａ／Ｄ変換器４によってサンプリングを行っ
てピークを検出する。

【００３６】図３に示すサンプリングが開始された直
後、時刻ｔ０からのサンプリングクロック信号３ａの発
振周波数は「ｆｓ１」である。従って、Ａ／Ｄ変換器４
によってサンプリング周波数「ｆｓ１」のサンプリング
が実行されると、時刻ｔ１までの間に符号Ａ１〜Ａ６で
示すタイミングでアナログ入力信号１ａの信号レベルが
検知され、検知結果を示すディジタルデータ４ａがサン
プリングデータメモリ５に保持される。

【００３７】しかしながら、図中、符号Ａ１〜Ａ６で示
すタイミングは、いずれもアナログ入力信号１ａのピー
ク（極大値および極小値）からずれてしまっている。特
に、サンプリングクロック信号３ａの発振周波数がアナ
ログ入力信号１ａの発振周波数の整数倍になっている場
合には、アナログ入力信号１ａのピークとサンプリング
のタイミングとの位相がずれないので、アナログ入力信
号１ａのピークとサンプリングのタイミングとが一定の
ずれを保ったままになる。

【００３８】例えば、図３中、符号Ａ１で示すタイミン
グと符号Ａ５で示すタイミングとは、アナログ入力信号
１ａのピークから同じ時間だけずれてしまっている。従
って、時刻ｔ０〜ｔ１の間で、符号Ａ１〜Ａ６のタイミ
ングでサンプリングされた信号レベルの最小値は符号Ａ
５，Ａ６で検出された信号レベルとなり、アナログ入力
信号１ａのピーク値から一定のずれを生じたままにな
る。

【００３９】そこで、時刻ｔ１で、Ａ／Ｄ変換器４によ
るサンプリングの実行中に分周器３の分周比が「Ｎ」か
ら「Ｎ＋１」へと変化すると、分周器３から出力される
サンプリングクロック信号３ａの発振周波数が「ｆｓ
２」に変化する。このため、Ａ／Ｄ変換器４におけるサ
ンプリングのタイミングが変化し、図３中、符号Ｂ１〜
Ｂ６で示すタイミングでサンプリングが行われ、サンプ
リングクロック信号３ａの発振周波数が変化すること
で、サンプリングのタイミングが変化して位相がシフト
する。

【００４０】例えば、時刻ｔ１でサンプリングクロック
信号３ａの発振周波数が変化しなかったならば、符号Ａ
６で示すタイミングの次に、符号Ａ７で示すタイミング
でサンプリングが行われることになる。しかし、サンプ
リングクロック信号３ａの発振周波数の変化により、符
号Ｂ１で示すタイミングは、符号Ａ７で示すタイミング
から位相がシフトしているので、検知されるタイミング
とアナログ入力信号１ａのピークとのずれが異なってく
る。

【００４１】即ち、符号Ｂ２で示すタイミングでサンプ
リングが行われると、検知されるアナログ入力信号１ａ
の信号レベルはアナログ入力信号１ａのピーク値付近の
値となる。これは、符号Ａ３，Ａ４或いはＡ７で検知さ
れる信号レベルよりも、よりアナログ入力信号１ａのピ
ーク値に近い信号レベルである。

【００４２】その後、さらに時刻ｔ２で分周器３の分周
比が「Ｎ」に変化すると、サンプリングクロック信号３
ａの発振周波数が「ｆｓ１」に戻り、時刻ｔ３までの間
に符号Ｃ１〜Ｃ５に示すタイミングでサンプリングが行
われる。この符号Ｃ１〜Ｃ６で示すタイミングは、時刻
ｔ０〜ｔ１の間に行われたサンプリングと同じ発振周波
数のサンプリングクロック信号３ａに同期して行われ
る。

【００４３】ところが、時刻ｔ１〜ｔ２の間に、発振周
波数が「ｆｓ２」のサンプリングクロック信号３ａに同
期したタイミングでサンプリングが行われたため、符号
Ｃ１〜Ｃ５で示すタイミングでサンプリングすると、符
号Ａ１〜Ａ６で示すタイミングとは異なる位相でサンプ
リングすることになり、検知される信号レベルも異なっ
ている。

【００４４】例えば、符号Ａ７で示すタイミングでのア
ナログ入力信号１ａの信号レベルと、符号Ｃ１で示すタ
イミングでの信号レベルとは、いずれもアナログ入力信
号１ａのピーク付近の値でありながら、図中、符号Ｄで
示す差が生じている。つまり、符号Ｃ１で示すタイミン
グで検知される信号レベルは、符号Ａ７で示すタイミン
グで検知される信号レベルよりも、符号Ｄで示す分だ
け、よりアナログ入力信号１ａのピーク値に近い値であ
る。

【００４５】従って、時刻ｔ１〜ｔ２の間、分周器３の
分周比を「Ｎ＋１」に変化させることにより、Ａ／Ｄ変
換器４におけるサンプリングのタイミングの位相をシフ
トさせ、サンプリングのタイミングがアナログ入力信号
１ａのピークに近くなり、よりアナログ入力信号１ａの
ピーク値に近い信号レベルを検知する事ができる。ま
た、時刻ｔ２以後、分周器３の分周比が元の値「Ｎ」に
戻されても、位相がシフトしているために、時刻ｔ１以
前とは異なるタイミングでサンプリングを行うことがで
きる。

【００４６】そして、時刻ｔ０〜ｔ３の間に検知された
信号レベルは、サンプリングデータメモリ５によって保
持され、データ処理装置６により、その最大値と最小値
とが判別されるので、アナログ入力信号１ａのピーク値
に最も近い値を判別することができる。このため、分周
器３の分周比を変化させることによって、かえってアナ
ログ入力信号１ａのピーク値から離れた信号レベルを検
知した場合であっても、アナログ入力信号１ａのピーク
値に近い信号レベルを得ることができる。また、分周器
３の分周比が「Ｎ」から「Ｎ＋１」へと変化する際に、
Ａ／Ｄ変換器４におけるサンプリングのタイミングがシ
フトすればよいので、サンプリングクロック信号３ａが
極端に大きく変化する必要がない。このため、特に高速
のサンプリングに対応する構成としなくても良く、コス
トの増大を抑えることができる。

【００４７】なお、以上の実施の形態における「Ｎ」は
任意の整数であり、その具体的数値については限定され
ない。また、分周器３における分周比は、「Ｎ」から
「Ｎ＋１」に変化するだけでなく、例えば「Ｎ」から
「Ｎ＋３」に変化する構成であっても良いし、特に限定
されるものではない。

【００４８】以上のように、本発明の実施の形態におけ
るアナログ信号処理装置１によれば、分周器３の分周比
を設定する分周比設定信号２ａを出力する分周比設定装
置２と、分周比設定信号２ａにより設定される分周比で
基準クロック信号１ｂを分周することによりサンプリン
グクロック信号３ａを生成する分周器３と、サンプリン
グクロック信号３ａに同期したタイミングでアナログ入
力信号１ａのサンプリングを行うＡ／Ｄ変換器４と、Ａ
／Ｄ変換器４によるサンプリングで得られたデジタルデ
ータ４ａを保持するサンプリングデータメモリ５と、サ
ンプリングデータメモリ５内に保持されたデータをデジ
タルデータ５ａとして読み出して判別するデータ処理装
置６と、を備えたアナログ信号処理装置１であって、ア
ナログ入力信号１ａのサンプリングを実行中に、分周器
３の分周比を変化させることによってサンプリングクロ
ック信号３ａの発振周波数をシフトさせ、Ａ／Ｄ変換器
４におけるサンプリングのタイミングの位相をシフトさ
せる。

【００４９】これによって、Ａ／Ｄ変換器４におけるサ
ンプリングのタイミングがアナログ入力信号１ａのピー
クのタイミングとずれていた場合には、よりアナログ入
力信号１ａのピークに近づくようにサンプリングのタイ
ミングをシフトさせることができる。従って、サンプリ
ングの周波数を高速化したり、複雑な演算処理を行うこ
と無く、アナログ入力信号１ａのサンプリングの精度を
容易に向上させ、短時間で、アナログ入力信号１ａの信
号レベルをより正確に反映したデジタルデータを得るこ
とができる。また、サンプリングクロック信号３ａの変
化の度合いが比較的小さくても、十分に本発明の効果が
得られるので、アナログ信号処理装置１の各部を、高速
のサンプリング周波数に対応させる必要が無く、容易
に、かつ低コストで実現可能である。

【００５０】特に、サンプリングクロック信号３ａの発
振周波数が、アナログ入力信号１ａの発振周波数の整数
倍に該当するような場合には、従来はＡ／Ｄ変換器４に
より得られるデータの質の向上は望めないのに対して、
サンプリングクロック信号３ａの発振周波数を僅かに変
化させて位相をシフトさせることにより、よりアナログ
入力信号１ａの信号レベルを正確に反映したデジタルデ
ータを、容易に得ることができる。

【００５１】さらに、アナログ信号処理装置１において
は、分周比設定信号２ａによって分周器３の分周比を一
時的に変化させ、その後、もとの分周比に戻した場合で
あってもＡ／Ｄ変換器４でアナログ信号をサンプリング
するタイミングをシフトさせることができるので、デー
タ処理装置６における処理をさらに簡略化し、より短時
間で処理することができる。

【００５２】また、アナログ信号処理装置１において
は、分周器３における分周比を「１」増加させるだけで
十分に上記の効果を得ることができるので、分周比設定
装置２についても非常に簡単な構成とすることができ、
より低コストで実現可能である。

【００５３】なお、上記実施の形態におけるアナログ信
号処理装置１においては、分周比設定装置２から出力さ
れる分周比設定信号２ａによって分周器３の分周比を変
化させることにより、Ａ／Ｄ変換器４におけるサンプリ
ングのタイミングの位相をシフトさせる構成としたが、
本発明はこれに限定されるものではなく、分周器３を一
定の分周比で分周を行う分周器として構成し、Ａ／Ｄ変
換器４におけるサンプリングのタイミングをシフトさせ
る位相シフト器を、請求項記載のタイミングシフト手段
として用いる構成としても良い。つまり、Ａ／Ｄ変換器
４におけるサンプリングの周波数を変化させることな
く、サンプリングのタイミングの位相をシフトさせるこ
とによって、上記実施の形態と同様の効果を奏するもの
である。また、上記実施の形態におけるアナログ信号処
理装置１においては、その他の細部構成についても適宜
変更可能である。

【００５４】

【発明の効果】請求項１記載の発明のピーク検出装置、
および、請求項４記載の発明のピーク検出方法によれ
ば、アナログ信号の信号レベルを検知するタイミングを
シフトさせるので、このタイミングがアナログ信号のピ
ークと大きくずれていた場合にも、タイミングをシフト
させることで、アナログ信号のピークにより近いタイミ
ングで信号レベルを検知できる。特に、アナログ信号を
サンプリングしてデジタルデータを生成するＡ／Ｄ変換
器に適用した場合、サンプリング周波数がアナログ信号
の周波数の整数倍であっても、サンプリングを行うタイ
ミングを容易にシフトさせることができ、サンプリング
する信号レベルとアナログ信号のピーク値との差をより
小さくすることができる。従って、サンプリング周波数
の高速化や複雑な演算処理を行うこと無く、アナログ信
号のピーク値をより正確に反映した信頼性の高いデジタ
ル信号を、容易に、短時間で得ることができ、コストの
増大を抑えることができる。

【００５５】請求項２記載の発明のピーク検出装置、お
よび、請求項５記載の発明のピーク検出方法によれば、
外部から入力される基準クロック信号を分周することで
発振信号を生成するとともに、分周比を変化させること
によってアナログ信号の信号レベルを検知するタイミン
グをシフトさせるので、タイミングをシフトさせるため
の装置構成を簡略化することができる。これにより、低
コストで実現可能なピーク検出装置によって、アナログ
信号をより正確に反映した信頼性の高いデジタル信号
を、さらに容易に得ることができる。

【００５６】請求項３記載の発明のピーク検出装置によ
れば、分周比を一時的に変化させることによってアナロ
グ信号の信号レベルを検知するタイミングをシフトさせ
るので、このタイミングがシフトした後は、もとの周波
数の発振信号に基づいてアナログ信号の信号レベルが検
知される。これにより、アナログ信号をサンプリングし
てデジタルデータを生成するＡ／Ｄ変換器に適用した場
合には、得られるデジタルデータのデータ量が著しく増
大する等の事態を防止し、さらに、アナログ信号をサン
プリングする際のサンプリング周波数を一時的に変化さ
せるだけで済み、得られるデータの処理を複雑化させる
ことがない。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるアナログ信号処理
装置１の構成を示すブロック図である。

【図２】図１に示すＡ／Ｄ変換器４によりサンプリング
が行われるサンプリング区間と、サンプリングクロック
信号３ａの変化との対応関係の一例を示す図である。

【図３】図１に示すアナログ信号処理装置１により実行
されるアナログ入力信号１ａのピーク検出の様子を示す
図である。

【符号の説明】

１ アナログ信号処理装置（ピーク検出装置） ２ 分周比設定装置（タイミングシフト手段） ３ 分周器（クロック信号出力手段；分周手段） ４ Ａ／Ｄ変換器（検知手段） ５ サンプリングデータメモリ ６ データ処理装置 １ａ アナログ入力信号（アナログ信号） １ｂ 基準クロック信号 ２ａ 分周比設定信号 ３ａ サンプリングクロック信号（クロック信号） ４ａ，５ａ デジタルデータ

Claims (5)

【特許請求の範囲】
1. 【請求項１】所定の周波数のクロック信号を出力するク
   ロック信号出力手段と、 このクロック信号出力手段から出力されたクロックタイ
   ミングで、外部から入力されたアナログ信号の信号レベ
   ルを検知する検知手段と、 この検知手段により前記アナログ信号の信号レベルが検
   知されるタイミングをシフトさせるタイミングシフト手
   段と、 を備えることを特徴とするピーク検出装置。
2. 【請求項２】前記クロック信号出力手段は、外部から入
   力される基準クロック信号を所定の分周比で分周するこ
   とにより前記クロック信号を生成する分周手段を備え、 前記タイミングシフト手段は、前記分周手段における分
   周比を変化させることによって前記アナログ信号の信号
   レベルが検知されるタイミングをシフトさせること、を
   特徴とする請求項１記載のピーク検出装置。
3. 【請求項３】前記タイミングシフト手段は、前記分周手
   段における分周比を一時的に変化させることによって前
   記アナログ信号の信号レベルを検知するタイミングをシ
   フトさせること、を特徴とする請求項２記載のピーク検
   出装置。
4. 【請求項４】所定の周波数のクロック信号を出力する第
   １工程と、 この第１工程で出力されたクロックタイミングで、外部
   から入力されたアナログ信号の信号レベルを検知する第
   ２工程と、 この第２工程で前記アナログ信号の信号レベルが検知さ
   れるタイミングをシフトさせる第３工程と、 を含むことを特徴とするピーク検出方法。
5. 【請求項５】前記第１工程では、外部から入力される基
   準クロック信号を所定の分周比で分周することによって
   前記クロック信号を生成するとともに、 前記第３工程では、前記第１工程における分周比を変化
   させることによって前記アナログ信号の信号レベルが検
   知されるタイミングをシフトさせること、 を特徴とする請求項４記載のピーク検出方法。