JPH11112440A - サンプリングレートコンバータ - Google Patents

サンプリングレートコンバータ

Info

Publication number
JPH11112440A
JPH11112440A JP27414497A JP27414497A JPH11112440A JP H11112440 A JPH11112440 A JP H11112440A JP 27414497 A JP27414497 A JP 27414497A JP 27414497 A JP27414497 A JP 27414497A JP H11112440 A JPH11112440 A JP H11112440A
Authority
JP
Japan
Prior art keywords
data
margin
sampling rate
output
frequency ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27414497A
Other languages
English (en)
Inventor
Tetsuhiko Kaneaki
哲彦 金秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27414497A priority Critical patent/JPH11112440A/ja
Publication of JPH11112440A publication Critical patent/JPH11112440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】 【課題】 入力と出力が非同期であるサンプリングレー
トコンバータにおいて、入力のサンプリングレートが変
化した場合であっても常に正しい変換動作を行なうサン
プリングレートコンバータを提供する。 【解決手段】 入力サンプリングレートと出力サンプリ
ングレートの周波数比データRを求める周波数比検出手
段2と、周波数比データRに対し、所定の補正データd
を加える補正手段5と、補正手段5の出力に基づき、入
力信号にサンプリングレートの変換のための所定の演算
を行なう演算手段1と、演算手段1の出力を入力とし、
出力サンプリングレートに同期して出力するFIFO3
と、FIFO3の余裕度を検出する余裕度検出手段6と
を備え、FIFO3の余裕度に基づいて補正データdを
発生する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタルオーディ
オ等に用いるサンプリングレートコンバータに関し、特
に入力信号のサンプリングレートが出力信号のサンプリ
ングレートと非同期である非同期型サンプリングレート
コンバータに関する。
【0002】
【従来の技術】従来、非同期型サンプリングレートコン
バータはアイエー出版社発行、ラジオ技術誌1994年
5月号第133頁〜第144頁に記載されたものが知ら
れている。非同期型サンプリングレートコンバータにお
いては、入出力信号のサンプリングレート比、つまり周
波数比がどうなっているかを求めることが重要で、この
正確さが変換性能を決める重要なポイントとなる。この
値を求めるには、計測時間が長いほど分解能が向上する
が、入出力サンプリングレートが変化すると計測遅れに
よる誤差が増加する。そこで、従来のサンプリングレー
トコンバータでは、32出力サンプルの周期を計測して
T1とし、これを64個加えた値をT2とする。周波数
比が一定の場合はT1を64倍した値とT2は等しくな
るので、T2を周波数比として用い、周波数比が変化し
ている場合はT1を64倍した値とT2が一致しないた
め計測遅れによる誤差の少ないT1を周波数比として用
いるものである。
【0003】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、例えば、温度ドリフト等で徐々に入力サ
ンプリングレートが変化した場合を考えると、計測値T
2と計測値T1の64倍はT1×64±31の範囲で一
致するため、このようなゆっくりとした変化については
次第に誤差が蓄積し、最終的には変換不能状態に陥って
しまうという課題があった。
【0004】本発明は上記の問題点に鑑み、常に正確な
周波数比を求めることができ、しかも、上記のような緩
やかなサンプリングレートの変化にも対応できるサンプ
リングレートコンバータを提供することを目的とする。
【0005】
【課題を解決するための手段】この課題を解決するため
に本発明は、第1のサンプリングレートを有する入力信
号を第2のサンプリングレートを有する出力信号に変換
するサンプリングレートコンバータにおいて、第1のサ
ンプリングレートと第2のサンプリングレートの周波数
比データを求める周波数比検出手段と、周波数比データ
に対し、所定の補正データを加える補正手段と、補正手
段出力に基づき、入力信号のサンプリングレートの変換
のための所定の演算を行なう演算手段と、演算手段出力
を入力とし、第2のサンプリングレートに同期して出力
するFIFOと、FIFOの余裕度を検出する手段と、
余裕度に基づき、上記補正データを発生する補正データ
発生手段を備えるものである。
【0006】
【発明の実施の形態】本発明の第1の発明は、第1のサ
ンプリングレートを有する入力信号を第2のサンプリン
グレートを有する出力信号に変換するサンプリングレー
トコンバータにおいて、第1のサンプリングレートと第
2のサンプリングレートの周波数比データを求める周波
数比検出手段と、前記周波数比データに対し、所定の補
正データを加える補正手段と、前記補正手段出力に基づ
き、入力信号にサンプリングレートの変換のための所定
の演算を行なう演算手段と、前記演算手段出力を入力と
し、第2のサンプリングレートに同期して出力するFI
FOと、前記FIFOの余裕度を検出する手段と、前記
余裕度に基づき、前記補正データを発生する補正データ
発生手段を備えたものであり、第1のサンプリングレー
トがゆっくりと変化した場合においても、上記FIFO
の余裕度が変化するため、この変化を検出し、周波数比
を補正することにより常にサンプリングレート変換動作
が正しく行なわれるという作用を有する。
【0007】また、本発明の第2の発明は、上記FIF
Oの余裕度を検出する手段が、FIFOの余裕度及び余
裕度の変化の少なくともいずれか一方を検出する手段で
あり、上記補正データ発生手段が、余裕度及び余裕度の
変化の少なくともいずれか一方に基づき、上記補正デー
タを発生することを特徴としたものであり、入力サンプ
リングレートが大きく変化した場合にFIFOの余裕度
も大きく変化し、また、変化の度合いも速い。故に、F
IFOの余裕度が速く変化した場合には補正量を大きく
し、FIFOの余裕度がゆっくりと変化した場合には補
正量を小さくするようにして周波数比の補正を行なうこ
とにより、実際の周波数比と補正手段によって補正され
た周波数比が常にほぼ等しくなり、変換動作が正しく行
なわれるという作用を有する。
【0008】以下、本発明の実施の形態について図面を
用いて説明する。図1は本発明の実施の形態によるサン
プリングレートコンバータの構成を示すブロック図であ
る。図1において、fs変換演算手段1は、周波数比検出
手段2により求められ補正手段5によって補正された周
波数比データRTに基づいて入力のサンプリングレート
変換を行ないFIFO3へ出力する。ここにおけるfs変
換演算手段1は、例えば、従来から知られたものを用い
ればよいので、詳細は省略する。
【0009】周波数比検出手段2は、図2に示すとおり
の構成となっており、入力用クロックを64倍したもの
をカウンタ21で計測し、出力用クロックを分周器20
を用いて4096分周した信号を用いてレジスタ22に
取り込んでいる。レジスタ23には前回取り込んだ計測
値(レジスタ22の出力)が書き込まれているので、こ
の差を減算器24を用いて求めれば周波数比データが得
られる。このように構成することにより、入力用クロッ
ク、即ち入力信号のサンプリングレートが48kHz、出
力用クロック、即ち出力信号のサンプリングレートが4
4.1kHzの場合、18ビット精度の周波数比を得ること
ができる。減算器24の出力をレジスタ26に書き込
み、これを周波数比データRとしている。遅延器25
は、分周器20出力を1マシンサイクル分遅延させるも
ので、減算器24の減算時間を確保するためのものであ
る。この出力をデータ更新パルスとして出力している。
【0010】FIFO(first-in first-out)3はfs変
換演算手段1出力を取り込み、出力タイミングを出力用
クロックに同期させて出力すると同時にその状態を余裕
度検出手段6に出力し、余裕度データとして補正データ
発生手段4に与えている。
【0011】FIFO3、及び余裕度検出手段6は、こ
こでは図3に示すとおりの構成となっており、8ワード
のレジスタ30〜32を有するものを用いている。な
お、図3では、レジスタを一部省略して表現している。
【0012】FIFO3は、どのレジスタに書き込むか
を示す書き込みアドレスカウンタ34と、どのレジスタ
から読み出すかを示す読み出しアドレスカウンタ35と
を有しており、書き込みストローブによって書き込みア
ドレスカウンタ34がカウントアップされ、読み出しス
トローブによって読み出しアドレスカウンタ35がカウ
ントアップされる。書き込みストローブはfs変換演算手
段1により入力データに同期して与えられ、出力用クロ
ックを読み出しストローブとして用いている。なお、各
レジスタ30〜32の出力は、読み出しアドレスカウン
タ35のカウント値でセレクタ39で選択され、FIF
O3出力となる。
【0013】余裕度検出手段6は、読み出しストローブ
を遅延器38により1マシンサイクル遅延させ、読み出
しストローブ発生直後の書き込みアドレスカウンタ34
と読み出しアドレスカウンタ35の差を減算器36によ
って計算し、レジスタ37に書き込む。この値をFIF
O3の余裕度データとして出力している。この値はFI
FO3への書き込みが読み出しよりも、より頻繁に発生
した場合は大きくなり、逆に書き込みが読み出しよりも
少なくなった場合には小さくなる。故に、いずれの場合
にもより広範囲に対処できるために、通常この値は3〜
4であることが望ましい。
【0014】補正データ発生手段4は図4に示すとおり
の構成となっている。即ち、余裕度検出手段6より与え
られる余裕度データは、余裕度変化検出器40およびデ
ータ発生器43に与えられる。変化検出器40では余裕
度データが変化すると1マシンサイクル幅のパルスを発
生する。カウンタ41は読み出しストローブをクロック
として読み出しストローブの数をカウントする。変化検
出器40出力によってリセットされるようになっている
ため、余裕度データが変化してからの読み出しストロー
ブ数をカウントすることになる。新たに余裕度データが
変化すると、変化検出器40がパルスを発生し、カウン
タ41がクリアされると共にレジスタ42にカウンタ4
1の値が取り込まれる。この値はFIFO3における余
裕度データがどの程度の速さで変化しているかを示す値
であり、ここでは変化速度データと称すことにする。デ
ータ発生器43がこの変化速度データと新たな余裕度デ
ータの値とに基づき補正データdを発生する。
【0015】データ発生器43の具体例を図5に示す。
変化速度データは、デコーダ50によって所定の値に変
換される。ここでは、変化速度データが小さい場合には
デコーダ50出力が大きくなるようにしている。具体的
には、変化速度データの語長とデコーダ50出力の語長
の和が18ビットとなるようにしている。例えば、変化
速度データが1833の時は、1833は11ビットデ
ータであるので、デコーダ50出力は7ビットの64と
なるようにしている。なお、この値をどのように決める
かは設計的事項であり、例えば、7ビットであれば12
7としてもよく、また、速度変化データの上位2ビット
を見て上位2ビットが11ならば64、10ならば96
というようにしても良いものである。シフタ51はデコ
ーダ50出力をロード/シフトするものであり、余裕度
変化フラグが“H”の時はデータ更新パルスをクロック
としてデコーダ50出力をロードし、“L”の時はシフ
トする。シフト方向は右シフト(2分の1)であり、徐
々に値の絶対値が小さくなる方向である。セレクタ52
はレジスタ54に書き込まれた、前回の余裕度データに
基づき、その値が5であればシフタ51出力を、7であ
れば+1を選択して出力する。セレクタ53は余裕度デ
ータに基づき、その値が4ならば0を、5ならば+1
を、6ならばセレクタ52出力を、7ならばデコーダ5
0出力を選択して補正データdとして出力する。
【0016】以上においては余裕度データが4〜7の場
合であるが、余裕度データが3〜0の場合は、余裕度デ
ータが4〜7の場合の出力値の符号を反転させたものが
補正データとして出力されるようになっている。即ち、
余裕データが2の時には補正データとしては−1が出力
され、余裕データが2の時には、余裕データが5から6
に変化したときの出力値の符号を反転させた値が出力さ
れる。
【0017】補正手段5において周波数比データRと補
正データdを加算して補正された周波数比データRT
得、fs変換演算手段1に与えている。
【0018】次に、図1に示すサンプリングレートコン
バータの動作について説明する。入力用クロックの周期
即ち、入力サンプリングレートが一定の場合は、周波数
比検出手段2の出力は一定、或いは1デジット変化する
のみであるので、この変化はFIFO3によって充分に
吸収される。従ってFIFO3における余裕度は常に3
〜4である。故に、補正データ発生手段4によって発生
される補正データdは0であり、補正された周波数比デ
ータRTは周波数比検出手段2出力Rと等しくなり、従
来のものと同様のfs変換を行なう。
【0019】ここで、入力のサンプリングレートが徐々
に、例えば温度ドリフト等で、上昇した場合を考える
と、周波数比検出手段2では精度良く周波数比を求める
ために測定時間を長くしているため、求まった値と、実
際の値では差がある。この場合では、入力のサンプリン
グレートが上昇し続けているので、実際の値よりやや小
さめの値が周波数比検出手段2より出力される。故に、
fs変換演算手段1からは出力のサンプリングレートより
も多いレートで演算結果が出力されFIFO3に与えら
れる。つまり、マクロ的に見て、書き込みストローブの
数が読み出しストローブの数より多くなるため、FIF
O3の余裕度は4から5と大きくなる。すると、余裕度
検出手段6は余裕度データとして5を出力し、補正デー
タ発生手段4はこの値を受け取り、セレクタ53に与え
る。セレクタ53は余裕度データに対応した入力をセレ
クトして出力するので、ここでは+1が補正データとし
て出力される(図5参照)。この値が補正手段5によっ
て周波数比検出手段2出力Rに加算され、fs変換演算手
段1に与えられる。つまり、fs変換演算手段1より出力
されるレートは下げられる。周波数比検出手段2におい
ても所定の時間間隔で周波数比を求め直しているのでF
IFO3の余裕度は4に戻る。このように、入力のサン
プリングレート上昇が緩やかな場合においても決して変
換不能に陥ることがない。
【0020】ここで、入力のサンプリングレートの上昇
がやや急な場合は以下のとおりの動作となる。即ち、F
IFO3の余裕度が4から5に変化する。すると、余裕
度データが5になり、補正データとして+1がセレクタ
53より出力される。同時に、余裕度検出手段6は余裕
度変化フラグを出力し、これにより余裕度データ5がレ
ジスタ54に書き込まれる。しかし、これでは充分に補
正されていないので、FIFO3に対する書き込みスト
ローブは読み出しストローブよりもより頻繁に与えら
れ、余裕度は5から6になる。余裕度が6になると、余
裕度検出手段6が余裕度データとして6を出力する。補
正データ発生手段4ではこの値を受け取り、セレクタ5
3は余裕度データ6に対する入力をセレクトし出力す
る。今、余裕度データは6であるので、セレクタ53は
セレクタ52出力をセレクトする。セレクタ52出力は
レジスタ54出力によって決まる。レジスタ54には前
述のとおり余裕データ5が書き込まれているので、シフ
タ51出力をセレクトする。シフタ51は余裕度データ
が5から6に変化したときに発生する余裕度変化フラグ
によってデコーダ50の値をロードしている。デコーダ
50の値は変化速度データによって決まる。
【0021】仮にここで、余裕度データの5から6への
変化が速かったとすると補正データ発生手段4における
カウンタ41の値が小さなうちにその値がレジスタ42
に書き込まれるため、変化速度データは小さな値であ
り、これによりデコーダ50は大きな値となる。故に、
この値が補正データとして補正データ発生手段4より出
力され、補正手段5によって周波数比検出手段2出力に
加算される。fs変換演算手段1では与えられる周波数比
データRTが大きくなったため、データ発生間隔が低く
なり、書き込みストローブの周期も長くなる。故に、F
IFO3の余裕度も6から5に下がる方向に作用する。
ここで、補正データ発生手段4において、シフタ51を
用いてデコーダ50出力をデータ更新パルスを用いて徐
々に小さくしているのは、データ更新パルスが発生する
のに合わせて周波数比データRが更新されているためで
ある。当然周波数比データRは徐々に大きな値となって
おり、過補正を避けるためのものである。
【0022】ここで、更に補正データ発生手段4による
補正が間に合わず、FIFO3の余裕度が6から7にな
った場合は以下のとおりの動作となる。即ち、余裕度が
6であった時間がどの程度であったかが変化速度データ
としてレジスタ42によって示される。この値に基づ
き、データ発生器43が補正データを発生する。前述の
とおり、変化速度データが小さければ大きな補正データ
を、逆に、大きければ小さな補正データをデコーダ50
が発生する。余裕度データが7の場合は余裕度データが
6の場合と異なり、セレクタ53によりデコーダ50出
力が直接セレクトされるので、時間と共に変化すること
はない。周波数比検出手段2出力は値が更新される毎に
大きくなるので、補正後の周波数比データRTは実際の
入力サンプリングレートよりやや高い値となりFIFO
3の余裕度データは7から6へ戻る。余裕度データが6
に戻ると、データ発生器43ではセレクタ53がセレク
タ52出力をセレクトする。セレクタ52のS端子には
レジスタ54の出力が与えられており、レジスタ54に
は、前回の余裕度データの値である7が書き込まれてい
るためセレクタ52は+1を出力する。この時の補正デ
ータdは+1となり、fs変換演算手段1出力のレート
は、出力用クロックのレートよりやや低くなる。故にF
IFO3の余裕度は6から5、5から4へと緩やかに変
化し、補正が終了する。
【0023】逆に、余裕度データの5から6への変化が
遅かったとすると補正データ発生手段4におけるカウン
タ41の値は大きくなっており、その値がレジスタ42
に書き込まれている。故に変化速度データは大きな値と
なり、デコーダ50出力は小さな値となる。この値が補
正データとして補正データ発生手段4より出力され、補
正手段5によって周波数比検出手段2出力に加算される
ため、fs変換演算手段1では与えられる周波数比データ
Tが少しだけ大きくなり、データ発生間隔が低くなる
度合いが前述の場合より小さくなる。故に書き込みスト
ローブの周期もやや長くなるに留まり、実際の入力サン
プリングレートに近い値となる。
【0024】以上、入力サンプリングレートが高くなっ
た場合について述べたが、逆に、入力サンプリングレー
トが低くなった場合については上記と逆の変化をしなが
ら周波数比検出手段2出力に補正がかけられ、常に正し
いデータが正しいレートでfs変換演算手段1より出力さ
れる。
【0025】以上述べたように本発明によるサンプリン
グレートコンバータは入力信号のサンプリングレートの
ゆっくりとした変化、或いは、かなり急激な変化のいず
れに対してもfs変換動作を正しく行なうことができるも
のである。
【0026】なお、以上の実施の形態においては、FI
FO3としては8ワードのものを用い、余裕度として
5、6、7(或いは2、1、0)の場合それぞれに対し
て異なる補正処理を行なうようにしてあるが、例えば、
本サンプリングレートコンバータを入力サンプリングレ
ートの変化が小さいもののみに使用を限定し、FIFO
3として4ワードのものを用い、余裕度として3、0の
時に補正データとして+1、或いは−1のみを用いる
(つまり、実施の形態において、FIFO3の両端各2
ワードを削除し、データ発生器43においてセレクタ5
3の入力端子が4、5のみとする)ようにしても良いこ
とは言うまでもない。また、余裕度が6或いは7におけ
る補正データの発生方法も上記手法に限定したものでは
なく、要は、FIFO3の余裕度を監視し、その値が中
央付近の値になるような制御を行なうようにすれば良い
ものである。
【0027】
【発明の効果】以上のように本発明によれば、FIFO
の余裕度を監視し、余裕度に応じて周波数比データを補
正するようにしたため、入力サンプリングレートのゆっ
くりとした変化にも、また、かなり急激な変化のいずれ
に対しても常にfs変換動作を正しく行なうことができる
という効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態によるサンプリングレート
コンバータの構成を示すブロック図
【図2】同サンプリングレートコンバータの周波数比検
出手段の詳細を示すブロック図
【図3】同サンプリングレートコンバータのFIFO及
び余裕度検出手段の具体例を示すブロック図
【図4】同サンプリングレートコンバータの補正データ
発生手段の具体例を示すブロック図
【図5】同サンプリングレートコンバータの補正データ
発生手段内のデータ発生器の具体例を示すブロック図
【符号の説明】
1 fs変換演算手段 2 周波数比検出手段 3 FIFO 4 補正データ発生手段 5 補正手段 6 余裕度検出手段

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1のサンプリングレートを有する入力
    信号を第2のサンプリングレートを有する出力信号に変
    換するサンプリングレートコンバータにおいて、第1の
    サンプリングレートと第2のサンプリングレートの周波
    数比データを求める周波数比検出手段と、前記周波数比
    データに対し、所定の補正データを加える補正手段と、
    前記補正手段出力に基づき、入力信号にサンプリングレ
    ートの変換のための所定の演算を行なう演算手段と、前
    記演算手段出力を入力とし、第2のサンプリングレート
    に同期して出力するFIFOと、前記FIFOの余裕度
    を検出する手段と、前記余裕度に基づき、前記補正デー
    タを発生する補正データ発生手段とを備えたサンプリン
    グレートコンバータ。
  2. 【請求項2】 FIFOの余裕度を検出する手段が、F
    IFOの余裕度及び余裕度の変化の少なくともいずれか
    一方を検出する手段であり、補正データ発生手段が、前
    記余裕度及び余裕度の変化の少なくともいずれか一方に
    基づき、補正データを発生することを特徴とする請求項
    1記載のサンプリングレートコンバータ。
JP27414497A 1997-10-07 1997-10-07 サンプリングレートコンバータ Pending JPH11112440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27414497A JPH11112440A (ja) 1997-10-07 1997-10-07 サンプリングレートコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27414497A JPH11112440A (ja) 1997-10-07 1997-10-07 サンプリングレートコンバータ

Publications (1)

Publication Number Publication Date
JPH11112440A true JPH11112440A (ja) 1999-04-23

Family

ID=17537646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27414497A Pending JPH11112440A (ja) 1997-10-07 1997-10-07 サンプリングレートコンバータ

Country Status (1)

Country Link
JP (1) JPH11112440A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1347574A2 (de) * 2002-03-21 2003-09-24 Robert Bosch Gmbh Abtastratenumsetzer, insbesondere für asynchrone Eingang- und Ausgangssignale
JP2005217664A (ja) * 2004-01-28 2005-08-11 Nec Electronics Corp サンプリングレート変換装置及びサンプリングレート変換方法
JP2006238044A (ja) * 2005-02-24 2006-09-07 Yamaha Corp 伝送制御装置およびサンプリング周波数変換装置
WO2016038799A1 (ja) * 2014-09-10 2016-03-17 株式会社デンソー デジタル音声データ処理装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1347574A2 (de) * 2002-03-21 2003-09-24 Robert Bosch Gmbh Abtastratenumsetzer, insbesondere für asynchrone Eingang- und Ausgangssignale
EP1347574A3 (de) * 2002-03-21 2004-11-24 Robert Bosch Gmbh Abtastratenumsetzer, insbesondere für asynchrone Eingang- und Ausgangssignale
JP2005217664A (ja) * 2004-01-28 2005-08-11 Nec Electronics Corp サンプリングレート変換装置及びサンプリングレート変換方法
US7602875B2 (en) 2004-01-28 2009-10-13 Nec Electronics Corporation Sampling rate conversion method and apparatus
JP2006238044A (ja) * 2005-02-24 2006-09-07 Yamaha Corp 伝送制御装置およびサンプリング周波数変換装置
WO2016038799A1 (ja) * 2014-09-10 2016-03-17 株式会社デンソー デジタル音声データ処理装置
JP2016057881A (ja) * 2014-09-10 2016-04-21 株式会社デンソー デジタル音声データ処理装置

Similar Documents

Publication Publication Date Title
US5365468A (en) Sampling frequency converter
CA2695373C (en) Circuit device and method of measuring clock jitter
KR940001693A (ko) 스큐우 타이밍 에러 측정용 장치
KR920001003B1 (ko) 시간축 보정장치
US6545626B1 (en) Input delay correcting system and method for A/D converter and storage medium
JPH11112440A (ja) サンプリングレートコンバータ
JPH05198098A (ja) ディジタル式ピーク検知器及びピーク位置予測方法
KR940703634A (ko) 디지탈 이상(移相)장치(digital phase shifter)
JP2600821B2 (ja) 標本化周波数変換装置
KR100532370B1 (ko) 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
CN111711445B (zh) 标称频率误差的校正方法、装置以及电子设备
JP2000284002A (ja) ピーク検出装置、および、ピーク検出方法
JP4444570B2 (ja) 検出装置、検出方法、及びプログラム
KR960001967A (ko) 데이타 샘플열 액세스 장치
JP2600820B2 (ja) 標本化周波数変換装置
KR20150040111A (ko) 데이터 레이트 변환 장치 및 방법
JP2003272102A (ja) 磁気ディスクまたは磁気ヘッドの検査装置および検査方法
JPS62188483A (ja) 時間軸誤差補正装置
JPH0621026Y2 (ja) 信号波形表示装置
SU1425712A1 (ru) Цифровой интерпол тор
JP3945389B2 (ja) 時間電圧変換器及び方法
JPH11340789A (ja) サンプルレートコンバータ
JP3007256B2 (ja) 速度可変データ入力制御装置
JPH1183914A (ja) 周期検出装置および周期検出方法
KR100459854B1 (ko) 씨피유의 연산 처리 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040316

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20040831

Free format text: JAPANESE INTERMEDIATE CODE: A02