KR940001693A - 스큐우 타이밍 에러 측정용 장치 - Google Patents

스큐우 타이밍 에러 측정용 장치 Download PDF

Info

Publication number
KR940001693A
KR940001693A KR1019920011457A KR930011457A KR940001693A KR 940001693 A KR940001693 A KR 940001693A KR 1019920011457 A KR1019920011457 A KR 1019920011457A KR 930011457 A KR930011457 A KR 930011457A KR 940001693 A KR940001693 A KR 940001693A
Authority
KR
South Korea
Prior art keywords
clock signal
transition
value
signal
skew
Prior art date
Application number
KR1019920011457A
Other languages
English (en)
Other versions
KR100272626B1 (ko
Inventor
로웰 맥닐리 데이비드
알란 크라나웨터 그레그
Original Assignee
에릭 피. 헤르만
톰슨 콘슈머 일렉트로닉스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에릭 피. 헤르만, 톰슨 콘슈머 일렉트로닉스, 인코오포레이티드 filed Critical 에릭 피. 헤르만
Publication of KR940001693A publication Critical patent/KR940001693A/ko
Application granted granted Critical
Publication of KR100272626B1 publication Critical patent/KR100272626B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Pulse Circuits (AREA)
  • Measuring Phase Differences (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

비디오 신호를 처리하기 위한 클록신호내 스큐우 측정용의 장치는 클록신호가 인가되는 다수의 아날로그 지연 소자의 연속 접속부를 포함한다. 각 아날로그 지연 소자의 출력 접속부는 각 저장 소자의 데이타 입력 단자에 결합된다. 수평 동기 신호를 표시하는 신호는 저장소자에 인가되어 신호를 각저장소자로 동시에 래치함으로써, 저장 소자내 표본추출 클록신호의 표시사이클을 획득한다. 디코딩 회로는 예컨대 수평 펄스의 하강전이를 바로 앞서는 표본추출 클록펄스 선행 전이의 상대적 위치를 검출하기 위하여 저장 소자에 결합된다. 지연 단위내에서 제1전이의 위치에 대웅하고, 지연단위내에서 표본추출 클록 주기의 지속에 의해 나누어지는 비율은 스큐우 에러를 표시하며 계산된다. 제시된 일 실시예에서 그 비율은 클록 주기의 일부분으로서, 수평 동기 신호의 예정 전이 및 그러한 예정 전이을 뒤따르는 제1표본 추출 클록 펄스의 선행 전이 사이의 시간 구간의 척도이다.

Description

스큐우 타이밍 에러 측정용 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1,3 및 5도는 스큐우(SKEW)측정 회로 대체 실시예의 블록도,
제2도는 제1도 장치의 소자(22)를 위해 구현될 예시적 회로의 블록도,
제4도는 본 발명의 동작을 기술하는데 유용한 타이밍도.

Claims (10)

  1. 클록 신호의 소스 및 그 이상의 신호의 소스를 포함하고, 상기 클록신호의 예정 전이 및 상기 그 이상의 신호의 예정선이 사이의 스큐우를 측정하기 위한 장치에 있어서, 상기 클록 신호소스에 결합되고, 사실상 동일한 증가에 의해 지연되는 다수의 상기 클록 신호 지연 레플리카를 제공하기 위한 다수의 탭을 구비하는 아날로그 지연라인, 상기 탭 각각에서 나타나는 신호를 동시에 저장하기 위해 상기 그 이상의 신호의 상기 예정된 전이에 응답하는 수단: 저장용의 상기 수단내 상기 클록 신호의 강기 예정 전이 위치를 지연단위내에서 결정하기 위하여 저장용의 상기 수난에 결합되는 수단 및, 상기 스큐우값을 생성하기 위하여 상기 위치에 응답하는 수단을 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 스큐우값을 생성하기 위하여 상기 위치에 응답하는 상기 수단은 상기 클록 신호의 1 사이클 주기에 의해 나누어지는 상기 위치의 함수로서 상기 스큐우값을 생성하는 것을 특징으로 하는 장치.
  3. 제2항에 있어서, 상기 클록 신호의 상기 예정 전이 위치를 결정하기 위한 상기 수단은 지연 단위내에서 상기 주기를 측정하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
  4. 제2항에 있어서, 상기 탭의 각각에서 표시되는 신호를 동시에 저장하기 위한 상기 수단은 상기 탭의 대응하는 서수 번호를 먹인 것에 자각 결합되는 각 데이타 입력을 구비하는 다수의 서수번호를 먹인 래치를 포함하고 디코딩 수단에 결합된 각 출력 단자를 구비하는데, 상기 디코딩 수단은 상기 클록 신호의 1개 이상 상기 예정전이의 상대적위치를 표시하는 값을 제공하고, 상기 스큐우값을 생성하기 위해 상기 위치를 표시하는 상기 값에 응답하는 수단을 계산하는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 디코딩 수단은 상기 클록 신호의 상기 예정 전이의 상기 위치를 표시하는 제1값(A)및 제2전이의 지연 단위내 위치를 표시하는 제2값(B)을 제공하도록 배열되고, 상기 계산 수단은 A 및 B사이의 차에 의해 나누어지는 A의 함수로서 상기 스큐우값을 생성하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 탭의 각각에서 니·타나는 신호를 동시에 저장하기 위한 상기 수단은 상기 탭들중 각각에 결합된 병렬 입력단자, 전이 검출기에 결합된 출력단자 및, 상기 그 이상의 신호의 상기 예정 전이에 응답하는 상기 시프트 레지스터를 병렬 적재하기 위해 상기 그 이상의 신호의 상기 소스에 결합된 제어 입력 단자를 구비하는 병렬-입력-직렬-출력 시프트 레지스터를 포함하는 것을 특징으로 하는 장치.
  7. 제6항에 있어서, 상기 클록 신호의 상기 예정 전이의 지연 단위내에서의 위치를 결정하기 위한 상기 수단은 상기 시프트 레지스터로 부터 상기 전이 검출기에 데이타를 순차적으로 판독하기 위해 클록 신호를 상기 시프트 레지스터에 인가하기 위한 수단, 상기 시프트 레지스터에 인가되는 상기 클록킹 신호의 펄스를 계수하고 각 계수값을 제공하기 위한 계수 수단; 상기 계수값을 저장하기 위해 상기 전이 검출기에 응답하는 래치수단을 포함하는 것을 특징으로 하는 장치.
  8. 제7항에 있어서, 상기 클록 신호의 1 사이를 주기에 의해 니·누어지는 상기 클록 신호의 상기 예정전이에 대응하는 계수값의 함수로서 상기 스큐우값을 제공하기 위해 상기 래치 수단에 저장된 계수값에 응답하는 수단을 추가로 포함하는 것을 특징으로 하는 장치.
  9. 제7항에 있어서, 상기 래치 수단은 상기 클록 신호 제1전이의 상기 시프트 레지스터내 위치에 대응하는 제1값(A) 및 상기 클록 신호 제2전이의 상기 시프트 레지스터내 위치에 대응하는 제2계수 값(B)을 저장하기 위한 수단을 포함하고; 상기 스큐우값을 생성하기 위한 상기 수단은 A/ (B-A)의 함수로서 그러한 값을 생성하는 것을 특징으로 하는 장치.
  10. 제7항에 있어서, 메모리 주소로서 상기 계수값을 인가하기 위해 상기 레치에 결합되는 주소 입력 포트 및 상기 스큐우값으로 프로그램되는 각 주소 위 치를 구비하는 메모리를 추가로 포함하는 것을 특징으로 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011457A 1992-06-26 1993-06-23 스큐우 타이밍 에러 측정용 장치 KR100272626B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7/904,632 1992-06-26
US07/904,632 US5309111A (en) 1992-06-26 1992-06-26 Apparatus for measuring skew timing errors

Publications (2)

Publication Number Publication Date
KR940001693A true KR940001693A (ko) 1994-01-11
KR100272626B1 KR100272626B1 (ko) 2000-11-15

Family

ID=25419475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011457A KR100272626B1 (ko) 1992-06-26 1993-06-23 스큐우 타이밍 에러 측정용 장치

Country Status (9)

Country Link
US (1) US5309111A (ko)
EP (1) EP0575933B1 (ko)
JP (1) JPH0698354A (ko)
KR (1) KR100272626B1 (ko)
CN (1) CN1045146C (ko)
DE (1) DE69310030T2 (ko)
ES (1) ES2100395T3 (ko)
FI (1) FI107975B (ko)
SG (1) SG92592A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323990B1 (ko) * 2005-09-27 2013-10-30 에이저 시스템즈 엘엘시 지연 스큐를 모니터링하는 방법 및 회로와, 집적 회로

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404437A (en) * 1992-11-10 1995-04-04 Sigma Designs, Inc. Mixing of computer graphics and animation sequences
FR2711286B1 (fr) * 1993-10-11 1996-01-05 Sgs Thomson Microelectronics Dispositif de surveillance du déphasage entre deux signaux d'horloge.
US5515107A (en) * 1994-03-30 1996-05-07 Sigma Designs, Incorporated Method of encoding a stream of motion picture data
US5598576A (en) * 1994-03-30 1997-01-28 Sigma Designs, Incorporated Audio output device having digital signal processor for responding to commands issued by processor by emulating designated functions according to common command interface
US5528309A (en) 1994-06-28 1996-06-18 Sigma Designs, Incorporated Analog video chromakey mixer
US6124897A (en) 1996-09-30 2000-09-26 Sigma Designs, Inc. Method and apparatus for automatic calibration of analog video chromakey mixer
US5663767A (en) * 1995-10-25 1997-09-02 Thomson Consumer Electronics, Inc. Clock re-timing apparatus with cascaded delay stages
US5719511A (en) 1996-01-31 1998-02-17 Sigma Designs, Inc. Circuit for generating an output signal synchronized to an input signal
US5818468A (en) * 1996-06-04 1998-10-06 Sigma Designs, Inc. Decoding video signals at high speed using a memory buffer
US6128726A (en) * 1996-06-04 2000-10-03 Sigma Designs, Inc. Accurate high speed digital signal processor
US5963267A (en) * 1996-09-20 1999-10-05 Thomson Consumer Electronics, Inc. Delay correction circuit
US5982408A (en) * 1997-04-10 1999-11-09 Lexmark International, Inc. Method and apparatus for HSYNC synchronization
US6687770B1 (en) 1999-03-08 2004-02-03 Sigma Designs, Inc. Controlling consumption of time-stamped information by a buffered system
US6654956B1 (en) 2000-04-10 2003-11-25 Sigma Designs, Inc. Method, apparatus and computer program product for synchronizing presentation of digital video data with serving of digital video data
US20070103141A1 (en) * 2003-11-13 2007-05-10 International Business Machines Corporation Duty cycle measurment circuit for measuring and maintaining balanced clock duty cycle
US7400555B2 (en) * 2003-11-13 2008-07-15 International Business Machines Corporation Built in self test circuit for measuring total timing uncertainty in a digital data path
US7961559B2 (en) * 2003-11-13 2011-06-14 International Business Machines Corporation Duty cycle measurement circuit for measuring and maintaining balanced clock duty cycle
KR100582391B1 (ko) * 2004-04-08 2006-05-22 주식회사 하이닉스반도체 반도체 소자에서의 지연 요소의 지연 검출 장치 및 방법
WO2007037340A1 (ja) * 2005-09-28 2007-04-05 Nec Corporation 位相差測定装置及び位相比較回路の調整方法
EP1950577A3 (fr) * 2007-01-29 2012-01-11 Stmicroelectronics Sa Procede de verification de l'integrite d'un arbre d'horloge
JPWO2008126240A1 (ja) * 2007-03-30 2010-07-22 三菱電機株式会社 同期フェーザ測定装置及びこれを用いた母線間位相角差測定装置
JP2009130442A (ja) * 2007-11-20 2009-06-11 Fujitsu Component Ltd 信号伝送システム及びその制御方法
US20150102943A1 (en) * 2013-10-10 2015-04-16 Datang Nxp Semiconductors Co., Ltd. Daisy-chain communication bus and protocol
US20160080138A1 (en) * 2014-09-17 2016-03-17 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for timing synchronization in a distributed timing system
US11256286B1 (en) 2020-12-28 2022-02-22 Samsung Electronics Co., Ltd. Electronic circuit and method for clock skew-calibration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681693A (en) * 1970-11-27 1972-08-01 Rca Corp Measurement of maximum dynamic skew in parallel channels
US4595953A (en) * 1984-10-31 1986-06-17 Rca Corporation Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals
DE3579925D1 (de) * 1985-12-12 1990-10-31 Itt Ind Gmbh Deutsche Digitale phasenmesschaltung.
US4772937A (en) * 1987-03-31 1988-09-20 Rca Licensing Corporation Skew signal generating apparatus for digital TV
US4814879A (en) * 1987-08-07 1989-03-21 Rca Licensing Corporation Signal phase alignment circuitry
US4926115A (en) * 1988-12-19 1990-05-15 Ag Communication Systems Corporation Unique phase difference measuring circuit
US5138320A (en) * 1990-11-14 1992-08-11 Zenith Electronics Corporation Skew code generator for measuring pulses width using a delay line

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323990B1 (ko) * 2005-09-27 2013-10-30 에이저 시스템즈 엘엘시 지연 스큐를 모니터링하는 방법 및 회로와, 집적 회로

Also Published As

Publication number Publication date
DE69310030T2 (de) 1997-08-14
JPH0698354A (ja) 1994-04-08
DE69310030D1 (de) 1997-05-28
EP0575933A1 (en) 1993-12-29
KR100272626B1 (ko) 2000-11-15
EP0575933B1 (en) 1997-04-23
FI932954A (fi) 1993-12-27
SG92592A1 (en) 2002-11-19
CN1082296A (zh) 1994-02-16
ES2100395T3 (es) 1997-06-16
CN1045146C (zh) 1999-09-15
US5309111A (en) 1994-05-03
FI932954A0 (fi) 1993-06-24
FI107975B (fi) 2001-10-31

Similar Documents

Publication Publication Date Title
KR940001693A (ko) 스큐우 타이밍 에러 측정용 장치
JPH0654345B2 (ja) 論理解析器
JPS58106464A (ja) グリツチ検出測定器
US3843893A (en) Logical synchronization of test instruments
KR850002144A (ko) 디지탈 비데오 디고스팅 장치
EP0120452B1 (en) Method of comparing data with asynchronous timebases
JPH11112440A (ja) サンプリングレートコンバータ
SU363971A1 (ru) УСТРОЙСТВО дл ИНДИКАЦИИ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ
JP2543721Y2 (ja) 波形測定装置
SU1388899A1 (ru) Устройство дл определени характеристической функции
SU1431033A1 (ru) Преобразователь кода во временной интервал
SU1275473A1 (ru) Устройство дл вычислени скорости изменени параметра
KR100190668B1 (ko) 전압레벨 트리거 시프트장치 및 그 방법
SU1647435A1 (ru) Измеритель экстремумов напр жени
SU1608633A1 (ru) Устройство дл сопр жени ЭВМ с дискретными датчиками
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ
RU2024968C1 (ru) Устройство диагностического контроля канала воспроизведения аппаратуры цифровой магнитной записи
SU1725221A1 (ru) Устройство дл обработки реакции логических блоков
SU399868A1 (ru) Статистический анализатор
GB1294728A (en) Digital data analysis and display device
SU1111174A1 (ru) Устройство дл выделени экстремумов
SU807184A1 (ru) Коррел тор сложных сигналов
SU943747A1 (ru) Устройство дл контрол цифровых интегральных схем
SU370717A1 (ru) Управляемый вероятностный преобразователь

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090824

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee