KR100190668B1 - 전압레벨 트리거 시프트장치 및 그 방법 - Google Patents

Abstract

전압레벨 트리거 시프트장치및 그 방법에 관한 것으로, 특히 피측정신호를 표시하기 위하여 트리거 싯점에서 좌우로 이동하여 그 데이터를 획득하여 트리거신호에 의존하지 않고 그 트리거 싯점의 전후에서 다시 재트리거하여 파형을 측정할 수 있는 전압레벨 트리거 시프트장치및 그 방법에 관한 것이다. 피측정신호를 입력받아 디지탈 데이터로 변환하는 A/D 변환부와, 상기 A/D변환부에서 출력되는 디지탈 데이터를 입력받아 소정 어드레스에 데이터를 저장하는 메모리부와, 상기 피측정신호를 입력받아 트리거 레벨신호와 비교하는 비교부와, 주컴퓨터로 부터 트리거 레벨 데이타를 입력받아 상기 비교부에 트리거 레벨신호를 출력하는 D/A 변환부와, 상기 비교부에서 출력되는 신호를 입력받아 트리거 신호를 발생시키는 트리거 신호 발생부와, 상기 트리거 신호 발생부에서 출력되는 트리거신호를 입력받아 소정시간 지연시켜 출력하는 트리거 신호 지연부와, 상기 트리거 신호 지연부에서 출력되는 트리거 신호에 의해 인에이블되어 카운트 데이터를 상기 메모리부의 어드레스로 출력하는 어드레스 카운터와, 상기 비교부에서 출력되는 신호를 입력받아 그 주기를 검출하여 컴퓨터로 출력하는 주기 검출부로 구성되어 현재의 트리거 싯점에서 지연되거나 앞선 싯점에서 재트리거를 할 수 있으며, 파형의 위상 및 트리거 싯점의 파형 검출이 용이하게 된다.

Description

전압레벨 트리거 시프트장치및 그 방법

본 발명은 전압레벨 트리거 시프트장치및 그 방법에 관한 것으로, 특히 피측정신호를 표시하기 위하여 트리거 싯점에서 좌우로 임의량 이동하여 그 데이터를 획득하여 트리거 신호에 의존하지 않고 그 트리거 싯점의 전후에서 다시 재트리거하여 트리거 이전 및 이후의 파형을 측정할 수 있는 전압레벨 트리거 시프트장치및 그 방법에 관한 것이다.

일반적으로, 파형을 검사하여 조정하기 위하여 제1도에 도시된 구성을 갖는 파형검사 조정장치가 사용된다. 입력단자를 통해 입력된 피측정신호는 A/D 변환부(11)에서 디지탈 데이터로 변환되어 메모리부(14)로 출력된다. 비교부(12)는 D/A 변환부(13)에서 출력되는 기준신호 레벨과 피측정신호를 비교하여 피측정신호가 기준신호 레벨보다 클 때, 트리거 로직부(16)에 1신호를 출력하여 트리거 로직부(16)에서 인에이블신호가 에드레스 카운터(15)로 출력되게 한다. 인에이블신호를 입력받은 어드레스 카운터(15)는 카운터를 시작하여 데이터를 어드레스로서 메모리부(14)에 출력한다. 따라서 컴퓨터에서 출력되는 기준신호 레벨보다 큰 피측정신호가 입력되어 A/D변환된 디지탈 데이터가 메모리부(14)에 저장된다.

제2도(a)및 (b)에 종래의 파형검사 조정장치의 트리거 동작의 타이밍 차트가 도시된다. (a)는 피측정신호와 D/A 변환부에서 출력되는 기준신호의 레벨을 보이며, (b)는 트리거 로직부에서 출력되는 트리거신호이다.

피측정신호 v(t)가 D/A 변환부(13)에서 출력되는 기준신호 레벨(Vref)보다 클 때 트리거 신호(b)가 발생하여 시간 t1동안 데이터 획득이 이루어지고, 시간 t2 동안 모니터에 표시된 후, 다음 트리거가 발생할 때까지 시간 t₃동안 기다렸다가 다시 A/D변환 및 데이터 획득동작을 실행한다.

이와같이 종래의 파형검사장치는 A/D변환 및 데이터 획득동작을 일정 주기로 발생하는 트리거 신호에 의존하여 행하기 때문에 트리거 이전이나 이후의 파형을 측정할 수 없었다. 그러나, 검사조정 과정에서 트리거 싯점 이전의 파형을 검사해야 하는 경우별도의 장비를 사용하여 측정해야 하므로 번거롭고 장비의 사용에 따른 비용의 증가의 원인이 되었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 된 것으로,

본 발명의 목적은 트리거 신호에 의존하지 않고 그 트리거 싯점의 전후에서 다시 재트리거하여 트리거 이전 및 이후의 파형을 획득하여 측정할 수 있는 전압레벨 트리거 시프트장치 및 그 방법을 제공하는 것이다.

상기의 목적을 달성하기 위하여 본 발명에 의한 장치는

피측정신호를 입력받아 디지탈 데이터로 변환되는 A/D 변환부와,

상기 A/D 변환부에서 출력되는 디지탈 데이터를 입려받아 소정 어드레스에 데이터를 저장하는 메모리부와,

상기 피측정신호를 입력받아 트리거 레벨신호와 비교하는 비교부와,

주컴퓨터로 부터 트리거 레벨 데이타를 입력받아 상기 비교부에 트리거 레벨신호를 출력하는 D/A 변환부와,

상기 비교부에서 출력되는 신호를 입력받아 트리거 신호를 발생시키는 트리거 신호 발생부와,

상기 트리거 신호 발생부에서 출력되는 트리거 신호를 입력받아 소정시간 지연시켜 출력하는 트리거 신호지연부와,

상기 트리거 신호 지연부에서 출력되는 트리거 신호에 의해 인에이블되어 카운트 데이터를 상기 메모리부의 어드레스로 출력하는 어드레스 카운터와,

상기 비교부에서 출력되는 신호를 입력받아 그 주기를 검출하여 컴퓨터로 출력하는 주기 검출부로 구성된다.

또한 본 발명에 의한 방법은 주기 검출부로 부터 주기검출 데이터를 입력받고, 입력부에서 입력된 지연량(m)을 설정하는 단계와,

상기 지연량(m)이 0보다 크고, 상기 주기(T)보다 작은 경우, 지연량 버퍼(m')에 지연량(m)을 저장하고 지연량 버퍼(m')에 저장된 지연량(m)을 지연 데이타로 하는 단계와,

상기 지연량(m)이 0보다 크고, 상기 주기(T)보다 작지 않은 경우 그 지연량(m)에서 주기(T)를 뺀 값을 지연량 버퍼(m')에 저장하고 지연량 버퍼(m')에 저장된 지연량(m)을 현재의 트리거 싯점(t₀)에서 한주기 이수의 싯점(t₁)에서 트리거를 시작하는 단계와,

지연량(m)이 0보다 크지 않고, 지연량의 절대값 │m│이 주기(T)보다 큰 경우, 지연량 버퍼(m')에 주기(T)에서 지연량(m)을 주기(T)에서 지연량(m)을 주기(T)로 나눈값의 나머지를 빼서 저장하고 그 저장된 값을 현재의 트리거 싯점(t₀)에서 지연량으로 하여 트리거를 시작하는 단계와, 지연량(m)이 0보다 크지 않고, 지연량의 절대값 │m│이 주기(T)보다 작은 경우, 지연량 버퍼(m')에 주기(T)에서 지연량의 절대값│m│을 빼서 저장하고 지연량 버퍼(m')에 저장된 값을 지연데이터로 출력함으로써, 현재의 트리거 싯점(t₀)에서 한 주기 후의 트리거 싯점(t₁)에서 지연량 버퍼(m')에 저장된 값만큼 이전에 트리거하는 단계를 구비한다.

제1는 종래의 파형검사 조정장치의 구성을 보이는 블록도이다.

제2도(a)및(b)는 종래의 파형검사 조정장치의 트리거 동작의 타이밍 차트이다.

제3도는 본 발명에 의한 트리거 레벨 시프트장치의 구성을 보이는 블록도이다.

제4도(a)-(k)는 본 발명에 의한 레벨트리거 시프트장치의 각부에서 발생하는 신호의 타이밍 차트이다.

제5도는 트리거신호 지연부의 구성을 보이는 일실시예의 블록도이다.

제6도는 주기 검출부의 구성을 보이는 블록도이다.

제7도는 본 발명에 의한 트리거 시프트 방법을 보이는 플로우 차트이다.

* 도면의 주요부분에 대한 부호의 설명

31 : A/D변환부 32 : 메모리부

33 : 비교부 34 : D/A변환부

35 : 트리거 신호 발생부 36 : 주기검출부

37 : 어드레스 카운터 38 :트리거 신호 지연부

이하 본 발명을 도면을 참고로하여 상세히 설명한다.

제3도에 본 발명에 의한 트리거 레벨 시프트장치의 구성을보이는 블록도가 도시된다.

본 발명에 의한 장치는 피측정신호를 입력받아 디지탈 데이타로 변환하는 A/D 변환부(31)와, 상기 A/D 변환부(31)에서 출력되는 디지탈 데이터를 입력받아 소정 어드레스에 데이터를 저장하는 메모리부(32)와, 상기 피측정신호를 입력받아 트리거 레벨신호와 비교하는 비교부(33)와, 주컴퓨터로 부터 트리거 레벨 데이타를 입력받아 상기 비교부(33)에 트리거 레벨신호를 출력하는 D/A 변환부(34)와, 상기 비교부(33)에서 출력되는 신호를 입력받아 트리거 신호를 발생시키는 트리거 신호 발생부(35)와, 상기 트리거 신호 발생부(35)에서 출력되는 트리거 신호를 입력받아 소정시간 지연시켜 출력하는 트리거 신호 지연부(38)와, 상기 트리거 신호 지연부(38)에서 출력되는 트리거 신호에 의해 인에이블되어 카운트 데이터를 상기 메모리부(32)의 어드레스로 출력하는 어드레스 카운터(37)와, 상기 비교부(33)에서 출력되는 신호를 입력받아 그 주기를 검출하여 컴퓨터로 출력하는 주기 검출부(36)로 구성된다.

이하 본 발명의 작용, 효과를 설명한다.

제4도(a)-(k)에 본 발명에 의한 레벨트리거 시프트장치의 각부에서 발생하는 신호의 타이밍 차트가 도시된다. 외부 신호원(예; 텔레비젼의 영상신호를 출력하는 인쇄회로기판등)으로 부터 피측정신호 v(t)가 A/D변환부(31)에 입력되어 디지탈 데이터(c)로 변환되어 메모리부(32)로 출력된다. 동시에 상기 피측정신호 v(t)는 비교부(33)에 입력되어 기준레벨 신호와 비교된다. 기준 레벨신호는 컴퓨터로부터 입력되는 기준레벨 데이터가 D/A 변환부(34)에서 아날로그 기준 레벨신호로 변환되어 비교부(33)에 입력된다.

비교부(33)는 피측정신호와 기준레벨신호를 비교하여 피측정신호 레벨이 기준 레벨신호 보다 큰 경우에 비교결과 신호(b)를 트리거 신호 발생부(35)와 주기검출부(36)로 출력한다. 트리거 신호 발생부(35)는 비교부(33)에서 비교결과 신호(b)를 입력받아 트리거 신호를 트리거 신호 지연부(38)로 출력한다.

제5도에 트리거신호 지연부의 구성을 보이는 일실시예의 블록도가 도시된다.

트리거 카운터(51)는 트리거신호 발생부(35)에서 트리거신호를 입력받아 인에이블되어 샘플링 클록이 입력될 때마다 카운트 하여 카운트 데이터를 출력한다. 상기 카운트 데이터는 디지탈 비교부(52)에서 컴퓨터에서 입력되는 트리거지연 데이터와 비교되어 두값이 일치하는 경우 재트리거 신호가 발생한다.

이렇게 발생된 재트리거 신호는 어드레스 카운터(37)를 인에이블시키고, 어드레스 카운터(37)는 샘플링 클록을 카운트하여 그 카운트 데이터를 어드레스로서 메모리부(32)에 출력한다. 어드레스 카운터(37)로부터 어드레스 데이터를 입력받은 메모리부(32)는 그 어드레스 A/D변환부(31)에서 출력되는 디지탈 데이터를 저장하고 컴퓨터의 제어에 의해 읽어들여져 모니터에 표시된다.

제6도에 주기 검출부의 구성을 보이는 블록도가 도시된다.

비교부(33)에서 출력된 비교결과 신호가 D플립플롭(61)의 클록단자에 입력되어 비교결과 신호의 상승엣지에서 전번의 신호와 반대의 신호를 출력한다. D 플립플롭(61)의 출력(Q)가 입력단자(D)에 연결되기 때문에 D플립플롭(61)은 그 출력(Q)가 토글하게된다. D 플립플롭(61)의 출력은 앤드 게이트(U₁)에 입력되어 샘플링 클록과 앤드연산되어 카운터(62)에 입력되어 인에이블시킨다. 카운터(62)는 앤드 게이트(U₁)의 출력이 1인 동안 카운트 동작을 실행하여 래치부(63)에 출력한다. 래치부(63)는 그 클록단자에 클록이 인가될 때까지 카운트 데이터를 래치하고 있다가 클록신호가 입력되면 그 카운트 데이터를 컴퓨터로 출력한다.

컴퓨터는 상기 래치부(63)가 출력하는 카운트 데이터를 주기검출 데이터로 입력받아를 입력받아 트리거 신호를 시프트 시킨다. 제7도에 본 발명에 의한 트리거 시프트방법을 보이는 플로우 차트가 도시된다.

단계 701에서 주기검출부(36)로 부터 주기검출 데이터를 입력받는다. 단계 702에서 컴퓨터의 입력부에서 입력된 지연량(m)을 설정한다.

단계703에서 지연량(m)이 0보다 큰지를 판단한다. 지연량(m)이 0보다 큰 경우, 단계704에서 지연량(m)이 주기(T)보다 작은지를 판단한다. 지연량(m)이 주기(T)보다 작은 경우, 지연량 버퍼(m')을 저장하고 단계 710으로 진행하여 지연량 버퍼(m')에 저장된 지연량(m)을 지연 데이타로 한다. 이 지연량에 의해 지연되는 트리거 신호의 타이밍 차트가 제4도(d)에 도시된다.

지연량(m)이 주기(T) 보다 작지 않은 경우 지연량(m)에서 주기(T)를 뺀 값을 지연량 버퍼(m')에 저장하고 단계 710으로 진행하여 지연량 버퍼(m')에 저장된 지연량(m)을 현재의 트리거 싯점(t₀)에서 한주기 이후의 싯점(t₁)에서 트리거를 시작한다. 이때의 지연되는 트리거 신호의 타이밍 차트가 제4도(e)에 도시된다. 즉 지연량이 한주기(T)를 초과하는 경우 지연량(m)에서 한 주기(T)를 뺀 나머지를 다음주기의 트리거싯점부터 지연시켜 트리거신호를 발생시킨다.

지연량(m)이 0보다 크지 않은 경우, 개념적으로 현재의 트리거 싯점(t₀)보다 이전의 싯점에 트리거하는 것이므로 사실상 과거의 데이터를 저장하고 있지 않으므로 실제상으로는 한주기(T) 후의 트리거 싯점에서 지연량(m)만큼 이전을 트리거싯점으로 한다. 따라서, 단계 705에서 지연량의 절대값 │m│이 주기(T)보다 작은지를 판단한다. 지연량의 절대값 │m│이 주기(T)보다 큰 경우(제4도(h)참조), 지연량 버퍼(m')에 주기(T)에서 지연량(m)을 주기(T)로 나눈값은 나머지를 빼서 저장하고 단계 710으로 진행하여 그 저장된 값을 현재의 트리거 싯점(t₀)에서 지연량으로 하여 트리거를 한다(제4도(i)참조).

지연량의 절대값 lml이 주기(T)보다 작은 경우, 지연량 버퍼(m')에 주기(T)에서 지연량의 절대값 │m│을 빼서저장하고 단계 710으로 진행하여 지연량 버퍼(m')에 저장된 값을 지연 데이터로 출력함으로써, 현재의 트리거 싯점(t₀)에서 한 주기 후의 트리거 싯점(t₁)에서 지연량 버퍼(m')에 저장된 값만큼 이전에 트리거한다.

이상 설명한 바와 같이 본 발명에 의하면 간단한 로직직회로의 추가로 현재의 트리거싯점에서만 트리거 한 신호를 표시하던 것을 현지의 트리거 싯점에서 지연되거나 앞선 싯점에서 재트리거를 할 수 있으며, 컴퓨터를 이용하여 트리거 싯점을 좌우로 이동시킴으로써 파형의 위상 및 트리거 싯점의 파형 검출이 용이하게 된다.

Claims (3)

1. 전압레벨 트리거 시프트 장치에 있어서,

   피측정신호를 입력받아 디지탈 데이터로 변환하는 A/D 변환부와,

   상기 A/D 변환부에서 출력되는 디지탈 데이터를 입력받아 소정 어드레스에 데이터를 저장하는 메모리부와,

   상기 피측정신호를 입력받아 트리거 레벨신호와 비교하는 비교부와,

   주컴퓨터로 부터 트리거 레벨 데이타를 입력받아 상기 비교부에 트리거 레벨신호를 출력하는 D/A 변환부와,

   상기 비교부에서 출력되는 신호를 입력받아 트리거 신호를 발생시키는 트리거 신호 발생부와,

   상기 트리거 신호 발생부에서 출력되는 트리거 신호를 입력받아 소정시간 지연시켜 출력하는 트리거 신호 지연부와,

   상기 트리거 신호 지연부에서 출력되는 트리거 신호에 의해 인에이블되어 카운트 데이터를 상기 메모리부의 어드레스로 출력하는 어드레스 카운터와,

   상기 비교부에서 출력되는 신호를 입력받아 그 주기를 검출하여 컴퓨터로 출력하는 주기 검출부로 구성것을 특징으로 하는 전압레벨 트리거 시프트 장치.
2. 제1항에 있어서, 상기 트리거신호 지연부는 상기 트리거 신호 발생부에서 트리거신호를 입력받아 인에이블되어 샘플링 클록이 입력될 때마다 카운트하여 카운트 데이터를 출력하는 트리거 카운터와,

   상기 컴퓨터에서 입력되는 트리거지연 데이타와 비교되어 두 값이 일치하는 경우 재트리거 신호를 발생키는 디지탈 비교부로 구성되는 것을 특징으로 하는 전압레벨 트리거 시프트 장치.
3. 전압레벨 트리거 시프트 방법에 있어서,

   주기검출부로부터 주기검출 데이터를 입력받고, 입력부에서 입력된 지연량(m)을 설정하는 단계와,

   상기 지연량(m)이 0보다 크고, 상기 주기(T)보다 작은 경우, 지연량 버퍼(m')에 지연량(m)을 저장하고 지연량 버퍼(m')에 저장된 지연량(m)을 지연 데이타로 하는 단계와,

   상기 지연량(m)이 0보다 크고, 상기 주기(T)보다 작지않은 경우 그 지연량(m)에서 주기(T)를 뺀 값을 지연량 버퍼(m')에 저장하고 지연량 버퍼(m')에 저장된 지연량(m)을 현재의 트리거 싯점(t₀)에서 한주기 이후의 싯점(t₁)에서 트리거를 시작하는 단계와,

   지연량(m)이 0보다 크지 않고, 지연량의 절대값 │m│이 주기(T)보다 큰 경우, 지연량 버퍼(m')에 주기 (T)에서 지연량(m)을 주기(T)로 나눈값의 나머지를 빼서 저장하고 그 저장된 값을 현재의 트리거 싯점(t₀)에서 지연량으로 하여 트리거를 시작하는 단계와, 지연량(m)이 0보다 크지 않고, 지연량의 절대값 │m│을 빼서 저장하고 지연량 버퍼(m')에 저장된 값을 지연 데이터로 출력함으로써, 현재의 트리거 싯점(t₀)에서 한 주기 후의 트리거 싯점(t₁)에서 지연량 버퍼(m')에 저장된 값만큼 이전에 트리거하는 단계를 구비하는 것을 특징으로 하는 전압레벨 트리거 시프트 방법.