KR0132455Y1

KR0132455Y1 - 인써킷테스터의 동기제어회로

Info

Publication number: KR0132455Y1
Application number: KR2019960002304U
Authority: KR
Inventors: 김완주
Original assignee: 이종수; 엘지산전주식회사
Priority date: 1996-02-14
Filing date: 1996-02-14
Publication date: 1999-03-20
Also published as: KR970052544U

Abstract

본 고안은 인써킷테스터의 동기제어회로에 관한 것으로, 종래의 회로는 AC응답신호는 수mV에 불과한데 반해 샘플/홀드시 사용되는 동기신호는 디지탈신호로서 주파수가 100Hz∼100KHz이므로 그 동기신호가 AC응답의 샘플/홀드시 신호라인에 영향을 주어 에러를 발생케 하는 문제점이 있었다. 본 고안은 이러한 종래의 문제점을 해결하기 위해 소자의 임피던스를 측정하기 위한 소스신호를 발생함과 아울러 그에 동기되는 동기신호를 출력하는 소스신호발생수단과; 상기 소스신호발생수단의 소스신호가 소자에 인가되면 그 소자에 흐르는 전류를 검출하여 이를 전압으로 변환하는 응답수단과; 제어신호에 따라 상기 동기신호를 제어하는 동기신호제어수단과; 상기 동기신호제어수단의 출력신호를 입력받아 이를 소정시간 지연시켜 출력하는 지연수단과; 상기 지연수단의 출력신호에 따라 상기 응답수단의 출력신호를 샘플/홀드하는 샘플/홀드수단과; 상기 샘플/홀드수단의 출력신호를 디지탈신호로 변환하여 표시토록 하는 아날로그/디지탈변환수단으로 구성한 인써킷테스터의 동기제어회로를 안출한 것으로, 동기신호전송부의 동기신호 출력/차단동작에 의해 샘플/홀드부에서 데이터를 샘플/홀드시 필요시에만 동기신호가 인가되고 그 외에는 동기신호가 차단된다. 이로인해 신호라인에 영향을 받지 않아 정확한 값을 측정할 수 있다.

Description

인써킷테스터의 동기제어회로

제1도는 종래 인써킷테스터의 블록 구성도.

제2도는 본 고안의 일실시예시도.

제3도는 제2도에 있어서, 동기신호제어부의 상세 블록 구성도.

제4도는 제3도에 있어서, 각 부 출력 파형도.

* 도면의 주요부분에 대한 부호의 설명

100 : 소스부 110 : 소스신호발생부

120 : 제1증폭부 200 : 측정소자

300 : 응답부 310 : 전류/전압변환부

320 : 제2증폭부 400 : 지연부

500 : 동기신호제어부 600 : 아날로그/디지탈변환기

700 : 동기신호제어부 710 : 동기신호전송부

720 : 카운터

본 고안은 인써킷테스터(In Circuit Tester : ICT)에 관한 것으로 특히, 소스신호발생부에서 출력되는 동기신호(Sy)를 제어함으로써 임피던스 모드 측정시 안정된 측정값을 구할 수 있도록 한 인써킷테스터의 동기 제어회로에 관한 것이다.

제1도는 종래 인써킷테스터의 블록 구성도로서, 이에 도시된 바와같이 소스신호(So) 및 그에 따른 동기신호(Sy)를 발생하는 소스신호발생부(11)와, 상기 소스신호(So)를 증폭하는 제1증폭부(120)로 이루어진 소스부(100)와; 상기 제1증폭부(120)의 출력신호가 측정소자(200)를 통과하면 이를 그에 비례하는 전압으로 변환하는 전류/전압변환부(310)와, 상기 변환된 전압을 증폭하는 제2증폭부(320)로 이루어진 응답부(300)와; 상기 동기신호(Sy)에 따라 상기 제2증폭부(320)의 출력신호를 샘플/홀드하는 샘플/홀드부(500)와; 상기 샘플/홀드부(500)의 출력신호를 디지탈신호로 변환하여 표시부(도면 미도시)에 전달하는 아날로그/디지탈변환기(600)로 구성된다.

이와같이 구성된 종래 회로의 작용에 관하여 설명하면 다음과 같다.

먼저, 소스신호발생부(110)는 소스주파수선택신호에 의해 100∼100KHz의 주파수를 갖는 AC소스신호(So)를 발생함과 동시에 AC소스신호(So)와 동일한 주파수를 갖으며 동기를 맞춘 구형파 동기신호(Sy)를 발생한다.

제1증폭부(120)는 상기 소스신호(So)를 입력받아 정해진 증폭도로 증폭하여 측정하고자 하는 소자(200)에 인가한다.

이때, 측정하고자 하는 소자(200)의 구성은 R//C, R//L, R//L//C이므로 이 결합에 따라 전류의 위상이 변하게 된다.

상기 측정하고자 하는 소자(200)를 통한 전류를 입력받은 전류/전압 변환부(310)는 입력된 전류를 그에 비례하는 전압으로 변환하여 출력하고, 제2증폭부(320)는 그 전압을 기 설정된 증폭도로 증폭하여 출력한다.

한편, 상기 소스신호발생부(110)의 동기신호(Sy)를 입력받은 지연부(400)는 이를 소정시간 지연시켜 출력하고, 샘플/홀드부(500)는 상기 지연부의 출력 동기신호(Sy)에 따라 상기 제2증폭부(320)의 출력신호를 샘플/홀드하여 출력한다.

이에따라 아날로그/디지탈변환기(600)는 상기 샘플/홀드부(500)의 출력 신호를 디지탈신호로 변환하여 출력한다.

상기 아날로그/디지탈변환기(600)를 통해 출력된 데이터는 표시부(미도시)를 통해 표시된다.

이상에서 설명한 바와같이 종래의 회로는 AC응답신호는 수mV에 불과한데 반해 샘플/홀드시 사용되는 동기신호는 디지탈신호로서 주파수가 100Hz∼100KHz이므로 그 동기신호가 AC응답의 샘플/홀드시 신호라인에 영향을 주어 에러를 발생케 하는 문제점이 있었다.

본 고안의 목적은 이러한 종래의 문제점을 해결하기 위해 소스신호 발생부의 출력 동기신호를 제어하여 샘플/홀드시 동기신호가 발생되지 않도록 제어함으로써 안정된 측정값을 구할 수 있도록 한 인써킷테스터의 동기제어회로를 제공하는데 있다.

상기 본 고안의 목적을 달성하기 위한 인써킷테스터기의 동기제어회로는 소자의 임피던스를 측정하기 위한 소스신호를 발생함과 아울러 그에 동기되는 동기신호를 출력하는 소스신호발생수단과; 상기 소스신호발생 수단의 소스신호가 소자에 인가되면 그 소자에 흐르는 전류를 검출하여 이를 전압으로 변환하는 응답수단괴; 제어신호에 따라 상기 동기신호를 제어하는 동기신호제어수단과; 상기 동기신호제어수단의 출력신호를 입력받아 이를 소정시간 지연시켜 출력하는 지연수단과; 상기 지연수단의 출력신호에 따라 상기 응답수단의 출력신호를 샘플/홀드하는 샘플/홀드수단과; 상기 샘플/홀드수단의 출력신호를 디지탈신호로 변환하여 표시토록 하는 아날로그/디지탈변환수단으로 구성된다.

이하, 본 고안의 작용 및 효과에 관하여 일실시예를 들어 설명하면 다음과 같다.

제2도는 본 고안의 일실시예시도로서, 이에 도시한 바와같이 소자(200)의 임피던스를 측정하기 위한 소스신호(So) 및 그에 따른 동기신호(Sy)를 발생하는 소스신호발생부(110)와, 상기 소스신호(So)를 소정 레벨로 증폭하는 제1증폭부(120)로 이루어진 소스부(100)와; 상기 제1증폭부(120)의 출력신호가 측정하고자 하는 소자에 인가되면 그 때의 소자에 흐르는 전류를 그에 비례하는 전압으로 변환하는 전류/전압변환부(310)와, 상기 전류/전압변환부(310)의 출력전압을 소정레벨로 증폭하는 제2증폭부(320)로 이루어진 응답부(300)와; 상기 동기신호(Sy)를 제어신호(Sc)에 따라 출력/차단하는 동기신호제어부(700)와; 상기 동기신호제어부(700)의 출력신호를 소정시간 지연시켜 출력하는 지연부(400)와; 상기 지연부(400)의 출력신호에 따라 상기 제2증폭부(320)의 출력신호를 샘플/홀드하는 샘플/홀드부(500)와; 상기 샘플/홀드부(500)의 출력신호를 디지탈신호로 변환하여 측정값을 표시하는 표시부(미도시)로 전달하는 아날로그/디지탈변환기(600)로 구성한다.

상기 동기신호제어부(700)는 궤환신호와 제어신호(Sc)를 배타적오아링하여 출력하는 배타적오아게이트(XOR1)와; 상기 제어신호(Sc)와 고전위신호를 배타적오아링하여 출력하는 배타적오아게이트(XOR2)와; 상기 배타적오아게이트(XOR1)의 출력신호에 따라 상기 소스신호발생부(110)의 동기신호(Sy)를 출력/차단하는 동기신호전송부(710)와; 상기 배타적오아게이트(XOR2)의 출력 신호를 기 설정된 값만큼 카운트하여 그에 따른 신호를 상기 배타적오아게이트(XOR1)의 일측입력단자에 궤환시키는 카운터(720)로 구성한다.

이와같이 구성한 본 고안의 일실시예의 작용에 관하여 첨부한 제3도 및 제4도를 참조하여 설명하면 다음과 같다.

먼저, 전체 블록의 개략적인 동작을 설명하면 다음과 같다.

소스신호발생부(110)에서 소스신호(So)(100Hz∼100KHz) 및 그에 따른 동기신호(Sy)를 발생하면 제1증폭부(120)는 이를 알맞은 레벨로 증폭하여 측정하고자 하는 소자(200)에 인가한다.

그러면 전류/전압변환부(310)는 상기 소자(200)에 흐르는 전류를 검출하여 그에 비례하는 전압으로 변환하여 출력한다.

제2증폭부(320)는 상기 전류/전압변환부(310)의 출력전압을 소정레벨로 증폭하여 출력한다.

한편, 제4도의 (a)에 도시한 바와같은 상기 소스신호발생부(110)의 동기신호(Sy)를 입력받은 동기신호전송부(700)는 제어신호(Sc)에 따라 이를 출력 또는 차단하는데, 이때, 제어신호(Sc)를 '로우'에서 '하이'로 변환하면 배타적오아게이트(XOR1)는 궤환신호와 제어신호(Sc)를 배타적 오아링하여 제4도의 (c)에 도시한 바와같이 '하이'신호를 출력한다.

상기와 같이 배타적오아게이트(XOR1)로부터 '하이'신호를 입력받은 동기신호전송부(710)는 제4도의 (b)에 도시한 바와같이 입력된 동기신호(Sy)를 출력한다.

이때, 상기 제어신호(Sc)를 입력받은 배타적오아게이트(XOR2)는 이를 고전위레벨과 배타적오아링하여 제4도의 (e)에 도시한 바와같이, '로우'신호를 카운터(720)의 클리어단자(CLEAR)에 인가한다.

이에 따라 상기 카운터(720)는 상기 동기신호전송부(710)의 출력신호를 카운트하여 기설정된 값만큼 되면(본 고안에서는 4회) 제4도의 (f)에 도시한 바와같이 '하이'신호를 출력하여 상기 배타적오아게이트(XOR1)에 인가한다.

이로인해 상기 배타적오아게이트(XOR1)는 제4도의 (d)에 도시한 바와 같이 '로우'신호를 출력하고, 이를 입력받은 동기신호전송부(710)는 제4도의 (b)에 도시한 바와같이 입력된 동기신호(Sy)의 출력을 차단한다.

상기 동기신호전송부(710)의 출력신호는 지연부(400)에 인가되는데, 이와같은 동작을 통해 동기신호(Sy)가 필요시에만 지연부(400)에 인가된다.

이때, 지연부(400)는 입력된 신호를 소정시간 동안 지연시킨 후, 샘플/홀드부(500)에 인가한다.

상기 샘플/홀드부(500)는 상기 지연부의 출력신호에 따라 상기 제2증폭부(320)의 출력신호를 샘플/홀드하여 출력하고, 아날로그/디지탈변환기(600)는 그 샘플/홀드부(500)의 출력신호를 디지탈신호로 변환하며 이는 표시부(미도시)를 통해 표시된다.

이로인해 소자의 임피던스값을 알 수 있어 양/불량 상태를 확인할 수 있다.

이상에서 상세히 설명한 바와같이 동기신호전송부의 동기신호 출력/차단동작에 의해 샘플/홀드부에서 데이터를 샘플/홀드시 필요시에만 동기신호가 인가되고 그 외에는 동기신호가 차단된다. 이로인해 신호라인에 영향을 받지 않아 정확한 값을 측정할 수 있다.

Claims

소자의 임피던스를 측정하기 위한 소스신호를 발생함과 아울러 그에 동기되는 동기신호를 출력하는 소스신호발생수단과; 상기 소스신호발생수단의 소스신호가 소자에 인가되면 그 소자에 흐르는 전류를 검출하여 이를 전압으로 변환하는 응답수단과; 제어신호에 따라 상기 동기신호를 제어하는 동기신호제어수단과; 상기 동기신호제어수단의 출력신호를 입력받아 이를 소정시간 지연시켜 출력하는 지연수단과; 상기 지연수단의 출력신호에 따라 상기 응답수단의 출력신호를 샘플/홀드하는 샘플/홀드수단과; 상기 샘플/홀드수단의 출력신호를 디지탈신호로 변환하여 표시토록 하는 아날로그/디지탈변환수단으로 구성한 것을 특징으로 하는 인써킷테스터의 동기제어회로.
제1항에 있어서, 동기신호제어수단은 궤환신호와 제어신호를 배타적오아링하여 출력하는 제1논리소자와; 상기 제어신호와 고전위신호를 배타링오아링하여 출력하는 제2논리소자와; 상기 제1논리소자의 출력신호에 따라 상기 소스신호발생부의 동기신호를 출력/차단하는 동기신호전송수단과; 상기 제2논리소자의 출력신호를 기 설정된 값만큼 카운트하여 그에 따른 신호를 상기 제1논리소자의 일측입력단자에 궤환시키는 카운터수단으로 구성한 것을 특징으로 하는 인써킷테스터의 동기제어회로.