JP5207748B2 - 測定装置、測定方法および試験装置 - Google Patents

Description

本発明は、測定装置、測定方法および試験装置に関する。特に本発明は、被測定信号の変化点（エッジ）間の時間を測定する測定装置、測定方法および試験装置に関する。

特許文献１には、パルスのエッジのタイミングを測定する時間測定回路が記載されている。この時間測定回路は、クロックをカウントするカウンタと、カウンタの値をラッチするラッチと、クロックに同期した三角波信号を発生する三角波発生回路と、Ａ／Ｄコンバータと、加算器とを備える。

ラッチは、被測定パルスのエッジにおいて、カウンタの値を取り込む。Ａ／Ｄコンバータは、被測定パルスのエッジにおいて、三角波信号のレベルをサンプルする。加算器は、ラッチに取り込まれたカウント値とＡ／Ｄコンバータの出力データと加算して被測定パルスのエッジのタイミングとして出力する。このような時間測定回路によれば、測定パルスのエッジのタイミングを、クロックの１周期未満の精度で測定することができる。

特開平６−９４８５３号公報

ところで、数ｎ秒程度の短いパルス幅を測定する場合、時間測定回路は、高速なＡ／Ｄコンバータを備え、短時間の間に連続してサンプル動作しなければならない。しかしながら、高速なＡ／Ｄコンバータは、比較的に精度が悪く、コストが高かった。

そこで本発明は、上記の課題を解決することのできる測定装置、測定方法および試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、被測定信号の第１変化タイミングを検出する第１タイミング検出部と、被測定信号の第２変化タイミングを検出する第２タイミング検出部と、第１タイミング検出部が検出した第１変化タイミングを表すデータおよび第２タイミング検出部が検出した第２変化タイミングを表すデータをバッファリングするバッファ部と、バッファ部から第１変化タイミングを表すデータおよび第２変化タイミングを表すデータを取り出して、第１変化タイミングおよび第２変化タイミングの時間差を算出する算出部と、を備える測定装置を提供する。

本発明の第２の形態においては、被測定信号の第１変化タイミングを検出し、被測定信号の第２変化タイミングを検出し、第１変化タイミングを表すデータおよび第２変化タイミングを表すデータをバッファ部にバッファリングさせ、バッファ部から第１変化タイミングを表すデータおよび第２変化タイミングを表すデータを取り出して、第１変化タイミングおよび第２変化タイミングの時間差を算出する測定方法を提供する。

本発明の第３の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号を被試験デバイスへ供給する試験信号供給部と、被試験デバイスが試験信号に応じて出力する応答信号のタイミングを測定する測定装置と、を備え、測定装置は、応答信号の第１変化タイミングを検出する第１タイミング検出部と、応答信号の第２変化タイミングを検出する第２タイミング検出部と、第１タイミング検出部が検出した第１変化タイミングをバッファリングする第１ＦＩＦＯ部と、第２タイミング検出部が検出した第２変化タイミングをバッファリングする第２ＦＩＦＯ部と、第１ＦＩＦＯ部および第２ＦＩＦＯ部から第１変化タイミングおよび第２変化タイミングを取り出して、第１変化タイミングおよび第２変化タイミングの時間差を算出する算出部と、を有する試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を被試験デバイス２００とともに示す。試験装置１０は、半導体デバイス等の被試験デバイス２００を試験する。

試験装置１０は、試験信号供給部１２と、測定装置１６と、判定部１８とを備える。試験信号供給部１２は、被試験デバイス２００を試験するための試験信号を被試験デバイス２００へ供給する。

測定装置１６は、被試験デバイス２００が試験信号に応じて出力する応答信号を、被測定信号として受ける。そして、測定装置１６は、被測定信号の第１変化タイミングおよび第２変化タイミングの時間差を測定する。測定装置１６は、一例として、被測定信号の立上りエッジから立下りエッジまでの時間差（被測定信号のＨ論理の期間のパルス幅）、または、被測定信号の立下りエッジから立上りエッジまでの時間差（被測定信号のＬ論理の期間のパルス幅）を測定してよい。これに加えて、測定装置１６は、一例として、被測定信号の周期（又は周波数）、基準時刻から被測定信号の立上りエッジまでの時間、および、基準時刻から被測定信号の立下りエッジまでの時間を測定してもよい。

判定部１８は、測定装置１６の測定結果を受けて、被試験デバイス２００の良否を判定する。そして、判定部１８は、判定結果を例えば外部の制御装置等に出力する。

図２は、本実施形態に係る測定装置１６の構成を示す。測定装置１６は、第１比較部２２と、第２比較部２４と、第１タイミング検出部２８と、第２タイミング検出部３０と、バッファ部３２と、測定部３４と、エッジ指定部３６と、エッジ調整部３８とを備える。

第１比較部２２および第２比較部２４は、被測定信号がしきい値Ｖ_ＴＨより大きいか否かを検出する。第１比較部２２は、一例として、被測定信号がしきい値Ｖ_ＴＨより大きい場合にはＨ論理、被測定信号がしきい値Ｖ_ＴＨ以下の場合にはＬ論理となる比較信号を出力してよい。これにより、第１比較部２２および第２比較部２４は、被測定信号がしきい値Ｖ_ＴＨより小さい値からしきい値Ｖ_ＴＨより大きい値へと変化する立上りエッジ、および、被測定信号がしきい値Ｖ_ＴＨより大きな値からしきい値Ｖ_ＴＨより小さい値へと変化する立下りエッジを表わす比較信号を出力できる。なお、第１比較部２２および第２比較部２４は、与えられるしきい値Ｖ_ＴＨが互いに異なる値であってよい。

第１タイミング検出部２８は、被測定信号の第１方向への変化タイミングである第１変化タイミングを検出する。すなわち、第１タイミング検出部２８は、第１変化タイミングとして、被測定信号がしきい値Ｖ_ＴＨより小さい値からしきい値Ｖ_ＴＨより大きい値へと変化する立上りエッジ、または、被測定信号がしきい値より大きな値からしきい値より小さい値へと変化する立下りエッジのタイミングを検出する。

本例においては、第１タイミング検出部２８は、第１比較部２２から与えられた比較信号のエッジ（例えば立上りエッジまたは立下りエッジ）を、被測信号の第１変化タイミングとして検出する。そして、第１タイミング検出部２８は、被測定信号の第１変化タイミングを順次に検出して、第１変化タイミングを表わすデータを順次に出力する。

第２タイミング検出部３０は、被測定信号の第１方向とは異なる第２の方向への変化タイミングである第２変化タイミングを検出する。すなわち、第２タイミング検出部３０は、第１タイミング検出部２８が被測定信号の立上りエッジを検出する場合であれば、第２変化タイミングとして、被測定信号の立下りエッジを検出する。また、第２タイミング検出部３０は、第１タイミング検出部２８が被測定信号の立下りエッジを検出する場合であれば、第２変化タイミングとして、被測定信号の立上りエッジを検出する。

本例においては、第２タイミング検出部３０は、第２比較部２４から与えられた比較信号の第１タイミング検出部２８により検出されるエッジとは逆のエッジ（例えば立下りエッジまたは立上りエッジ）を、被測信号の第２変化タイミングとして検出する。そして、第２タイミング検出部３０は、被測定信号の第２変化タイミングを順次に検出して、第２変化タイミングを表わすデータを順次に出力する。

バッファ部３２は、第１タイミング検出部２８が検出した第１変化タイミングを表すデータおよび第２タイミング検出部３０が検出した第２変化タイミングを表すデータをバッファリングする。バッファ部３２は、一例として、第１ＦＩＦＯ部４２と、第２ＦＩＦＯ部４４とを有してよい。

第１ＦＩＦＯ部４２は、第１タイミング検出部２８が検出した第１変化タイミングを表すデータを順次に格納して、格納したデータを入力順に出力する。第２ＦＩＦＯ部４４は、第２タイミング検出部３０が検出した第２変化タイミングを表すデータを順次に格納して、格納したデータを入力順に出力する。

測定部３４は、バッファ部３２から第１変化タイミングを表すデータおよび第２変化タイミングを表すデータを取り出して、被測定信号の各パルスのパルス幅を順次に測定する。これに加えて、測定部３４は、被測定信号の周期（又は周波数）、基準時刻から被測定信号の立上りエッジまでの時間、および、基準時刻から被測定信号の立下りエッジまでの時間を測定する。さらに、測定部３４は、被測定信号のパルス幅、周期（または周波数）、立上りエッジまでの時間および立下りエッジまでの時間の平均を測定する。

エッジ指定部３６は、外部から指定されたモードに応じて、第１タイミング検出部２８および第２タイミング検出部３０に対し、第１変化タイミングおよび第２変化タイミングのそれぞれとして、立上りエッジ、または、立下りエッジのタイミングのいずれを検出するかを指定する。例えば、被測定信号のパルス幅を測定する場合において、エッジ指定部３６は、第１タイミング検出部２８および第２タイミング検出部３０に対し、第１変化タイミングとして立上りエッジまたは立下りエッジの一方のタイミングを検出し、第２変化タイミングとして立上りエッジまたは立下りエッジの他方のタイミングを検出することを指定する。

エッジ調整部３８は、第２ＦＩＦＯ部４４の先頭に格納されている第２変化タイミングを表すデータが、第１ＦＩＦＯ部４２の先頭に格納されている第１変化タイミングを表すデータより前のものであった場合に、第２ＦＩＦＯ部４４から先頭の１つの第２変化タイミングを表すデータを取り除く。これにより、測定部３４は、第２ＦＩＦＯ部４４の先頭に格納されているデータから第１ＦＩＦＯ部４２の先頭に格納されているデータを減算することにより、第１変化タイミングから、当該第１変化タイミングの後の第２変化タイミングまでの時間差を算出することができる。

図３は、本実施形態に係る測定部３４の構成を示す。図４は、被測定信号の一例、第１ＦＩＦＯ部４２および第２ＦＩＦＯ部４４に格納されたタイミングおよび算出部４６による演算例を示す。測定部３４は、算出部４６と、周期測定部４８と、立上り時間測定部５０と、立下り時間測定部５２と、累算部５４と、平均部５６とを有する。

算出部４６は、バッファ部３２から第１変化タイミングを表すデータおよび第２変化タイミングを表すデータを取り出して、第１変化タイミングおよび第２変化タイミングの時間差を算出する。より詳しくは、算出部４６は、図４に示されるように、第１ＦＩＦＯ部４２の先頭に格納されている第１変化タイミングを表すデータおよび第２ＦＩＦＯ部４４の先頭に格納されている第２変化タイミングを表すデータを順次に取り出して、第２ＦＩＦＯ部４４の先頭に格納されているデータにより表わされる値から第１ＦＩＦＯ部４２の先頭に格納されているデータにより表わされる値を順次に減算する。

これにより、第１タイミング検出部２８が立上りエッジを検出し且つ第２タイミング検出部３０が立下りエッジを検出する場合であれば、算出部４６は、被測定信号の立上りエッジから立下りエッジまでのパルス幅（すなわち、被測定信号のＨ論理の期間）を順次に算出することができる。また、第１タイミング検出部２８が立下りエッジを検出し且つ第２タイミング検出部３０が立上りエッジを検出する場合であれば、算出部４６は、被測定信号の立下りエッジから立上りエッジまでのパルス幅（被測定信号のＬ論理の期間）を順次に算出することができる。

周期測定部４８は、第１変化タイミングを表わすデータまたは第２変化タイミングを表わすデータのうちの一方をバッファ部３２から順次に取り出して、被測定信号の周期を算出する。周期測定部４８は、一例として、第１ＦＩＦＯ部４２から第１変化タイミングを表すデータを順次に取り出して、連続する２つの第１変化タイミングの時間差を順次に算出する。周期測定部４８は、周期に代えてまたは周期に加えて、被測定信号の周波数を算出してもよい。

立上り時間測定部５０は、第１変化タイミングを表わすデータまたは第２変化タイミングを表わすデータのうちの立上りエッジを表わすデータをバッファ部３２から取り出して、被測定信号の基準時刻から各立上りエッジまでの時間（立上り時間）を順次に算出する。立上り時間測定部５０は、一例として、第１ＦＩＦＯ部４２から第１変化タイミングを表すデータを順次に取り出して、基準時刻と取り出した各データに表わされたタイミングとの時間差を算出してよい。

立下り時間測定部５２は、第１変化タイミングを表わすデータまたは第２変化タイミングを表わすデータのうちの立下りエッジを表わすデータをバッファ部３２から取り出して、被測定信号の基準時刻から各立下りエッジまでの時間（立下り時間）を順次に算出する。立下り時間測定部５２は、一例として、第２ＦＩＦＯ部４４から第２変化タイミングを表すデータを順次に取り出して、基準時刻と取り出した各データに表わされたタイミングとの時間差を算出してよい。

累算部５４は、算出部４６が順次算出する複数の時間差を累積的に加算して複数の時間差の合計を算出する。累算部５４は、一例として、算出部４６により算出された予め定められた数のパルスのパルス幅の合計を算出してよい。平均部５６は、累算部５４が算出した複数の時間差の合計を時間差の数で割ることにより平均時間差を算出する。平均部５６は、一例として、累算部５４が算出したパルス幅の合計を、当該累算部５４が合計した数で割ることで、平均のパルス幅を算出してよい。

さらに、累算部５４は、周期測定部４８が順次に算出する複数の周期（または周波数）、立上り時間測定部５０が順次に算出する複数の立上り時間、または、立下り時間測定部５２が順次に算出する複数の立下り時間の合計を算出してよい。そして、この場合、平均部５６は、累算部５４が算出した複数の周期（または周波数）の合計、複数の立上り時間の合計、または、複数の立下り時間の合計を、合計した数で割ることにより、平均周期（または平均周波数）、平均立上り時間、または、平均立下り時間を算出してよい。

そして、このような測定部３４は、外部から指定されたモードに応じて、算出したパルス幅、周期（または周波数）、立上り時間および立下り時間、並びに、これらの平均の少なくとも一つを判定部１８に与える。以上のような構成の測定装置１６は、被測定信号の第１変化タイミングおよび第２変化タイミングのそれぞれを別個に測定するので、高速に動作する測定回路を用いずに、被測定信号のパルス幅を測定することができる。また、試験装置１０は、第１変化タイミングおよび第２変化タイミングのそれぞれを表わすデータを第１ＦＩＦＯ部４２および第２ＦＩＦＯ部４４のそれぞれに格納した後に時間差を測定するので、第１変化タイミングと第２変化タイミングとの差が比較的に大きい場合であっても、容易にパルス幅を測定することができる。

図５は、本実施形態の変形例に係る測定装置１６の構成を示す。本変形例に係る測定装置１６は、図２に示された本実施形態に係る測定装置１６と略同一の構成および機能を採るので、図２に示された測定装置１６が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係る測定装置１６は、第１チャネル（例えば、被試験デバイス２００の第１のピン）から与えられる第１の被測定信号のパルス幅を測定する第１チャネル用の構成と、第２チャネル（例えば、被試験デバイス２００の第２のピン）から与えられる第２の被測定信号を測定する第２チャネル用の構成とを備える。さらに、本変形例に係る測定装置１６は、切替部２６を備える。

切替部２６は、第１タイミング検出部２８および第２タイミング検出部３０に共に第１の被測定信号を供給するか、または、第１タイミング検出部２８に第１の被測定信号を供給し、第２タイミング検出部３０に第２の被測定信号を供給するかを切り替える。より具体的には、第１の被測定信号のパルス幅を測定する場合、切替部２６は、第１チャネル用の第１比較部２２−１および第２比較部２４−１が出力した各比較信号を、第１タイミング検出部２８および第２タイミング検出部３０に与える。

また、第１の被測定信号および第２の被測定信号の時間差を測定する場合、切替部２６は、第１チャネル用の第１比較部２２−１が出力した比較信号を第１タイミング検出部２８に与え、且つ、第２チャネル用の第１比較部２２−２が出力した比較信号を第２タイミング検出部３０に与える。これに代えて、切替部２６は、第１チャネル用の第２比較部２４−１が出力した比較信号を第１タイミング検出部２８に与え、且つ、第２チャネル用の第２比較部２４−２が出力した比較信号を第２タイミング検出部３０に与えてもよい。そして、第１の被測定信号および第２の被測定信号の時間差を測定する場合、第１タイミング検出部２８は、第１の被測定信号の変化タイミングを、第１の変化タイミングとして検出する。第２タイミング検出部３０は、第２の被測定信号の変化タイミングを、第２の変化タイミングとして検出する。

第１の被測定信号および第２の被測定信号の位相差を測定する場合、測定部３４内の算出部４６は、バッファ部３２から第１変化タイミングを表すデータおよび第２変化タイミングを表すデータを取り出して、第１変化タイミングおよび第２変化タイミングの時間差を算出する。このような本変形例に係る測定装置１６によれば、第１の被測定信号と第２の被測定信号との位相差を、簡易に測定することができる。

図６は、本実施形態に係る第１タイミング検出部２８の構成の第１例を示す。なお、第１タイミング検出部２８および第２タイミング検出部３０は、同様の構成であるので、以下、第２タイミング検出部３０の説明については省略する。

第１タイミング検出部２８は、基準クロック発生部６０と、遅延部６２と、第１取込部６４と、第２取込部６６と、カウント部６８と、変化点検出部７０とを備える。基準クロック発生部６０は、基準クロックを発生する。基準クロック発生部６０は、一例として、デューティー比が５０％の基準クロックを発生してよい。

遅延部６２は、与えられた比較信号（被測定信号の第１変化タイミングを表わすパルス信号）を互いに異なる遅延時間遅延させた複数の遅延信号を生成する。遅延部６２は、一例として、互いに異なる遅延量に設定された複数の遅延素子７２を有してよい。複数の遅延素子７２のそれぞれは、比較信号を遅延させた遅延信号を出力する。本例においては、遅延部６２は、第１から第４の遅延信号を生成する。

第１取込部６４は、複数の遅延信号のそれぞれの値（論理値）を、基準クロックの第１位相で取り込む。第１取込部６４は、一例として、複数の遅延信号のそれぞれの値を、基準クロックの立上りエッジで取り込んでよい。

本例において、第１取込部６４は、複数の遅延信号に一対一で対応する複数の第１ラッチ部７４を有する。複数の第１ラッチ部７４のそれぞれは、基準クロックの立上りエッジのタイミングにおいて、対応する遅延信号の値を取り込む。

第２取込部６６は、複数の遅延信号のそれぞれの値（論理値）を、基準クロックの第１位相と異なる第２位相で取り込む。第２取込部６６は、一例として、複数の遅延信号のそれぞれの値を、基準クロックの立下りエッジで取り込んでよい。

本例においては、第２取込部６６は、複数の遅延信号に一対一で対応する複数の第２ラッチ部７６を有する。複数の第２ラッチ部７６のそれぞれは、基準クロックの立下りエッジのタイミングにおいて、対応する遅延信号の値を取り込む。

カウント部６８は、基準クロック発生部６０が発生した基準クロックのクロック数をカウントする。カウント部６８は、一例として、基準時刻においてリセットされ、基準時刻からの基準クロックのクロック数をカウントしてよい。

変化点検出部７０は、第１取込部６４が取り込んだ複数の遅延信号および第２取込部６６が取り込んだ複数の遅延信号のそれぞれの値に基づいて、比較信号の変化点のタイミングを検出する。変化点検出部７０は、一例として、比較信号の変化点のタイミングとして、比較信号の立上りエッジのタイミングまたは立下りエッジのタイミングを検出してよい。なお、変化点検出部７０による比較信号の変化点のタイミングの検出についての詳細については、次の図７においても説明する。

図７は、第１〜第４の遅延信号、基準クロックおよび比較信号の一例を示す。遅延部６２は、基準クロックの同一サイクルにおいて第１取込部６４および第２取込部６６がそれぞれ取り込む複数の遅延信号の値を比較信号上に時系列順に並べた場合において、各値の取込タイミングが基準クロックの１周期内に収まるように比較信号を遅延させる。これにより、遅延部６２は、基準クロックの一周期未満の時間毎に、第１取込部６４および第２取込部６６に比較信号の値を取り込ませることができる。

例えばＮ本（Ｎは２以上の整数）の遅延信号を生成する場合、遅延部６２は、基準クロックの１／（２×Ｎ）周期に対応する時間ずつ、互いの遅延時間をずらした遅延信号を生成してよい。これにより、遅延部６２は、基準クロックのデューティー比が５０％であれば、立上りエッジで第１取込部６４が取り込んだ複数の遅延信号の値および立下りエッジで第２取込部６６が取り込んだ複数の遅延信号の値を比較信号上に時系列に並べた場合に、各値の取込タイミングを基準クロックの１周期内に収めることができる。

変化点検出部７０は、第１取込部６４が取り込んだ複数の遅延信号の値および第２取込部６６が取り込んだ複数の遅延信号の値を、基準クロックのサイクル毎に読み出す。そして、変化点検出部７０は、一例として、第１取込部６４および第２取込部６６がそれぞれ取り込んだ複数の遅延信号の値を比較信号上における時系列順に並べた場合において、隣接する２つの値が異なることを条件として、当該２つの値の取込タイミングの間に比較信号が変化したことを検出する。

変化点検出部７０は、例えば、隣接する２つの値がＬ論理からＨ論理に切り替わる部分、または、隣接する２つの値がＨ論理からＬ論理に切り替わる部分を検出して、この２つの値の取込タイミングの間において比較信号が変化しと判断する。変化点検出部７０は、一例として、外部からの指定に応じて、Ｌ論理からＨ論理に切り替わる部分を検出するか、または、Ｈ論理からＬ論理に切り替わる部分を検出するかが設定されてよい。

図７の例においては、変化点検出部７０は、遅延信号の値を比較信号上における時系列順に並べた場合における、３番目の取込タイミング（Ｌ論理）と４番目の取込タイミング（Ｈ論理）との間において、比較信号の値が変化したことを検出する。そして、変化点検出部７０は、基準クロックの１周期内における変化点のタイミングを、検出した隣接する２つの値が異なる取込タイミングから算出する。このような変化点検出部７０は、比較信号の値が変化する変化点のタイミングを、基準クロックの１周期未満の精度で検出することができる。

さらに、変化点検出部７０は、一例として、カウント部６８がカウントしたクロック数と、第１取込部６４および第２取込部６６がそれぞれ取り込んだ複数の遅延信号の値とに基づいて、比較信号の変化点のタイミングを検出してよい。これにより、変化点検出部７０は、基準クロックの１周期以上の時間を測定することができる。

以上のような第１タイミング検出部２８によれば、Ａ／Ｄコンバータ等の高価なデバイスを用いることなく、比較信号の変化点のタイミングを基準クロックの１周期未満の精度で検出することができる。すなわち、このような第１タイミング検出部２８によれば、被測定信号の変化点のタイミングを精度良く検出することができる。

なお、第１タイミング検出部２８は、基準クロックの第１位相および第２位相以外の位相で、複数の遅延信号の値を取り込む取込部を更に備えてよい。第１タイミング検出部２８は、例えば、基準クロックの立上りエッジと立下りエッジとの中間位相等において複数の遅延信号を取り込む取込部を更に備えてよい。

例えば、検出装置１４は、ＱＤＲ（Ｑｕａｄ Ｄａｔａ Ｒａｔｅ）によるメモリのデータ転送のように、基準クロックの１周期を４分の１周期毎に分割した各位相を表わすタイミングを生成し、それぞれの位相において複数の遅延信号を取り込んでもよい。そして、この場合において、変化点検出部７０は、第１位相および第２位相以外の位相で取り込んだ複数の遅延信号の値を含めて、被測定信号の変化点を検出する。このような第１タイミング検出部２８は、より精度良く被測定信号の変化点のタイミングを検出することができる。また、さらに、検出装置１４は、第１取込部６４、第２取込部６６、カウント部６８および変化点検出部７０がＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等により構成されてもよい。

図８は、本実施形態に係る第１タイミング検出部２８の構成の第２例を示す。第２例に係る第１タイミング検出部２８は、図６に示された第１例に係る第１タイミング検出部２８と略同一の構成および機能を採るので、図６に示された第１タイミング検出部２８が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

遅延部６２は、被測定信号を遅延することに代えて、基準クロック発生部６０が発生した基準クロックを互いに異なる遅延時間遅延させた複数の遅延信号を生成する。本例においても、遅延部６２は、一例として、互いに異なる遅延量に設定された、基準クロックを遅延させる複数の遅延素子７２を有してよい。

第１取込部６４は、被測定信号の値（論理値）を、複数の遅延信号のそれぞれの第１位相で取り込む。第１取込部６４は、一例として、被測定信号の値を、複数の遅延信号のそれぞれの立上りエッジで取り込んでよい。本例においても、第１取込部６４は、複数の遅延信号に一対一で対応する複数の第１ラッチ部７４を有してよい。複数の第１ラッチ部７４のそれぞれは、対応する遅延信号の立上りエッジのタイミングにおいて、被測定信号の値を取り込む。

第２取込部６６は、被測定信号の値（論理値）を、複数の遅延信号のそれぞれの第２位相で取り込む。第２取込部６６は、一例として、被測定信号の値を、複数の遅延信号のそれぞれの立下りエッジで取り込んでよい。本例においても、第２取込部６６は、複数の遅延信号に一対一で対応する複数の第２ラッチ部７６を有してよい。複数の第２ラッチ部７６のそれぞれは、対応する遅延信号の立下りエッジのタイミングにおいて、被測定信号の値を取り込む。このような本例に係る第１タイミング検出部２８も、図６に示した第１タイミング検出部２８と同様に、Ａ／Ｄコンバータ等の高価なデバイスを用いることなく、比較信号の変化点のタイミングを基準クロックの１周期未満の精度で検出することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

図１は、本実施形態に係る試験装置１０の構成を被試験デバイス２００とともに示す。 図２は、本実施形態に係る測定装置１６の構成を示す。 図３は、本実施形態に係る測定部３４の構成を示す。 図４は、被測定信号の一例、第１ＦＩＦＯ部４２および第２ＦＩＦＯ部４４に格納されたタイミングおよび算出部４６による演算例を示す。 図５は、本実施形態の変形例に係る測定装置１６の構成を示す。 図６は、本実施形態に係る第１タイミング検出部２８の構成の第１例を示す。 図７は、第１〜第４の遅延信号、基準クロックおよび被測定信号の一例を示す。 図８は、本実施形態に係る第１タイミング検出部２８の構成の第２例を示す。

符号の説明

１０ 試験装置
１２ 試験信号供給部
１６ 測定装置
１８ 判定部
２２ 第１比較部
２４ 第２比較部
２６ 切替部
２８ 第１タイミング検出部
３０ 第２タイミング検出部
３２ バッファ部
３４ 測定部
３６ エッジ指定部
３８ エッジ調整部
４２ 第１ＦＩＦＯ部
４４ 第２ＦＩＦＯ部
４６ 算出部
４８ 周期測定部
５０ 立上り時間測定部
５２ 立下り時間測定部
５４ 累算部
５６ 平均部
６０ 基準クロック発生部
６２ 遅延部
６４ 第１取込部
６６ 第２取込部
６８ カウント部
７０ 変化点検出部
７２ 遅延素子
７４ 第１ラッチ部
７６ 第２ラッチ部
２００ 被試験デバイス

Claims (9)

1. 被測定信号の第１変化タイミングを検出する第１タイミング検出部と、
   前記被測定信号の第２変化タイミングを検出する第２タイミング検出部と、
   前記第１タイミング検出部が検出した前記第１変化タイミングを表すデータおよび前記第２タイミング検出部が検出した前記第２変化タイミングを表すデータをバッファリングするバッファ部と、
   前記バッファ部から前記第１変化タイミングを表すデータおよび前記第２変化タイミングを表すデータを取り出して、前記第１変化タイミングおよび前記第２変化タイミングの時間差を算出する算出部と、
   を備え、
   前記バッファ部は、
   前記第１タイミング検出部が検出した前記第１変化タイミングを表すデータを順次に格納して、格納したデータを入力順に出力する第１ＦＩＦＯ部と、
   前記第２タイミング検出部が検出した前記第２変化タイミングを表すデータを順次に格納して、格納したデータを入力順に出力する第２ＦＩＦＯ部と、
   を有し、
   前記第２ＦＩＦＯ部の先頭に格納されている前記第２変化タイミングを表すデータが、前記第１ＦＩＦＯ部の先頭に格納されている前記第１変化タイミングを表すデータより前のものであった場合に、前記第２ＦＩＦＯ部から先頭の１つの前記第２変化タイミングを表すデータを取り除くエッジ調整部を更に備え、
   前記算出部は、前記第１ＦＩＦＯ部および前記第２ＦＩＦＯ部から、前記第１変化タイミングを表すデータおよび当該第１変化タイミングより後の前記第２変化タイミングを表すデータを取り出して、前記第２変化タイミングから前記第１変化タイミングを減じて前記時間差を算出する
   測定装置。
2. 前記第１タイミング検出部および前記第２タイミング検出部のそれぞれは、前記第１変化タイミングおよび前記第２変化タイミングのそれぞれとして、前記被測定信号がしきい値より小さい値からしきい値より大きい値へと変化する立上りエッジ、または、前記被測定信号がしきい値より大きな値からしきい値より小さい値へと変化する立下りエッジのタイミングを検出する請求項１に記載の測定装置。
3. 前記第１タイミング検出部および前記第２タイミング検出部に対し、前記第１変化タイミングおよび前記第２変化タイミングのそれぞれとして、前記立上りエッジ、または、前記立下りエッジのタイミングのいずれを検出するかを指定するエッジ指定部を更に備える請求項２に記載の測定装置。
4. 前記被測定信号のパルス幅を測定する場合において、前記エッジ指定部は、前記第１タイミング検出部および前記第２タイミング検出部に対し、前記第１変化タイミングとして立上りエッジまたは立下りエッジの一方のタイミングを検出し、前記第２変化タイミングとして立上りエッジまたは立下りエッジの他方のタイミングを検出することを指定する請求項３に記載の測定装置。
5. 前記第１タイミング検出部および前記第２タイミング検出部に共に第１の前記被測定信号を供給するか、前記第１タイミング検出部に第１の前記被測定信号を供給し、前記第２タイミング検出部に第２の前記被測定信号を供給するかを切り替える切替部を更に備え、
   前記第１の被測定信号および前記第２の被測定信号の位相差を測定する場合において、
   前記切替部は、前記第１タイミング検出部に前記第１の被測定信号を供給し、前記第２タイミング検出部に前記第２の被測定信号を供給し、
   前記第１タイミング検出部は、前記第１の被測定信号の変化タイミングを前記第１変化タイミングとして検出し、
   前記第２タイミング検出部は、前記第２の被測定信号の変化タイミングを前記第２変化タイミングとして検出し、
   前記算出部は、前記第１変化タイミングおよび前記第２変化タイミングの時間差を算出する
   請求項３に記載の測定装置。
6. 前記算出部が順次算出する複数の前記時間差を累積的に加算して前記複数の時間差の合計を算出する累算部と、
   前記累算部が算出した前記複数の時間差の合計を前記時間差の数で割ることにより平均時間差を算出する平均部と、
   を更に備える請求項１から５のいずれか１項に記載の測定装置。
7. 前記第１タイミング検出部および前記第２タイミング検出部のそれぞれは、
   前記被測定信号を互いに異なる遅延時間遅延させた複数の遅延信号を生成する遅延部と、
   前記複数の遅延信号のそれぞれを、基準クロックの第１位相で取り込む第１取込部と、
   前記複数の遅延信号のそれぞれを、前記基準クロックの前記第１位相と異なる第２位相で取り込む第２取込部と、
   前記第１取込部が取り込んだ前記複数の遅延信号および前記第２取込部が取り込んだ前記複数の遅延信号のそれぞれの値に基づいて、前記被測定信号の変化点を検出する変化点検出部と、
   を有する請求項１から６のいずれか１項に記載の測定装置。
8. 被測定信号の第１変化タイミングを検出し、
   前記被測定信号の第２変化タイミングを検出し、
   前記第１変化タイミングを表すデータおよび前記第２変化タイミングを表すデータをバッファ部にバッファリングさせ、
   前記バッファ部から前記第１変化タイミングを表すデータおよび前記第２変化タイミングを表すデータを取り出して、前記第１変化タイミングおよび前記第２変化タイミングの時間差を算出して、
   前記バッファ部は、
   検出された前記第１変化タイミングを表すデータを順次に格納して、格納したデータを入力順に出力する第１ＦＩＦＯ部と、
   検出された前記第２変化タイミングを表すデータを順次に格納して、格納したデータを入力順に出力する第２ＦＩＦＯ部と、
   を有し、
   前記第２ＦＩＦＯ部の先頭に格納されている前記第２変化タイミングを表すデータが、前記第１ＦＩＦＯ部の先頭に格納されている前記第１変化タイミングを表すデータより前のものであった場合に、前記第２ＦＩＦＯ部から先頭の１つの前記第２変化タイミングを表すデータを取り除かせ、
   前記時間差の算出では、前記第１ＦＩＦＯ部および前記第２ＦＩＦＯ部から、前記第１変化タイミングを表すデータおよび当該第１変化タイミングより後の前記第２変化タイミングを表すデータを取り出して、前記第２変化タイミングから前記第１変化タイミングを減じて前記時間差を算出する
   測定方法。
9. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスを試験するための試験信号を前記被試験デバイスへ供給する試験信号供給部と、
   前記被試験デバイスが前記試験信号に応じて出力する応答信号のタイミングを測定する測定装置と、
   を備え、
   前記測定装置は、
   前記応答信号の第１変化タイミングを検出する第１タイミング検出部と、
   前記応答信号の第２変化タイミングを検出する第２タイミング検出部と、
   前記第１タイミング検出部が検出した前記第１変化タイミングを表すデータを順次に格納してバッファリングし、格納したデータを入力順に出力する第１ＦＩＦＯ部と、
   前記第２タイミング検出部が検出した前記第２変化タイミングを表すデータを順次に格納してバッファリングし、格納したデータを入力順に出力する第２ＦＩＦＯ部と、
   前記第１ＦＩＦＯ部および前記第２ＦＩＦＯ部から前記第１変化タイミングおよび前記第２変化タイミングを取り出して、前記第１変化タイミングおよび前記第２変化タイミングの時間差を算出する算出部と、
   前記第２ＦＩＦＯ部の先頭に格納されている前記第２変化タイミングを表すデータが、前記第１ＦＩＦＯ部の先頭に格納されている前記第１変化タイミングを表すデータより前のものであった場合に、前記第２ＦＩＦＯ部から先頭の１つの前記第２変化タイミングを表すデータを取り除くエッジ調整部と、
   を有し、
   前記算出部は、前記第１ＦＩＦＯ部および前記第２ＦＩＦＯ部から、前記第１変化タイミングを表すデータおよび当該第１変化タイミングより後の前記第２変化タイミングを表すデータを取り出して、前記第２変化タイミングから前記第１変化タイミングを減じて前記時間差を算出する
   試験装置。

Images