JP2011191178A - 時間幅測定装置 - Google Patents
時間幅測定装置 Download PDFInfo
- Publication number
- JP2011191178A JP2011191178A JP2010057508A JP2010057508A JP2011191178A JP 2011191178 A JP2011191178 A JP 2011191178A JP 2010057508 A JP2010057508 A JP 2010057508A JP 2010057508 A JP2010057508 A JP 2010057508A JP 2011191178 A JP2011191178 A JP 2011191178A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- clock
- conversion
- parallel signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 50
- 238000005259 measurement Methods 0.000 claims abstract description 49
- 238000005070 sampling Methods 0.000 claims abstract description 17
- 238000004891 communication Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
【解決手段】既知のクロック周波数でクロック信号を発生する基準クロック発生源(2)と、前記クロック信号に基づいて被測定信号をサンプリングして得られたデジタル信号をシリアル/パラレル変換して所定のビット数のパラレル信号を出力するデシリアライザ(3)と、このデシリアライザより出力される前記パラレル信号を記憶するメモリ(4)と、このメモリに記憶された前記パラレル信号に基づいて前記被測定信号に含まれる時間幅を算出する演算回路(5)とを設けた。
【選択図】 図1
Description
そこで、本発明は、時間幅測定における分解能を向上させることを目的とする。
本発明の実施の形態に係る時間幅測定装置は、パルス幅(パルスの時間幅)を測定する装置であり、その一構成例を図1に示す。
本実施の形態に係る時間幅測定装置は、後述するデシリアライザ3のシリアル入力端子に被測定信号(パルス信号)aを入力する入力回路1と、既知のクロック周波数(fclock)でクロック信号を発生し、デシリアライザ3のクロック入力に入力する基準クロック発生源2と、この基準クロック発生源2からのクロック信号に基づいて被測定信号aをサンプリングするとともに、サンプリングされたデジタル信号をシリアル/パラレル変換してnビット(ただし、nは2以上の整数。)のパラレル信号cを出力するデシリアライザ3と、このデシリアライザ3により出力されるパラレル信号cを記憶するメモリ4と、このメモリ4に記憶されたパラレル信号に基づいて被測定信号aのパルス幅(時間幅)を算出する演算回路(MPU)5と、メモリ4を制御して、デシリアライザ3より出力されたパラレル信号cのうち、すべての値が同一であり、かつ、その値(例えば、今回出力されたパラレル信号の先頭c01)が前回出力されたパラレル信号の最後の値c10と同一であるパラレル信号をメモリ4に記憶させない制御回路6と、基準クロック発生源2からのクロック信号を1/n分周したクロックをカウントするカウンタ7とから構成される。
なお、基準クロック発生源2のクロック周波数(fclock)は、所望の分解能に応じて任意に定めればよい。したがって、例えば、1nsの分解能を得るには、基準クロックのクロック周波数(fclock)を1GHz以上とすることが必要となる。例えば、半導体素子の検査に用いる場合は、3GHz以上のクロック周波数とすることが望ましい。
図3に示すように、被測定信号a(図3(a))は、デシリアライザ3によって、まず、基準クロック発生源2からのクロック信号に基づいてサンプリングされる。その結果、被測定信号aの状態(「H」または「L」)に応じて「1」(もしくは「H」。以下、「H」と表す。)または「0」(もしくは「L」。以下、「L」と表す。)のデジタル信号(図3(b)参照。)が得られ、これをシリアル/パラレル変換することによって、nビット(n=10)のパラレル信号c(図3(c))を得る。
これらのパラレル信号cは、メモリ4および制御回路6に順次入力される。
ここで、「変換点を有するパラレル信号」とは、そのパラレル信号を構成するnビットのうちの一部が1(「H」)で残りが0(「L」)の場合はもちろんのこと、そのパラレル信号を構成するnビットのすべてが同一の値をもつ場合でも、そのパラレル信号の直前のパラレル信号との間に変換点が存在する場合も「変換点を有するパラレル信号」に該当するものとする。
要するに、パラレル信号の変わり目に変換点がある場合(上記STATE AおよびSTATE B)とパラレル信号の途中に変換点がある場合(上記STATE CおよびSTATE D)にのみ、パラレル信号がそれまでのパラレル信号の数とともにメモリ4に記憶される一方、変換点を有する2つのパラレル信号の間に出現して、すべての値が同一、すなわち、「H」または「L」のみからなるパラレル信号は、メモリ4には記憶されない。
このようなメモリ4のデータ構造の一例を図4に示す。図4において、「c」欄はパラレル信号、「d」欄は、測定開始(START)以降にデシリアライザ3によって出力されたパラレル信号の数を表す。したがって、このパラレル信号の数は、測定開始以降にそのパラレル信号が生成された順番を表していると解することができる。
例えば、デシリアライザ3によって図3に示すデジタル信号cが出力された場合、メモリ4には、図4に示すように、パラレル信号cのうち、H/Lの変換点を含むd=0番目、1番目、および3番目のパラレル信号がその数dと関連付けて記憶される一方、d=2番目のパラレル信号は、すべてのビットが「L」であり、かつその前後のd=1のパラレル信号とd=3のパラレル信号とがともに変換点を含むので、メモリ4には記憶されない。
例えば、図4に記載された例においては、d=1番目のパラレル信号の次にはd=3番目のパラレル信号が記憶されており、dの値が不連続となっている。したがって、d=1番目のパラレル信号とd=3番目のパラレル信号との間に、すべての値が0(「L」)のみのパラレル信号が1つ存在したことがわかる。
そして、既知のクロック周波数(fclock)と、パラレル信号の長さ(nビット)とから、被測定信号に含まれるパルスの時間幅Tを次の演算式によって算出し、出力する。
上述した時間幅測定装置を実現するために、時間幅測定用に専用の集積回路(IC)を作成しても良いが、基準クロック発生源2およびデシリアライザ3については、市販されている通信用のフィールド・プログラマブル・ゲート・アレイ(FPGA)を利用してもよい。現状においては、基準クロック発生源2のクロック周波数として、3GHzが実用化されている。今後、シリアルインターフェースを備えたFPGAのさらなる高速化が実現されれば、時間幅測定の分解能をさらに向上させることが可能となる。
以下に、通信用FPGAを時間幅測定に利用する場合について説明する。
このうち、通信用FPGA受信チャネル100は、カスケードに接続された、受信PMA(Rx physical medium attachment。以下「RxPMA」という。)110と、受信PCS(Rx physical coding sublayer。以下、「RxPCS」という。)120と、パラレルインターフェース130とからなる。
このような超高速シリアルインターフェースを備えた通信用FPGAのうち、RxPMA110を本実施の形態に係る時間幅測定装置におけるデシリアライザ3として用いることができる。その余の構成は、単に信号を通過させるのみで、時間幅測定には特段の作用を持たないので、その説明は省略する。
なお、超高速シリアルインターフェースを備えた通信用FPGA自体については、例えば、「“Cyclone IV Device Handbook,Volume2”,Altera Corp.,November 2009」等に詳細な説明がある。
例えば、シリアルデータの転送速度が3GHzであっても、このデシリアライザ部112において18ビットのパラレル信号に変換すると、後段は166MHz動作となる。この速度は、今日のFPGAの汎用論理回路にとって十分余裕のある速度である。
図1に示した構成を有する本実施の形態に係る時間幅測定装置の動作は、次のようなものである。
まず、入力回路1の2つの入力端子(INPUT 1、INPUT 2)に図2(a)に示すような2つのパルス信号がそれぞれ入力されると、これらの入力パルス信号間の遅延時間に応じたパルス幅を有する被測定信号a(図3(a)参照。)が得られる。この被測定信号aは、デシリアライザ3のシリアル入力端子(SERIAL INPUT)に入力される。
このパラレル信号cは、メモリ4の「DATA IN」端子に入力されるが、START端子が「H」レベルとされるまでは、メモリ4に書き込まれない。
式(1)によって算出し、出力する。
Claims (2)
- 既知のクロック周波数でクロック信号を発生する基準クロック発生手段と、
前記クロック信号に基づいて被測定信号をサンプリングしてデジタル信号を出力するサンプリング手段と、
このサンプリング手段によりサンプリングされた前記デジタル信号をシリアル/パラレル変換して所定のビット数のパラレル信号を出力する変換手段と、
この変換手段により出力される前記パラレル信号を記憶する記憶手段と、
この記憶手段に記憶された前記パラレル信号に基づいて前記被測定信号に含まれる時間幅を算出する算出手段と
を備えた時間幅測定装置。 - 前記変換手段より出力される前記パラレル信号の数をカウントする計数手段と、
前記変換手段より出力されたパラレル信号のうち、すべての値が同一であり、かつ、その値が前回出力されたパラレル信号の最後の値と同一であるパラレル信号を前記記憶手段に記憶させない制御手段と
をさらに備え、
前記記憶手段は、前記変換手段より出力される前記パラレル信号の数と、1と0との変換点を有するパラレル信号とを記憶し、
前記算出手段は、前記変換手段より出力された前記パラレル信号の数と、前記変換点を有する前記パラレル信号から計数される1または0の数と、前記クロック周波数と、前記パラレル信号の長さとから前記被測定信号に含まれる時間幅を算出することを特徴とする請求項1記載の時間幅測定装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057508A JP5666813B2 (ja) | 2010-03-15 | 2010-03-15 | 時間幅測定装置 |
CN201010267937.7A CN102193034B (zh) | 2010-03-15 | 2010-08-31 | 时间宽度测定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010057508A JP5666813B2 (ja) | 2010-03-15 | 2010-03-15 | 時間幅測定装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011191178A true JP2011191178A (ja) | 2011-09-29 |
JP2011191178A5 JP2011191178A5 (ja) | 2013-01-31 |
JP5666813B2 JP5666813B2 (ja) | 2015-02-12 |
Family
ID=44601479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010057508A Active JP5666813B2 (ja) | 2010-03-15 | 2010-03-15 | 時間幅測定装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5666813B2 (ja) |
CN (1) | CN102193034B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102439465B (zh) * | 2011-08-19 | 2013-11-06 | 华为技术有限公司 | 一种信号时序的测试方法及装置 |
CN105911855B (zh) * | 2016-04-06 | 2019-04-09 | 北京瑞森新谱科技股份有限公司 | 一种关于手机直流振动马达起振和停振时间的测量方法 |
CN107317581B (zh) * | 2016-04-26 | 2021-01-12 | 华邦电子股份有限公司 | 具有高分辨率的时间数字转换器 |
CN109884518A (zh) * | 2017-12-06 | 2019-06-14 | 爱德万测试公司 | 测试装置及测试方法 |
DE102019112447A1 (de) * | 2019-05-13 | 2020-11-19 | Jenoptik Optical Systems Gmbh | Verfahren und Auswerteeinheit zur Ermittlung eines Zeitpunkts einer Flanke in einem Signal |
CN110597748B (zh) * | 2019-07-31 | 2021-09-07 | 北京航天时代光电科技有限公司 | 一种基于tlk2711的高速通信接口及数据处理系统 |
CN112485536A (zh) * | 2020-11-13 | 2021-03-12 | 苏州华兴源创科技股份有限公司 | 一种脉冲信号测量方法和装置 |
CN113641089B (zh) * | 2021-10-15 | 2022-01-21 | 国开启科量子技术(北京)有限公司 | 用于测量时间的方法和装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS608771A (ja) * | 1983-06-28 | 1985-01-17 | Sony Corp | 時間差測定装置 |
JPS62214367A (ja) * | 1986-03-17 | 1987-09-21 | Fujitsu Ltd | パルス時間測定回路 |
JPH0510995A (ja) * | 1991-07-03 | 1993-01-19 | Seiko Instr Inc | パルス幅測定装置 |
JP2005149548A (ja) * | 2003-11-11 | 2005-06-09 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2006329735A (ja) * | 2005-05-25 | 2006-12-07 | Agilent Technol Inc | 時間間隔測定方法および装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3434131A (en) * | 1965-12-13 | 1969-03-18 | Ibm | Pulse width sensitive magnetic head with associated binary identification circuit |
JPS59182656A (ja) * | 1983-03-31 | 1984-10-17 | Fujitsu Ltd | フイ−ドバツクを利用するパルス幅変調方式 |
JPH08189942A (ja) * | 1995-01-10 | 1996-07-23 | Alps Electric Co Ltd | パルス幅計測装置 |
CN100334455C (zh) * | 2003-04-10 | 2007-08-29 | 富士通株式会社 | 具有自动范围设定功能的脉冲宽度测量装置 |
US7148910B2 (en) * | 2003-11-06 | 2006-12-12 | Eastman Kodak Company | High-speed pulse width modulation system and method for linear array spatial light modulators |
US7379395B2 (en) * | 2004-06-30 | 2008-05-27 | Teradyne, Inc. | Precise time measurement apparatus and method |
US7079577B2 (en) * | 2004-09-08 | 2006-07-18 | Atmel Corporation | Wide window decoder circuit for dual phase pulse modulation |
JP4878127B2 (ja) * | 2005-06-10 | 2012-02-15 | 株式会社トプコン | 時間差測定装置および距離測定装置並びに距離測定方法 |
CN100430745C (zh) * | 2005-08-08 | 2008-11-05 | 联华电子股份有限公司 | 延迟时间测量装置与延迟时间测量方法 |
-
2010
- 2010-03-15 JP JP2010057508A patent/JP5666813B2/ja active Active
- 2010-08-31 CN CN201010267937.7A patent/CN102193034B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS608771A (ja) * | 1983-06-28 | 1985-01-17 | Sony Corp | 時間差測定装置 |
JPS62214367A (ja) * | 1986-03-17 | 1987-09-21 | Fujitsu Ltd | パルス時間測定回路 |
JPH0510995A (ja) * | 1991-07-03 | 1993-01-19 | Seiko Instr Inc | パルス幅測定装置 |
JP2005149548A (ja) * | 2003-11-11 | 2005-06-09 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2006329735A (ja) * | 2005-05-25 | 2006-12-07 | Agilent Technol Inc | 時間間隔測定方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102193034A (zh) | 2011-09-21 |
CN102193034B (zh) | 2014-04-02 |
JP5666813B2 (ja) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5666813B2 (ja) | 時間幅測定装置 | |
US7957923B2 (en) | Device for jitter measurement and method thereof | |
US10312892B2 (en) | On-chip waveform measurement | |
WO2016127357A1 (zh) | 一种基于fpga的时间数字变换器 | |
US8896477B2 (en) | Time-to-digital converter | |
WO2003081266A1 (en) | Timing measurement system and method using a component-invariant vernier delay line | |
US7876873B2 (en) | Asynchronous ping-pong counter and thereof method | |
CN110166046B (zh) | 基于相位延迟的顺序等效采样系统 | |
JP2006329987A (ja) | ジッタ測定装置、及びジッタ測定方法 | |
CN110515292B (zh) | 基于双向运行环形进位链的tdc电路及测量方法 | |
US9166843B2 (en) | Digital pulse width generator and method for generating digital pulse width | |
KR101503732B1 (ko) | 시간-디지털 변환기 | |
US11736110B2 (en) | Time-to-digital converter (TDC) to operate with input clock signals with jitter | |
JP2019022237A (ja) | 高分解能の時間−ディジタル変換器 | |
CN103901243B (zh) | 一种具有高触发精度的示波器 | |
US7778319B2 (en) | Jitter measuring apparatus, jitter measuring method and test apparatus | |
KR101541175B1 (ko) | 지연선 기반 시간-디지털 변환기 | |
US9891594B2 (en) | Heterogeneous sampling delay line-based time to digital converter | |
CN104076178A (zh) | 一种具有改进触发功能的示波器 | |
US20040114469A1 (en) | Multi-phase clock time stamping | |
Tancock et al. | Temperature characterisation of the DSP delay line | |
CN107241101B (zh) | 数据串行化电路 | |
US9274543B2 (en) | Estimation apparatus and method for estimating clock skew | |
TWI282860B (en) | Apparatus and method for time-to-digital conversion and jitter measuring apparatus and method using the same | |
CN104749407B (zh) | 示波器触发脉宽检测方法、装置及一种示波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5666813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |