CN109884518A - 测试装置及测试方法 - Google Patents
测试装置及测试方法 Download PDFInfo
- Publication number
- CN109884518A CN109884518A CN201711276164.7A CN201711276164A CN109884518A CN 109884518 A CN109884518 A CN 109884518A CN 201711276164 A CN201711276164 A CN 201711276164A CN 109884518 A CN109884518 A CN 109884518A
- Authority
- CN
- China
- Prior art keywords
- edge
- test
- mentioned
- monitoring object
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供测试装置及测试方法。降低抖动或漂移的影响并检查被测试设备。时间测定单元(310)测定包含从被测试设备(DUT)(400)输出的串行数据的被测试信号(DUT_Output)的监测对象的边沿的时间间隔。比较判定部(320)从被测定的时间间隔算出监测对象的边沿之间所包含的串行数据的比特数,并将该比特数与其期望值进行比较。
Description
技术领域
本发明涉及测试装置。
背景技术
作为半导体设备间的高速数据传输方式,已知源同步方式。在此方式中,除数据信号以外,与其同步的时钟信号经由2条传输线路而被传输。例如HDMI(注册商标)(High-Definition Multimedia Interface:高清晰度多媒体接口)采用源同步方式。
图1是源同步方式的发送器TX及接收器RX的框图。发送器TX包括:PLL电路102、串行化器104、驱动器106、分频器108、以及驱动器110。
PLL电路102对基准时钟CKREF进行N倍频来生成串行时钟CKS。在由HDMI使用的TMDS(Transition Minimized Differential Signaling:最小化传输差分信号)中,N=10。串行化器104利用串行时钟CKS来对应该发送的并行数据DP进行并行/串行转换,使其成为串行数据DS。驱动器106基于串行数据DS来驱动数据线302。在此,虽然表示有1条数据线302,但是在差动的情况下为2条。
在TMDS中采用时钟拨快(clock forward)方式,用时钟信号的整数倍的频率来传输串行信号。分频器108对串行时钟CKS进行1/N分频,驱动器110基于分频后的基础时钟来驱动时钟线304。由此,数据信号TData和时钟信号TClock被发送给接收器RX。
接收器RX包括CRU(Clock Recovery Unit:时钟恢复单元)202及解串器204。CRU202对时钟信号TClock进行N倍频,并在适当的定时产生具有边沿的采样时钟CKs。解串器204以采样时钟CKs为触发来采集数据信号TData。
在从收发器TX输出的时钟信号TClock及数据信号TData中包含抖动。因为CRU202生成的选通信号STRB追随时钟信号TClock的抖动,所以解串器204能够正确接收包含抖动的数据信号TData。
现有技术文献
专利文献
专利文献1:美国专利申请公开第2005/0222789号说明书
专利文献2:美国专利申请公开第2002/0188888号说明书
发明内容
发明要解决的课题
考虑利用测试装置(ATE:Automatic Test Equipment:自动测试设备)来检查图1的发送器TX。测试装置通过接收来自DUT(即图1的发送器TX)的被测试信号TData,并将其与期望值进行比较而判定优劣。在此,测试装置不一定限于具有与图1的接收器RX相同的接口。
在不包括CRU202的测试装置中,通过将测试装置的内部的基准时钟利用PLL电路来进行倍频,从而生成选通信号。然后,使用该选通信号来采集被测试信号TData,并与期望值进行比较。
即,测试装置与DUT实质上非同步地进行动作。如上所述,在被测试信号TData中包含有抖动或漂移,若接收数据与期望值的相移超过1UI(Unit Interval:单位时间间隔),则会将本来应该判定为优良品的DUT误判为劣品。
在此,虽然说明了源同步方式,但是在测试时钟嵌入方式的发送器TX的情况下也可能会产生同样的问题。
本发明鉴于这样的问题而完成,其一个方案的示例性的目的之一在于提供一种能够降低抖动或漂移的影响来检查被测试设备的测试装置。
用于解决技术课题的技术方案
本发明的一个方案涉及测试装置。测试装置包括:时间测定单元,其测定包含从被测试设备输出的串行数据的被测试信号的监测对象的边沿的时间间隔;以及比较判定部,其从被测定的时间间隔算出监测对象的边沿之间所包含的串行数据的比特数,并将该比特数与其期望值进行比较。
另外,以上的构成要素的任意的组合或将本发明的构成要素或表现在方法、装置等之间相互地置换后的方案,作为本发明的方案也是有效的。
发明效果
根据本发明的一个方案,能够进行降低了抖动或漂移的影响的测试。
附图说明
图1是源同步方式的发送器TX及接收器RX的框图。
图2是实施方式的测试装置的框图。
图3是图2的测试装置的动作波形图。
图4是表示由图2的测试装置来降低抖动的影响的情况的图。
图5是一个实施例的测试装置的框图。
图6的(a)、(b)是说明第1动作例的波形图。
图7是说明第2动作例的波形图。
图8是说明第3动作例的波形图。
图9是说明第4动作例的波形图。
具体实施方式
以下,基于优选的实施方式参照附图说明本发明。对于各附图所示的相同或等同的构成要素、部件、以及处理,标注同样的附图标记,并适当省略重复的说明。此外,实施方式并非限定发明,仅是示例,并非实施方式中所记述的全部特征或其组合都是发明的本质性内容。
在本说明书中,所谓“构件A与构件B连接的状态”,还包含构件A与构件B物理性地直接连接的情况、或构件A与构件B经由对电连接状态没有影响、或者不阻碍功能的其它构件间接地连接的情况。同样,所谓“构件C被设置于构件A与构件B之间的状态”,除包含构件A与构件C、或者构件B与构件C直接连接的情况之外,还包含经由对电连接状态没有影响、或者不阻碍功能的其它构件间接地连接的情况。
图2是实施方式的测试装置300的框图。DUT(Device Under Test:被测设备)400具有串行接口,产生串行数据。测试装置300进行将来自DUT400的串行数据作为被测试信号的测试。另外,被搭载在DUT400上的串行接口既可以是源同步方式,还可以是嵌入时钟方式。
测试装置300包括时间测定单元(TMU:Time Measurement Unit)310及比较判定部320。
时间测定单元310测定由DUT400输出的串行形式的被测试信号(以下称为DUT_Output信号)的监测对象的边沿的时间间隔ΔT1,ΔT2,…。也可以是,监测对象的边沿既可以是DUT_Output信号的全边沿,也可以是正边沿(上升沿、前沿),还可以是负边沿(下降沿、后沿)。
比较判定部320从被测定的时间间隔ΔT算出监测对象的边沿之间所包含的串行数据的比特数X,并将该比特数X与其期望值XEXP进行比较。然后,产生与比较结果相应的通过/未通过信号。具体而言,在被算出的串行数据的比特数X与期望值XEXP一致的情况下,判定为优良品(通过),在不一致的情况下,判定为劣品(未通过)。
也可以是,比较判定部320作为DSP(Digital Signal Processor:数字信号处理器)而安装。
在监测对象的边沿间所包含的串行数据的比特数为非整数的情况下,进行舍入处理。虽然舍入处理优选最近舍入,但是也可以是对小数点后第1位进行五舍五超入,也可以是进行四舍五入,还可以是进行五舍六入。
例如,时间测定单元310在每个监测对象的边沿生成时间戳T[i]。i表示边沿的编号。
比较判定部320计算边沿的时间间隔ΔTi=T[i+1]-T[i],将边沿的时间间隔ΔTi除以理想的单位间隔UIIDEAL,并将对得到的值进行舍入后的数值作为比特数Xi。
Xi=Integer((T[i+1]-T[i])/UIIDEAL)
Integer()为将最接近自变量的整数返回的函数。
以上为测试装置300的基本构成。接下来说明其动作。
图3是图2的测试装置的动作波形图。在此,作为DUT_Output信号,表示PRBS(Pseudo Random Binary Sequence:伪随机二进制序列)4。此外,在该例子中,全部正边沿、负边沿都为监测对象。检测边沿间隔所包含的串行数据的比特数X1,X2,X3,…,分别与期望值进行比较,并判定优劣。
如图3所示,在将全部边沿作为监测对象的情况下,这和检测高电平的连续的比特数、以及低电平的连续的比特数来与期望值进行比较是等价的。
接下来,说明抖动或漂移(以下不区別两者而仅统称抖动)的影响被降低的理由。图4是表示利用图2的测试装置来降低抖动的影响的情况的图。作为DUT_Output信号,表示理想波形和实际受到了抖动的影响的波形。
在没有抖动的影响的情况下,边沿间所包含的比特数为整数。另一方面,若受到抖动的影响,则边沿间所包含的比特数(ΔTi/UIIDEAL)为非整数。在本实施方式中,对将非整数的比特数(ΔTi/UIIDEAL)舍入为整数而得到的比特数Xi与期望值进行比较。由此,能够除去抖动的影响。
根据该测试方法,理论上,每1比特能够除去比UIIDEAL/2小的抖动的影响。对作为累积的抖动的漂移没有限制,在图4的例子中,即使对于37比特产生了2UI量的漂移,也能够正确判定优劣。
以上为测试装置300的基本构成及动作。
若在测试装置300上搭载如图1所示那样的时钟恢复电路或时钟数据恢复电路,则对接口的每个种类(规格)都必须准备时钟恢复电路或时钟数据恢复电路,导致测试装置的成本提高。
对此,根据本实施方式的测试装置或测试方法,能够不被限定于接口的种类地,且不被限定于源同步方式、时钟拨快方式、以及嵌入时钟方式等地,测试包括各种发送器的DUT。
进而,在测试装置中,经常在标准地、或者选择性地准备有具有时间戳功能的电路模块。在该情况下,通过准备用于利用该时间戳在通用的DSP中实现作为比较判定部320的功能的软件,从而能够以低成本来实现实施方式的测试。
另外,也可以是,比较判定部320不安装在被软件控制的DSP中,而是安装在FPGA(Field Programmable Gate Array:现场可编程门阵列)或ASIC(Application SpecifiedIC:专用集成电路)中。
本发明被理解为图2的框图或电路图,或者涉及从上述的说明中导出的各种装置、方法的方案,并不限定于特定的构成。以下,并非为了减小本发明的保护范围,而是为了帮助理解发明的本质或电路动作,也为了将它们明确化,说明更具体的构成例或变形例。
图5是一个实施例的测试装置300A的框图。时间测定单元310A包括抽取处理部(thinning processing part)311及时间戳生成器(time stamper)318。
抽取处理部311接收被测试信号DUT_Output,提取监测对象的边沿,并丢弃剩余的边沿。抽取处理部311包含:极性选择器312、预定标器314、以及内抽出器(インターディスカーダ)316。极性选择器312选择DUT_Output信号的正边沿或负边沿中的至少一者。
利用预定标器314及内抽出器316,将由极性选择器312选择的边沿进一步进行抽取。
具体而言,预定标器314接收极性选择器312的输出信号,并每K个边沿进行1次选择。具体而言,选择第p+1×K,p+2×K,…p+j×K(j=1,2,…)个边沿。p为满足1≦p≦K的参数。在K=1的情况下,全部边沿通过预定标器314。
内抽出器316接收由预定标器314选择的边沿,并每L个边沿进行1次选择。具体而言,选择第q+1×L,q+2×L,…q+j×L(j=1,2,…)个边沿。q为满足1≦q≦L的参数。在L=1的情况下,全部边沿通过内抽出器316。
利用预定标器314和内抽出器316的组合,能够每N=K×L个边沿进行1次选择。通过使参数p在1~K间发生变化,并使q在1~L间发生变化,从而能够测定全部的边沿的间隔。
时间戳生成器318对内抽出器316的输出信号的边沿附加时间戳T[i]。
接下来,说明测试装置300A的几个动作。
(第1动作例)
如图3所示,在将全部的边沿作为监测对象的情况下,若不区别正边沿和负边沿,则不能区别高电平区间和低电平区间。即,某一比特列和全比特反相的比特列的测定结果(比特数Xi)相同,可能将劣品误判定为优良品。因此,在将全比特作为监测对象的情况下,优选对正边沿和负边沿进行区別以保持能够区别各时间间隔ΔTi为高电平区间还是低电平区间。
图6的(a)、(b)是说明第1动作例的波形图。图6(a)表示将正边沿作为监测对象的动作。该动作能够通过在图5的测试装置300A中,利用极性选择器312来选择正边沿,并设K=1(p=1),L=1(q=1)而实现。此时的期望值为正边沿和正边沿的间隔所包含的理想的比特数,在此例中,为7,3,3,2…。
图6(b)表示将负边沿作为监测对象的动作。此时的被测试信号与图6(a)时的被测试信号相同。图6(b)的动作能够通过在图5的测试装置300A中,利用极性选择器312来选择负边沿,并设K=1(p=1),L=1(q=1)而实现。此时的期望值为负边沿和负边沿的间隔所包含的理想的比特数,在此例中,为4,4,2…。
在第1动作例中,将通过了分别涉及正边沿和负边沿的测试这两者的DUT判定为优良品。在DUT中使相同的信号图形产生并进行将正边沿作为对象的测试及将负边沿作为对象的测试,这等价于进行如图3所示将全部的边沿作为对象的测试。
(第2动作例)
第1动作例能够理解为每N=2个监测对象的边沿进行了选择。若将其一般化,则也可以是,每N个监测对象的边沿进行了1次选择。图7是说明第2动作例的波形图。在图7中,表示了N=5的情况。方便起见,从开头的边沿起依次标注编号1、2、3…。例如该动作能够通过在图5的测试装置300A中,利用极性选择器312来选择正边沿和负边沿这两者,并设K=5,L=1或K=1,L=5而实现。
首先,选择第1,1+N,1+2×N,…1+j×N个边沿作为监测对象。然后对被选择的边沿附加时间戳T[1],T[2],…T[j],并取得它们的时间间隔ΔT1,ΔT2,…ΔTj。此时的期望值为37,33,33…。
第2次时,将第2,2+N,2+2×N,…2+j×N个边沿作为监测对象来进行同样的测试。将其重复N次,最后,进行将第N+N,N+2×N,…N+j×N个边沿作为监测对象的测试。另外,进行测试的顺序不被特别地限定。
若使其一般化,则每N个监测对象的边沿进行1次提取,一边使i在1~N间发生变化一边执行将第i,i+N,i+2N,…个边沿作为监测对象的测试。将i称为相编号。在全部i=1~N中通过了的DUT被判定为优良品。
在被测试信号的比特率非常高的情况下,若将全部的边沿作为监测对象来进行测试,则需要将时间测定单元310的时间分辨率设计得较高,此外,需要提高比较判定部320的处理能力,硬件的成本会提高。因此,通过选择比较大的N,从而能够降低时间测定单元310或比较判定部320所要求的能力。
(第3动作例)
图8是说明第3动作例的波形图。极性选择器312选择正边沿。在预定标器314中,已设定有K=3,设p=1,并每3个边沿进行1次选择。因此,被选择的边沿的编号为1,4,7,10,…,(1+K×j)。
在内抽出器316中,设定有L=3。在q=1的情况下被选择的边沿的编号为1,10,19,28,…。针对这些边沿,生成时间戳T[i],并计算时间间隔ΔTi所包含的比特数Xi。在此例中的期望值为37,33,33,32…。
针对p及q的全部的组合进行同样的测试。p,q也能够理解为相编号。更详细而言,如果设p=1,q=2,则被附加了时间戳的边沿的编号为4,13,22,31,…。如果设p=1,q=3,则被附加了时间戳的边沿的编号为7,16,25,34,…。
在设p=2时,由预定标器314选择的边沿的编号为2,5,8,11,…(2+K×j)。在设q=1时,由内抽出器316选择的边沿的编号为2,11,20,29,…。如果设q=2,则被选择的边沿的编号为5,14,23,32,…。如果设p=2,q=3,则被选择的边沿的编号为8,17,26,35,…。
在设p=3时,由预定标器314选择的边沿的编号为3,6,9,12,…(3+K×j)。在设q=1时,由内抽出器316选择的边沿的编号为3,12,21,30,…。如果设q=2,则被选择的边沿的编号为6,15,24,33,…。如果设p=3,q=3,则被选择的边沿的编号为9,18,27,36,…。
使边沿的极性反相,也针对负边沿进行同样的测定。
(第4动作例)
图9是说明第4动作例的波形图。在被测试信号的1个信号图形周期所包含的边沿的个数为偶数,监测对象的边沿的间隔N为奇数的情况下,通过重复同样的信号图形,从而能够在固定了相编号i(p,q)的状态下,检查全部的边沿的间隔。在图8中,被测试信号为PRBS4,表示了N=5的例子。PRBS4具有8个边沿。在此情况下,通过将同样的信号图形重复N=5次,从而能够在相编号固定为i=1的状态下,监测全部的边沿。在使用了PRBS7的情况下,在1个信号图形中含有64个边沿。
(第5动作例)
在如第3动作例所示使用预定标器和内抽出器的组合的情况下,通过将边沿间隔K和1个信号图形周期所包含的边沿的个数的组合最优化,从而能够与第4动作例同样,在固定了相编号p的状态下重复输入同样的信号图形。同样,通过将边沿间隔L和1个信号图形周期所包含的边沿的个数的组合最优化,从而能够在固定了相编号q的状态下,重复输入同样的信号图形。
以上,以实施方式为基础说明了本发明。本领域技术人员应理解的是,该实施方式仅为示例,其各构成要素或各处理过程的组合可能有各种变形例,此外,那样的变形例也在本发明的范围内。以下,说明这样的变形例。
(变形例1)
也可以是,在抽取处理部311中,省略极性选择器312、预定标器314、以及内抽出器316中的至少一个。当然,在能够利用高速的时间戳生成器或高速的DSP(比较判定部320)的情况下,可以省略抽取处理部311。
(变形例2)
在实施方式中,虽然作为被测试信号利用了PRBS4,但是能够不限定于此而使用PRBS7等。
(变形例3)
在实施方式中,虽然取得边沿间所包含的串行数据的比特数为整数值,并将其与期望值进行比较,但是不限于此。例如允许边沿间所包含的串行数据的比特数Xi’为非整数(例如浮点数),并以
Xi’=(T[i+1]-T[i])/UIIDEAL
来计算。
而且,也可以是,判定所计算的比特数Xi’是否被包含在期待范围内。
例如,也可以是,在比特数Xi的期望值为整数值XEXPi时,以XEXPi-0.5~XEXPi+0.5为期望范围,
在满足
XEXPi-0.5<Xi’<XEXPi+0.5
时判定为通过,在不满足时判定为未通过。
虽然基于实施方式说明了本发明,但是实施方式仅表示本发明的原理、应用,对于实施方式,在不脱离权利要求书所规定的本发明的思想的范围内,能够实施多种变形例或配置的变更。
附图标记说明
300 测试装置
310 时间测定单元
312 极性选择器
314 预定标器
316 内抽出器
320 比较判定部
400 DUT
Claims (9)
1.一种测试装置,其特征在于,包括:
时间测定单元,其测定包含从被测试设备输出的串行数据的被测试信号的监测对象的边沿的时间间隔,以及
比较判定部,其从被测定的时间间隔算出上述监测对象的边沿之间所包含的串行数据的比特数,并将该比特数与其期望值进行比较。
2.如权利要求1所述的测试装置,其特征在于,
上述时间测定单元针对上述监测对象的每个边沿生成时间戳T[i];
上述比较判定部将对用上述边沿的间隔ΔTi=T[i+1]-T[i]除以理想的单位间隔后的值进行舍入后的数值作为上述串行数据的比特数。
3.如权利要求2所述的测试装置,其特征在于,
上述时间测定单元包含:
抽取处理部,其每N个上述被测试信号的边沿进行1次提取,该N为自然数,以及
时间戳生成器,其对由上述抽取处理部提取的边沿附加时间戳。
4.如权利要求3所述的测试装置,其特征在于,
上述抽取处理部包含极性选择器,该极性选择器选择正边沿和负边沿中的至少一者。
5.如权利要求3或4所述的测试装置,其特征在于,
上述抽取处理部包含:
预定标器,其每K个边沿进行1次提取,K为自然数,以及
内抽出器,其被设置于上述预定标器的后级,并每L个边沿进行1次提取,L为自然数。
6.如权利要求1~4的任何一项所述的测试装置,其特征在于,
上述比较判定部被作为DSP而安装。
7.一种包含从被测试设备输出的串行数据的被测试信号的测试方法,其特征在于,包括:
测定上述被测试信号的监测对象的边沿的时间间隔的步骤,
从被测定的时间间隔算出上述监测对象的边沿之间所包含的串行数据的比特数的步骤,以及
将被算出的上述比特数与其期望值进行比较的步骤。
8.如权利要求7所述的测试方法,其特征在于,
上述监测对象的边沿被每N个进行1次提取;
一边使i在1~N间发生变化一边执行将第i,i+N,i+2N,…个边沿作为监测对象的测试。
9.如权利要求7所述的测试方法,其特征在于,
上述监测对象的边沿被每N个进行1次提取,N为奇数;
一边重复输入在1个信号图形周期内包含偶数个边沿的被测试信号,一边执行将预定编号的边沿作为监测对象的测试。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711276164.7A CN109884518A (zh) | 2017-12-06 | 2017-12-06 | 测试装置及测试方法 |
US16/146,701 US10935599B2 (en) | 2017-12-06 | 2018-09-28 | Test apparatus and test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711276164.7A CN109884518A (zh) | 2017-12-06 | 2017-12-06 | 测试装置及测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109884518A true CN109884518A (zh) | 2019-06-14 |
Family
ID=66657953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711276164.7A Pending CN109884518A (zh) | 2017-12-06 | 2017-12-06 | 测试装置及测试方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10935599B2 (zh) |
CN (1) | CN109884518A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5919270A (en) * | 1997-08-29 | 1999-07-06 | Credence Systems Corporation | Programmable formatter circuit for integrated circuit tester |
US20020188888A1 (en) * | 2001-06-06 | 2002-12-12 | Jochen Rivoir | Method and apparatus for testing digital devices using transition timestamps |
CN1732388A (zh) * | 2002-12-27 | 2006-02-08 | 株式会社爱德万测试 | 半导体试验装置 |
CN102077104A (zh) * | 2008-07-09 | 2011-05-25 | 爱德万测试株式会社 | 测试装置及测试方法 |
CN102119489A (zh) * | 2008-10-23 | 2011-07-06 | 密克罗奇普技术公司 | 用于多位∑-δ数/模转换器中的抖动的方法及设备 |
CN102193034A (zh) * | 2010-03-15 | 2011-09-21 | 株式会社泰塞克 | 时间宽度测定装置 |
CN102932103A (zh) * | 2012-10-22 | 2013-02-13 | 武汉烽火富华电气有限责任公司 | 一种基于数字化变电站的数据传输速率自适应接收方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050222789A1 (en) | 2004-03-31 | 2005-10-06 | West Burnell G | Automatic test system |
US7856330B2 (en) * | 2006-02-27 | 2010-12-21 | Advantest Corporation | Measuring apparatus, testing apparatus, and electronic device |
US7394277B2 (en) * | 2006-04-20 | 2008-07-01 | Advantest Corporation | Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method |
-
2017
- 2017-12-06 CN CN201711276164.7A patent/CN109884518A/zh active Pending
-
2018
- 2018-09-28 US US16/146,701 patent/US10935599B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5919270A (en) * | 1997-08-29 | 1999-07-06 | Credence Systems Corporation | Programmable formatter circuit for integrated circuit tester |
US20020188888A1 (en) * | 2001-06-06 | 2002-12-12 | Jochen Rivoir | Method and apparatus for testing digital devices using transition timestamps |
CN1732388A (zh) * | 2002-12-27 | 2006-02-08 | 株式会社爱德万测试 | 半导体试验装置 |
CN102077104A (zh) * | 2008-07-09 | 2011-05-25 | 爱德万测试株式会社 | 测试装置及测试方法 |
CN102119489A (zh) * | 2008-10-23 | 2011-07-06 | 密克罗奇普技术公司 | 用于多位∑-δ数/模转换器中的抖动的方法及设备 |
CN102193034A (zh) * | 2010-03-15 | 2011-09-21 | 株式会社泰塞克 | 时间宽度测定装置 |
CN102932103A (zh) * | 2012-10-22 | 2013-02-13 | 武汉烽火富华电气有限责任公司 | 一种基于数字化变电站的数据传输速率自适应接收方法 |
Non-Patent Citations (1)
Title |
---|
(美)林奇: "《射频隐身导论》", 30 September 2009 * |
Also Published As
Publication number | Publication date |
---|---|
US20190170823A1 (en) | 2019-06-06 |
US10935599B2 (en) | 2021-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101316104B (zh) | 用于全数字串化器-解串器的设备及相关方法 | |
US7574632B2 (en) | Strobe technique for time stamping a digital signal | |
KR101069710B1 (ko) | 반도체 장치 및 이의 칩 선택방법 | |
US7439785B2 (en) | Jitter producing circuitry and methods | |
EP1908205B1 (en) | Testing method and apparatus for a transmission and reception system | |
US7573957B2 (en) | Strobe technique for recovering a clock in a digital signal | |
KR101239743B1 (ko) | 디지털 신호를 타임 스탬핑하기 위한 스트로브 기술 | |
KR20070086147A (ko) | 가변 지연 장치, 사전결정된 지연을 생성하는 방법 및 온칩지터 주입을 위한 시스템 | |
CN105450215B (zh) | 一种符合测量系统及方法 | |
CN100422756C (zh) | 半导体试验装置 | |
CN101175225A (zh) | 数字视频数据测试系统及半导体器件 | |
KR100942104B1 (ko) | 반도체 시험 장치 | |
CN103703508A (zh) | 在没有高速位时钟情况下的高速数据测试 | |
CN109064967A (zh) | 一种控制电路及其驱动方法、栅极驱动芯片、检测装置 | |
CN109508066A (zh) | 相位对齐 | |
US7143323B2 (en) | High speed capture and averaging of serial data by asynchronous periodic sampling | |
US11397841B2 (en) | Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method | |
CN109884518A (zh) | 测试装置及测试方法 | |
EP2965100B1 (en) | Self-testing integrated circuits | |
CN108242981B (zh) | 误码检测装置 | |
US20130200923A1 (en) | Jitter measuring trigger generator, jitter measuring apparatus using the same, method of generating jitter measuring trigger, and method of measuring jitter | |
EP1845385B1 (en) | Time interval analysis of digital data | |
CN207010649U (zh) | 一种基于锁相及移相校准合并单元测试仪时钟误差的装置 | |
TWI388863B (zh) | 測試裝置、傳送電路、測試裝置的控制方法以及傳送電路的控制方法 | |
US20240133953A1 (en) | Determination device, test system, and generation device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |