JP5210646B2 - 被測定信号の変化点を検出する装置、方法および試験装置 - Google Patents
被測定信号の変化点を検出する装置、方法および試験装置 Download PDFInfo
- Publication number
- JP5210646B2 JP5210646B2 JP2008015394A JP2008015394A JP5210646B2 JP 5210646 B2 JP5210646 B2 JP 5210646B2 JP 2008015394 A JP2008015394 A JP 2008015394A JP 2008015394 A JP2008015394 A JP 2008015394A JP 5210646 B2 JP5210646 B2 JP 5210646B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- reference clock
- delay
- under measurement
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
12 試験信号供給部
14 検出装置
18 判定部
60 基準クロック発生部
62 遅延部
64 第1取込部
66 第2取込部
68 カウント部
70 変化点検出部
72 遅延素子
74 第1ラッチ部
76 第2ラッチ部
80 デューティー調整部
200 被試験デバイス
Claims (9)
- 被測定信号を互いに異なる遅延時間遅延させた複数の遅延信号を生成する遅延部と、
前記複数の遅延信号のそれぞれを、基準クロックの第1位相で取り込む第1取込部と、
前記複数の遅延信号のそれぞれを、前記基準クロックの前記第1位相と異なる第2位相で取り込む第2取込部と、
前記第1取込部が取り込んだ前記複数の遅延信号および前記第2取込部が取り込んだ前記複数の遅延信号のそれぞれの値に基づいて、前記被測定信号の変化点を検出する変化点検出部と
を備える装置。 - 前記第1取込部は、前記複数の遅延信号のそれぞれを、前記基準クロックの立上りエッジで取り込み、
前記第2取込部は、前記複数の遅延信号のそれぞれを、前記基準クロックの立下りエッジで取り込む
請求項1に記載の装置。 - 前記変化点検出部は、前記第1取込部および前記第2取込部がそれぞれ取り込んだ前記複数の遅延信号の値を前記被測定信号上における時系列順に並べた場合において、隣接する2つの値が異なることを条件として、当該2つの値の取込タイミングの間に前記被測定信号が変化したことを検出する請求項2に記載の装置。
- 前記基準クロックのクロック数をカウントするカウント部を更に備え、
前記変化点検出部は、前記カウント部がカウントしたクロック数と、前記第1取込部および前記第2取込部がそれぞれ取り込んだ前記複数の遅延信号の値とに基づいて、前記被測定信号の変化点のタイミングを検出する請求項3に記載の装置。 - 前記遅延部は、前記基準クロックの同一サイクルにおいて前記第1取込部および前記第2取込部がそれぞれ取り込む前記複数の遅延信号の値を前記被測定信号上に時系列順に並べた場合において、各値の取込タイミングが前記基準クロックの1周期内に収まるように前記被測定信号を遅延させる請求項4に記載の装置。
- デューティー比が50%の前記基準クロックを発生する基準クロック発生部を更に備える請求項5に記載の装置。
- 前記遅延部は、前記第1取込部が取り込む前記複数の遅延信号の値および前記第2取込部が取り込む前記複数の遅延信号の値を前記被測定信号上において時系列に並べた場合において、前記第1取込部が取り込む前記遅延信号の値の取込タイミングおよび前記第2取込部が取り込む前記遅延信号の値の取込タイミングが交互に並ぶように前記被測定信号を遅延させ、
当該装置は、前記第1取込部および前記第2取込部がそれぞれ取り込んだ前記複数の遅延信号の値を前記被測定信号上における時系列順に並べた場合において隣接する2つの値の取込タイミングの間に前記被測定信号が変化したことを前記変化点検出部が検出したことに応じて、当該2つの値の取込タイミングの間隔が小さくなるように前記基準クロックのデューティー比を変更するデューティー調整部を更に備え、
前記変化点検出部は、前記デューティー調整部が前記基準クロックのデューティー比を変更した後に再度前記被測定信号の変化点を検出する請求項5に記載の装置。 - 被測定信号を互いに異なる遅延時間遅延させた複数の遅延信号を生成し、
前記複数の遅延信号のそれぞれを、基準クロックの第1位相で取り込み、
前記複数の遅延信号のそれぞれを、前記基準クロックの前記第1位相と異なる第2位相で取り込み、
前記基準クロックの第1位相で取り込んだ前記複数の遅延信号および前記基準クロックの第2位相で取り込んだ前記複数の遅延信号のそれぞれの値に基づいて、前記被測定信号の変化点を検出する
方法。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験するための試験信号を前記被試験デバイスへ供給する試験信号供給部と、
前記被試験デバイスが前記試験信号に応じて出力する応答信号の変化タイミングを測定する検出装置と、
を備え、
前記検出装置は、
前記応答信号を互いに異なる遅延時間遅延させた複数の遅延信号を生成する遅延部と、
前記複数の遅延信号のそれぞれを、基準クロックの第1位相で取り込む第1取込部と、
前記複数の遅延信号のそれぞれを、前記基準クロックの前記第1位相と異なる第2位相で取り込む第2取込部と、
前記第1取込部が取り込んだ前記複数の遅延信号および前記第2取込部が取り込んだ前記複数の遅延信号のそれぞれの値に基づいて、前記応答信号の変化点を検出する変化点検出部と、
を有する試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015394A JP5210646B2 (ja) | 2008-01-25 | 2008-01-25 | 被測定信号の変化点を検出する装置、方法および試験装置 |
US12/357,405 US7999577B2 (en) | 2008-01-25 | 2009-01-22 | Apparatus and method for detecting a changing point of measured signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015394A JP5210646B2 (ja) | 2008-01-25 | 2008-01-25 | 被測定信号の変化点を検出する装置、方法および試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009175053A JP2009175053A (ja) | 2009-08-06 |
JP5210646B2 true JP5210646B2 (ja) | 2013-06-12 |
Family
ID=41030293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008015394A Expired - Fee Related JP5210646B2 (ja) | 2008-01-25 | 2008-01-25 | 被測定信号の変化点を検出する装置、方法および試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7999577B2 (ja) |
JP (1) | JP5210646B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9190991B2 (en) | 2011-12-15 | 2015-11-17 | Intel Corporation | Apparatus, system, and method for re-synthesizing a clock signal |
US9876491B2 (en) | 2011-12-15 | 2018-01-23 | Intel Corporation | Apparatus, system, and method for re-synthesizing a clock signal |
CN106896309B (zh) * | 2015-12-17 | 2019-08-06 | 上海和辉光电有限公司 | 信号处理装置及方法、信号偏移检测系统及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2956910B2 (ja) * | 1990-12-28 | 1999-10-04 | 株式会社アドバンテスト | 校正機能付タイミング測定装置 |
JP3271323B2 (ja) | 1992-09-16 | 2002-04-02 | 株式会社アドバンテスト | 時間測定回路 |
JPH1028111A (ja) * | 1996-07-10 | 1998-01-27 | Oki Electric Ind Co Ltd | ビット位相同期方法およびビット位相同期回路 |
JPH1155602A (ja) * | 1997-07-31 | 1999-02-26 | Komatsu Ltd | デジタル位相合わせ装置 |
JP3371831B2 (ja) * | 1998-12-07 | 2003-01-27 | 日本電気株式会社 | ビット同期方法及びその装置 |
JP4429625B2 (ja) * | 2003-04-25 | 2010-03-10 | 株式会社アドバンテスト | 測定装置、及びプログラム |
-
2008
- 2008-01-25 JP JP2008015394A patent/JP5210646B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-22 US US12/357,405 patent/US7999577B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7999577B2 (en) | 2011-08-16 |
US20100019801A1 (en) | 2010-01-28 |
JP2009175053A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5207748B2 (ja) | 測定装置、測定方法および試験装置 | |
KR101243627B1 (ko) | 위상 변이된 주기파형을 사용한 타임 측정 | |
JP4152710B2 (ja) | ジッタ測定装置、及び試験装置 | |
EP2286256B1 (en) | Dll for period jitter measurement | |
US7783452B2 (en) | Signal measurement apparatus and test apparatus | |
US20070071080A1 (en) | Strobe technique for time stamping a digital signal | |
JPWO2008136301A1 (ja) | 試験装置および試験方法 | |
KR20080048487A (ko) | 디지털 신호를 타임 스탬핑하기 위한 스트로브 기술 | |
JP5210646B2 (ja) | 被測定信号の変化点を検出する装置、方法および試験装置 | |
CN107422193B (zh) | 一种测量单粒子翻转瞬态脉冲长度的电路及方法 | |
TWI399562B (zh) | 測量裝置、並列測量裝置、測試裝置以及被測試元件 | |
CN103675383B (zh) | 一种量测波形的电路 | |
WO2007091413A1 (ja) | 変化点検出回路、ジッタ測定装置、及び試験装置 | |
CN113125944A (zh) | 用于fpga支持全路径的电路延迟检测器及检测方法 | |
JP5249357B2 (ja) | 電子デバイス、試験装置および試験方法 | |
JPWO2010137058A1 (ja) | 受信装置、試験装置、受信方法および試験方法 | |
JP2007040742A (ja) | ジッタ測定装置 | |
JP2004239860A (ja) | 位相差測定回路、位相差測定方法、および位相差調整回路 | |
WO2010087009A1 (ja) | 電子デバイス、試験装置および試験方法 | |
JP2008275435A (ja) | ジッタ測定回路および半導体回路装置 | |
JP2008096175A (ja) | ジッタ測定装置 | |
JP2009145288A (ja) | 時間測定回路 | |
JP2013021494A (ja) | 遅延検出回路、電源電圧設定回路、及び、遅延検出回路の制御方法 | |
JP2002372572A (ja) | 半導体デバイスが出力する信号の変化点検出方法、半導体デバイス試験方法、半導体デバイス試験装置、時間測定装置 | |
JP2005062033A (ja) | 時間測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |