JPH0654345B2 - 論理解析器 - Google Patents

論理解析器

Info

Publication number
JPH0654345B2
JPH0654345B2 JP63302133A JP30213388A JPH0654345B2 JP H0654345 B2 JPH0654345 B2 JP H0654345B2 JP 63302133 A JP63302133 A JP 63302133A JP 30213388 A JP30213388 A JP 30213388A JP H0654345 B2 JPH0654345 B2 JP H0654345B2
Authority
JP
Japan
Prior art keywords
signal
sample
time interval
clock signal
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63302133A
Other languages
English (en)
Other versions
JPH022971A (ja
Inventor
クラウス ホラック ディエター
ヴィエクゾレック ルドルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KONTORON EREKUTOROONIKU GmbH
Original Assignee
KONTORON EREKUTOROONIKU GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KONTORON EREKUTOROONIKU GmbH filed Critical KONTORON EREKUTOROONIKU GmbH
Publication of JPH022971A publication Critical patent/JPH022971A/ja
Publication of JPH0654345B2 publication Critical patent/JPH0654345B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は論理信号を測定する論理解析器に関し、さら
に特定すると多くのターゲツトから送出されるデータ信
号を時間に関係無く測定するための論理解析器に関す
る。
（発明の背景） デジタル電子装置はそれと協同して複雑な機能を実行す
る複数のマイクロプロセツサを含んでなる。このような
装置を開発し、検定し、さらにテストするために適当な
測定装置が必要である。
添付の第１図は通常使用されている論理解析器１４の構
成を示している。この装置はクロツク選択器１５を有
し、この選択器１５はその出力で、ターゲツト１１から
送出されかつライン１２を介して解析器に供給される外
部クロツク信号か、または解析器のクロツク信号発振器
１６によつて供給される内部クロツク信号かの何れかを
選択しかつ送出する。この装置はまた、データイン１３
を介してターゲツト１１から送出され、さらにクロツク
選択器の出力であるクロツク信号によつてサンプルされ
る、データ信号を記憶するデータメモリ１７を有してい
る。この解析器１４はさらにトリガ制御器１８を有して
いる。メモリ１７へのデータ信号の記憶は、予め設定さ
れたトリガ条件が満たされるとトリガ制御器１８によつ
て停止される。この論理解析器はさらに評価器１９を有
している。この評価器１９はデータ処理装置と入力／出
力装置からなり、記憶されたデータ信号を評価し、指示
を入力し、さらに記憶されたデータ信号に対し必要な説
明を表示するように作動する。
既知の論理解析器のほとんどは、別個のターゲツト、例
えば別個のマイクロプロセツサからのデータ信号のみを
測定し、トリガ制御器は異なつたターゲツトからのデー
タ信号間で時間関係を取ることが出来ない。
既知の論理解析器（ＥＰ−Ａ ０ １８１ ６１９）は
第１の解析部と第２の解析部とから成つている。第１の
解析部は、例えば、データ信号の第１のブロツクにおけ
る状態解析のために用いられる。第２の解析部は、例え
ば、データ信号の第２のブロツクにおける時間解析のた
めに用いられる。第１の解析部は、第１の解析部におけ
る全サンプリング信号の時間間隔を検出するための時間
測定回路と、測定された間隔を記憶するための時間間隔
メモリとから成つている。この論理解析器はさらに、時
間差測定回路と時間差メモリとからなり、これらはそれ
ぞれ第１の解析部と第２の解析部における記録の両端間
の時間間隔を測定し記憶するものである。時間間隔メモ
リと時間差メモリに記憶された値を基礎にして、記録さ
れたデータ信号のポストトリガ処理を行うことによつ
て、第１および第２の解析部によつて記録されたデータ
信号の時間に関連した表現を形成することが可能とな
る。
しかしながら、このことは２個の解析部に対してのみ、
すなわち異なる２個のブロツクのデータ信号に対しての
み可能である。この既知の論理解析器では、トリガ制御
に対して測定されたデータ信号間の時間関係は考慮され
得ない。
かくして、一般に多数の協同するマイクロプロセツサか
らなる複雑なデジタルシステムのテストあるいは検査で
は、多数の異なるマイクロプロセツサから送出されたデ
ータ信号における時間に関係のないデータまたはワード
ゾーンの実際の持続時間、すなわち、異なるターゲツト
および／またはトリガおよび記録の制御のための基準と
してこのようなデータあるいはワードゾーン間の実際の
時間間隔を用いることが強く要望される。しかしなが
ら、既知の論理解析器ではこのようなことは不可能であ
り、いまだこの要望を充分満たすには至らなかつた。
（発明の要約） したがつてこの発明の目的は、上述の欠点を除去するこ
とが可能な論理解析器を提供することである。
特許請求の範囲第１項に記載された論理解析器は上記問
題点を解決するものである。
この発明に基づく論理解析器は、対応するターゲツトに
接続されさらに以下の回路構成からなる少なくとも１個
の獲得モジユールを有している： (a)一定周期の内部クロツク信号かあるいはターゲツト
から送出される外部クロツク信号かの何れかを選択し、
さらにその出力にサンプルクロツク信号として選択され
たクロツク信号を出現させる、クロツク選択器と； (b)ターゲツトから送出されさらにサンプルクロツク信
号によつてサンプルされるデータ信号を記憶するための
サンプルレジスタと； (c)出力信号として各サンプリングにおけるサンプリン
グの瞬間を特定するサンプル信号を送出することによつ
てサンプルクロツク信号に応答する、サンプル検出器
と； (d)サンプルクロツク信号に応答してサンプルレジスタ
から読みだされかつ内部クロツク信号によつてサンプル
されるデータ信号を記憶する同期レジスタと、各サンプ
リングの瞬間をマークするためのサンプルマークパルス
を送出することによつて内部クロツク信号とサンプル信
号に応答する論理回路、とからなる同期回路と； (e)同期回路の同期レジスタから読みだしたデータ信号
を予め決められたパターンと比較しこれらが一致する場
合現象（イベント）に応答する出力信号を送出する、イ
ベント検出器と； (f)内部タイミング信号に応答して同期レジスタから読
みだされさらにその時間位置が対応するサンプルマーク
パルスによつてマークされるデータ信号を記憶させるた
めの記録マークパルスを出力信号として形成するため
に、トリガ制御器から送出される制御信号と、イベント
検出器の１またはそれ以上の出力信号とおよび１または
それ以上のサンプルマークパルス間の論理関係とを形成
する、メモリ制御器と、および (g)上記メモリ制御器によつて制御され同期レジスタか
ら読みだされるデータ信号を記憶するように作動するデ
ータメモリ。
この発明の好ましい実施例の特徴は従属の特許請求の範
囲に示されている。
この発明の論理解析器では、各ターゲツトによつて送出
されかつ論理解析器の出力に供給されるデータ信号がタ
ーゲツトのクロツク信号から得られる外部クロツク信号
によつてあるいは解析器の一定周期の内部クロツク信号
によつてサンプルされるかどうかに関係無く、多くの異
なるターゲツト、例えばマイクロプロセツサ、からの時
間に関係しないデータまたはワードゾーンの実際の持続
期間、および／またはこのゾーン間の実際の時間間隔を
トリガ制御および記録制御のための基準として用いる事
を可能とした。同様の考察を、そのクロツク信号が未知
の周期性を有しかつこのクロツク信号間の時間関係が同
様に未知であるような多数のターゲツトにおけるデータ
信号を解析するのに適用することが出来る。
（実施例） 以下にこの発明の１実施例を図面を参照して説明する。
第２図はこの発明にかかる論理解析器の好ましい実施例
を示すものである。この装置は、多くの獲得モジユール
２４，３４からなり、これらは対応する数のターゲツト
２１，３１からのデータ信号を測定するのに用いられ
る。しかしながらこの発明の解析器の主要な効果は、単
一のターゲツトからのデータ信号を測定するために単一
の獲得モジユールを用いる場合でも同様に得ることが出
来る。
説明を簡単にするために、第２図には第１の獲得モジユ
ール２４と第２の獲得モジユール３４のみが示されてい
る。しかしながら論理的には、ｎを１かそれ以上とする
とき、ｎ個のこのようなモジユールを備えることが出来
る。
第２図から推測しうるように、獲得モジユールはそれぞ
れのターゲツトに関連している。すなわち、モジユール
２４はターゲツト２１に関連し、モジユール３４はター
ゲツト３１に関連している。
各獲得モジユールはそれに関連するターゲツトからデー
タ信号とクロツク信号を受信する。データ信号はそれぞ
れ多数のライン２３，２３を介して送信され、クロツク
信号はそれぞれライン２２，３２を介して送信される。
第２図の解析器はさらに、内部クロツク信号発振器４
３、トリガ制御器４２、時間間隔測定回路４５、時間間
隔メモリ４４および評価器４１から構成され、この評価
器４１はデータ処理装置および入／出力装置とから構成
されている。
クロツク信号発振器４３は一定周期の内部クロツク信号
を形成し、この論理解析器の全内部機能手段はこの内部
クロツク信号に基づいて作動する。
全獲得モジユール２４，３４等は同じ構成を有しさらに
同じ方法で作動するため、以下にその詳細な説明をモジ
ユール２４についてのみ示す。獲得モジユールの同じ素
子は第２図で類似の符号を有している。例えばクロツク
選択器は符号５１と５１′を有している。
モジユール２４はクロツク選択器５１、サンプルレジス
タ５２、サンプル検出器５３、同期回路５４、データメ
モリ５５、メモリ制御器５６およびイベント検出器５７
から成つている。
選択器５１は、クロツク信号発振器４３によつて送出さ
れる一定周期の内部クロツク信号かまたはターゲツト２
１によつて送出されかつライン２２を介して送信される
外部クロツク信号の何れかの選択を行う、プログラム可
能なデ・マルチプレクサである。なおこの選択されたク
ロツク信号は選択器５１によつてサンプルクロツク信号
として出力される。非同期サンプリング（時間解析モー
ド）では、発振器４３によつて形成された内部クロツク
信号が用いられる。同期サンプリング（状態解析モー
ド）ではターゲツトからの外部クロツク信号が用いられ
る。
第３図に示すように、ｍ本のライン２３を介してターゲ
ツト２１から到達するデータ信号はライン５８を介して
選択器５１の出力から送出されるサンプルクロツク信号
によつてサンプルされ、サンプルデータとしてｍ本のラ
イン６１を介して同期レジスタに送られる。
サンプル検出器５３は、クロツク選択器５１の出力から
送出されライン５８によつて供給されるサンプルクロツ
ク信号に応答して各サンプリングに対する出力信号とし
てその極性がサンプリングの瞬間に変化しそのために瞬
時に識別することができるサンプル信号を送出する。第
４図に示すように、このサンプル検出器５３は例えば、
Ｄフリツプフロツプである。
第５図は同期回路５４の１実施例を示すものである。こ
の回路は、同期レジスタ７１と論理回路７２からなり、
この論理回路７２は第５図に示すように、Ｄフリツプフ
ロツプ７３，７４と排他的論理和回路７５とから成つて
いる。発振器４３からの内部クロツク信号はライン６４
を介してレジスタ７１とＤフリツプフロツプ７３，７４
のクロツク入力に供給される。サンプルレジスタ５２か
ら得られるサンプルされたデータ信号は、発振器４３か
らの内部クロツク信号によつて同期レジスタ７１におい
てサンプルされ、ライン６２を介して同期データ信号と
して送出される。論理回路７２においてサンプル検出器
５３から送出されかつライン６３を介してＤフリツプフ
ロツプ７３のＤ入力に供給されるサンプル信号も同様に
内部クロツク信号によつてサンプルされる。サンプルマ
ークパルスはしたがつて論理回路７２の出力において形
成され、ライン６５を介して送出される。このパルスは
サンプル信号、したがつてサンプリングの時期に応答し
ている。
第６図に示すように、イベント検出器５７は多数の比較
器７６，７７等で構成されている。これらの比較器は、
ユーザーがプログラムしたパターンとライン６２を介し
て送信されるデータ信号とを比較し、これらが一致する
場合はイベントに応答する出力信号をライン７８を介し
て送出する。
メモリ制御器５６は、内部クロツク信号に応答して同期
レジスタ７１から読みだされかつその時間位置が対応す
るサンプルマークパルスによつてマークされるデータ信
号をデータメモリ５５中に記憶させるための記録マーク
パルスを出力信号として形成し、ライン６６を介して送
信させるために、トリガ制御器４２によつて送出され多
数の獲得モジユール２４，３４等に共通な制御信号と、
イベント検出器５７の１個またはそれ以上の出力信号と
さらに１またはそれ以上のサンプルマークパルスとの論
理的な結合を形成する。
第８図はメモリ制御器５６の構成を示している。この回
路は、インバータ８７、アンドゲート８８、８９および
プログラム可能な選択器８６からなる。メモリ制御器５
６は、入力信号として、ライン６５を介してサンプルマ
ークパルスと、ライン７８を介してイベント検出器５７
の出力信号とさらにライン６７−６９を介してトリガ制
御器４２によつて送出される制御信号（ENABLE,START,S
TOP）とを受信する。これらの入力信号をプログラムに
よつて結合することにより、メモリ制御器５６は、ライ
ン６６を介してアンドゲート８９の出力に送出される記
録マークパルスを形成する。
データメモリ５５は、記録マークパルスが内部クロツク
信号の発生の瞬間に存在する場合、ライン６２を介して
同期回路４５中のレジスタ７１の出力から送出される同
期されたデータ信号を受信する。測定の終了後、データ
メモリ５５中に記憶されたデータは獲得されたデータ信
号として評価器４１によつて読みだされる。
第７図は、第２図のトリガ制御器４２の構成を示す図で
ある。制御器４２は、プログラム可能な選択器８１，８
２、イベントサンプル・カウンタ８３、時間カウンタ８
４およびデジタル比較器８５から構成される。トリガ制
御器４２は以下の入力信号を受信する。すなわち、これ
らはライン７８を介して１またはそれ以上のイベントに
応答するイベント検出器５７の出力信号と、ライン７９
を介して１またはそれ以上のサンプルマークパルスと、
およびライン４６を介してカウンタ８３，８４のクロツ
ク入力に供給される内部クロツク信号である。適正な入
力信号に応答して選択器８１はカウンタ８３にイネーブ
ルまたはリセツトパルスを送信し、さらに選択器８２は
カウンタ８４にリセツトパルスを送信する。トリガ制御
器４２は、イベント、サンプルマークパルスおよびイン
パルスに対応するカウント信号によつて、さらに結果的
なカウンタの状態とユーザーによつてプログラムされた
値とを比較することによつて、制御信号を形成する。ト
リガ制御器４２によつて形成された制御信号は、スター
ト、ストツプおよびイネーブル信号から成つている。こ
れらの信号は対応するライン６７，６８，６９を介して
比較器８５の出力から送出される。これらの制御信号は
メモリ制御器５６に供給される。
第９図は時間（間隔）測定回路４５の構成を示す図であ
る。この回路は、オアゲート９１、時間カウンタ９２お
よびレジスタ９３から成つている。この回路４５は、内
部クロツク信号によつてカウントを増加させるカウンタ
９２によつて、記録マークパルス間の時間間隔を測定す
る。なおこの記録マークパルスは、オアゲート９１の入
力に供給されかつ任意の順序で発生しさらに各種の獲得
モジユールから得られるものである。この記録マークパ
ルスが発生する場合、この回路４５はレジスタ９３に、
このパルスおよびその時間間隔を記憶させる。これらの
信号は対応する各出力ライン９４，９５を介して読み取
られる。
回路４５によつて測定される各時間間隔と時間間隔を終
了させる記録マークパルスは１間隔が終了するとメモリ
４４中に記憶される。これらの記憶されたデータは評価
器４１によつて読みだされる。
第１０図は評価器４１の構成を示す図である。この装置
は、中央処理装置（CPU）１１３、リードオンリーメモ
リ（ROM）１１４、ランダムアクセスメモリ（RAM）１１
５、キーボード１１２および表示装置１１１から成つて
いる。これらの各構成要素はバスライン１０１によつて
相互接続されている。評価器４１はライン１０２，１０
１を介して獲得モジユールのデータメモリ５５，５５′
等と時間メモリ４４とに接続されている。
評価器４１は、各獲得モジユールのデータメモリ５５中
と時間メモリ４４中に記憶された値を読み出し、さらに
例えば多数の獲得モジユールからのデータ信号を正確な
時間順でかつ正確な時間間隔で表示装置のスクリーン上
に任意のコーデイングで表示することを可能にする。
この発明の他の実施例では、時間（間隔）測定回路４５
は記録マークパルス間の時間間隔では無く、測定の開始
時点から記録マークパルスの発生時までの絶対時間を記
憶する。したがつて測定された時間間隔の終了もまたマ
ークされる。この実施例ではその後のデータ信号の評価
を著しく容易にする。
上述した論理解析器の更に他の実施例では、各獲得モジ
ユールはそれ自身の時間測定回路とそれ自信の時間間隔
メモリを有し、さらにこれらは、同様に各絶対時間を測
定し記憶する。この変形実施例では、したがつて、第２
図に示した多数の獲得モジユールに共通な時間（間隔）
測定回路４５と時間間隔メモリ４４を必要とはしない。
全ての時間測定回路は測定の開始時点で同時に駆動が開
始される。その結果、この場合共通の時間スケールを定
義することができる。この変形実施例ではその回路構成
において効果がある。
第２図に示すように、同じレジスタ５２の出力における
走査されたデータ信号の内部処理は、一定の内部クロツ
クによつて作動される同期構造（アーキテクチヤー）に
よつて実行される。したがつてこの発明によれば、２段
階サンプリング方法が採用される。以下にこの方法を、
第２図のブロツク図と第１図に示す信号パターンとを参
照して説明する。
第１１図は次の構成を有する実施例に関するものであ
る： データ信号は外部ターゲツトより得られるクロツク信号
によつてサンプルされ、サンプルレジスタ５２内に導入
され； イベント検出器５７は、データ信号“データｎ”のブロ
ツク１４１中に発生するパターンをシークするようにプ
ログラムされ、さらにあるいはパルス１４３が“イベン
トｎ”に対応する、対応出力信号１３７を形成し、さら
に、 メモリ制御器５６は、同期回路５４によつて送出される
データ信号のブロツク１４２が“イベントｎ”が存在す
る場合のみデータメモリ５５中に取り込まれるように、
プログラムされている。このために、記録マークパルス
１３８は、“イベントｎ”に対応するパルス１４３が存
在する場合にのみ、サンプルマークパルス１４４から得
られる。
ターゲツト２１から受信されるデータ信号は選択器５１
において選択されたサンプルクロツク信号によつてサン
プルされ、サンプルレジスタ５２に負荷される。第１１
図の例では、ターゲツトから得られる外部クロツク信号
１３１によるサンプリングが用いられている。サンプル
検出器５３の出力に送出されるサンプル信号１３３は各
サンプリングの極性を反対にし、その後サンプルレジス
タ５２中に記憶されたデータ信号１３２は、同期回路５
４中のサンプル信号１３３と共に内部クロツク信号によ
つて再びサンプルされ、さらにその後の全処理のために
同期される。１内部クロツク期間の長さを有するサンプ
ルマークパルスが、各極性を反対にするためにサンプル
信号１３３から形成される。第１１図の波形１３６は、
サンプルフラツグと呼ばれるこのような多数のマークパ
ルスを示している。サンプルマークパルス１３６は、次
の処理ステージ、すなわちメモリ制御器５６およびトリ
ガ制御器４２、における同期されたデータ信号１３５に
並行して評価される。サンプルマークパルスはこれらの
処理ステージに、同期化によつて失われた各サンプリン
グの時間に関する時間情報を送出する。
記録フラツグとも呼ばれる記録マークパルスは、メモリ
制御器５６中でサンプルマークパルスから形成され、同
期されたデータ信号１３５はデータメモリ制御器５５に
転送される。
全ての獲得体２４，３４等の記録マークパルスの発生間
の時間間隔は、時間測定回路４５によつて測定される。
この時間間隔および各記録マークパルスの発生は時間メ
モリ４４において記憶される。これらのデータは、異な
る獲得モジユールによつて得られたデータ信号間の時間
関係を再構築し、これを正確なタイミングで、すなわち
評価器４１における絶対時間で表示する事を可能にす
る。
上述したように、この発明に基づく２段階走査方法は以
下の操作を可能にする： 主クロツクの定義が必要なく、さらに全ターゲツトのチ
ヤンネル幅全体にわたつて（一定周期の内部クロツク信
号による内部処理によつて）トリガワードを定義するこ
とが可能であるように、互いに非同期の関係でターゲツ
トのデータを特定し処理すること、および サンプルレジスタに供給されるクロツク信号の期間に関
係無く全獲得モジユールにおいて常に同じ長さを有する
処理時間を有すること。これは他の装置を正確に駆動す
ること（例えばエミユレータ、ワード発生器、オシロス
コープ等のリアルタイム結合）を可能にする。
この発明に従つた２段階方法の他の効果は、他のレジス
タを充填しまたは空にするのに外部クロツクを必要とし
ないので、フアイルされたデータワードが失われないこ
とである。
次に第１２図〜第１６図を参照して、上述したこの発明
に基づく論理解析器が奏する作用効果、ないし、それに
よつて得られる技術的成果についてさらに説明する。
例１ 第１２図に示すように、処理装置のデータおよびアドレ
ス信号１５２は、第１の獲得モジユール中に外部の処理
装置より得られるクロツク信号１５１を用いて記録され
る：しかしながらその制御信号１５４は、第２の獲得モ
ジユール中に外部クロツク信号と非同期関係の内部クロ
ツク信号１５３と共に記録される。この記録は、イベン
ト１５５，１５６が同時に起こつた場合トリガによつて
終了する。なおこのイベントはユーザーによつて予め定
義され、さらにデータおよびアドレス信号によつて、あ
るいは制御信号によつて得られるものである。第１２図
を参照すると、２個のイベント１５５，１５６は時間間
隔１５７において同時に存在する。
この実施例は、この発明によつて、１個のトリガ制御器
において多数の異なるターゲツトからのイベントを同時
に使用することが可能となることを示している。このタ
ーゲツトより送出された信号はある部分が外部クロツク
によつて、およびある部分が内部クロツクによつてサン
プルされる。このイベントの同時使用は、各種の外部ク
ロツク信号が互いに非同期の関係にある場合であつて
も、ターゲツトから送出された信号がある特定のターゲ
ツトから未知の周期で送出された外部クロツク信号によ
つてそれぞれサンプルされる場合に、可能である。
この結果は、先行技術、すなわち、互いに非同期の関係
にあるクロツク信号と共に記録された各種のデータ信号
においてイベントを使用するために、トリガ制御器のク
ロツク信号をある特定のターゲツトのクロツク信号から
得る必要がある既知の論理解析器に対して、利点を有し
ている。この先行技術では、トリガ制御器に対してイベ
ントのシーケンシヤル（遂時的）な使用のみを許し、同
時使用は許されない。
例２ 第１３図を参照して説明するように、この発明に基づく
論理解析器は、その開始時点が例えばイベント１６４に
よつてマークされておりさらにその終了の時点がイベン
ト１６５によつてマークされているようなプログラムの
実行時間を管理する。このために、イベント１６４，１
６５が発生するデータ信号は、未知の周期性をもつ外部
のターゲツトより得られたクロツク信号１６１によつて
サンプルされる。これらの信号の記録は、測定された時
間間隔１６６がユーザーが定義した時間間隔よりも長い
か或は短い場合に、トリガによつて終了する。
この実施例は、この発明によつて、外部ターゲツトより
得られた未知の周期性を有するクロツク信号と共に記録
が成される間に、イベント間の時間間隔が測定され、ト
リガ制御器中で用いられることが可能となることを示し
ている。既知の論理解析器では、このような時間間隔は
データ信号が既知の周期性を有する内部クロツク信号と
共に記録される場合にのみ測定されるものである。
例３ 次に第１４図を参照して述べるように、この発明の論理
解析器は、多重処理システムにおいて、第２の処理装置
Ｂのバスに対する第１の処理装置Ａのアクセスに対応し
た信号パターンを記録する。処理装置Ａは処理装置Ｂか
らバスの制御を要求する為に要求信号１７２を出力す
る。処理装置Ｂは制御信号を肯定応答信号１７４と共に
転送する。処理装置Ａからの要求信号１７２は、処理装
置Ａから送出される外部クロツク信号によつてサンプル
される。処理装置Ｂからの肯定応答信号１７４は、処理
装置Ｂから送出される外部クロツク信号によつてサンプ
ルされる。クロツク信号１７１，１７３は相互に非同期
である。処理装置Ｂのバスへの処理装置Ａのアクセスに
対応する信号パターンの記録は、例えば要求信号１７２
と肯定応答信号１７４間の測定された時間間隔１７５が
ユーザー定義の時間間隔よりも長く或は短くなつた場合
に、トリガによつて終了する。
この発明の論理解析器では、多数の異なるターゲツトの
データ信号におけるイベント間の時間間隔が記録中に測
定される。なお各データ信号は、対応するターゲツトか
ら得られた未知の周期性を有する外部クロツク信号によ
つて走査される。
この実施例は、この発明に基づく論理解析器によつて、
トリガ制御器において測定された時間間隔を利用するこ
とが可能となることを示している。第１４図から明らか
なように、この事実は各種の外部クロツク信号が互いに
非同期の関係にある場合であつても、達成される。
例４ 次に第１５図を参照して述べるように、この発明の論理
解析器はターゲツトから得られる外部クロツク信号１８
１によつてサンプルされる信号パターンの記録の為に利
用される。スタートイベント信号１８２によつてサブプ
ログラムを呼び出し後、さらに信号パターンの記録の間
に、ｎ個のデータ転送（イベントのカウント）１８３が
ある特定の時間間隔１８４で出力レジスタに対して行わ
れたかどうかがチエツクされる。ユーザーは予め、時間
スロツト１８４のサイズ、データ転送（イベント）の数
ｎとおよびいかにしてトリガ制御器がそれらと反応する
か、を定義する。
この実施例は、この発明によつて、記録がターゲツトよ
り得られた未知の周期性を有する外部クロツクと共にな
される間に、時間スロツト内のまたはその外のイベント
数を計数し、この計数結果をトリガ制御に用いることが
可能となることを示している。
例５ 次に第１６図を参照して説明するように、この発明に基
づく論理解析器は、各スタートイベント信号１９１後に
時間間隔１９６で発生するデータ信号１９４の記録のた
めに利用される。ユーザーは記録に先立つて時間間隔１
９６を定義する。第１６図より明らかなように、データ
信号はターゲツトより得られる外部クロツク信号１９２
によつてサンプルされる。第１６図に示すサンプルマー
クパルス１９３および記録マークパルス１９５は記録中
に形成される。
この実施例は、この発明によつて、ターゲツトから得ら
れた未知の周期性を有する外部クロツク信号によつて実
施される記録中に、時間スロツトの内外でデータメモリ
５５中にサンプルされたデータ信号の転送を行うことに
よつて、データ信号の記録制御が可能となる事を示して
いる。しかしながら既知の論理解析器では、この転送、
したがつてターゲツトから得られた未知の周期性を有す
る外部クロツク信号によつてサンプルされるデータ信号
の記録は、イベントの存在によつてのみ制御されうる。
例６ データメモリ５５中に記憶されかつ評価器４１によつて
評価される信号を基準として、この発明の論理解析器で
は、多数のターゲツトからのデータ信号の記録に関する
時間に関係した表示を行うことが出来る。なおこのデー
タ信号は、各種のクロツク信号が互いに非同期の関係で
あつても、ターゲツトから得られる未知の周期性を有す
る外部クロツク信号によつてサンプルされることが出来
る。上述した時間測定回路４５と時間メモリとを利用す
ることによつて、データ信号の時間シークエンスおよび
サンプリング間の定量的な時間間隔との両者を表示する
ことが可能となる。既知の論理解析器の場合には、サン
プリングの時間シークエンスにおいてのみこのような記
録、すなわち互いに非同期のクロツク信号によつて２個
の異なるターゲツトのデータ信号の記録、を表示するこ
とが可能である。しかしながら既知の論理解析器では、
サンプリング間の実際の時間間隔を定量的に表示するこ
とは不可能である。
【図面の簡単な説明】
第１図は従来の論理解析器のブロツク図、第２図はこの
発明にかかる論理解析器の一実施例の構成を示すブロツ
ク図、第３図から第１０図は第２図に示した回路の一部
分を示すブロツク図、第１１図から第１６図はいくつか
の使用可能な状態における信号波形図である。 ２１，３１…ターゲツト ２４，３４…獲得モジユール ５１…クロツク選択器、５２…サンプルレジスタ ５３…サンプル検出器、５４…同期回路 ５６…メモリ制御器、５７…イベント検出器 ７１…同期レジスタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】対応するターゲツト（２１，３１）に接続
    された少なくとも１個の獲得モジユール（２４，３４）
    を有し、さらにこのモジユールは以下の(a)から(g)に示
    す回路構成からなることを特徴とする論理解析器： (a)一定周期の内部クロツク信号かあるいはターゲツト
    から送出される外部クロツク信号かの何れかを選択し、
    さらにその出力にサンプルクロツク信号として選択され
    たクロツク信号を出現させる、クロツク選択器（５１）
    と； (b)ターゲツトから送出されさらにサンプルクロツク信
    号によつてサンプルされるデータ信号を記憶するための
    サンプルレジスタ（５２）と； (c)出力信号として各サンプリングにおけるサンプリン
    グの瞬間を特定するサンプル信号を送出することによつ
    てサンプルクロツク信号に応答する、サンプル検出器
    （５３）と； (d)サンプルクロツク信号に応答してサンプルレジスタ
    から読み出されかつ内部クロツク信号によつてサンプル
    されるデータ信号を記憶する同期レジスタと、各サンプ
    リングの瞬間をマークするためのサンプルマークパルス
    を送出することによつて内部クロツク信号とサンプル信
    号に応答する論理回路、とからなる同期回路（５４）
    と； (e)同期回路の同期レジスタから読みだしたデータ信号
    を予め決められたパターンと比較し、それらが一致する
    場合はこの現象（イベント）に対応した出力信号を送出
    する、イベント検出器（５７）と； (f)内部タイミング信号に応答して同期回路から読みだ
    されさらにその時間位置が対応するサンプルマークパル
    スによつてマークされるデータ信号を記憶させるための
    記録マークパルスを出力信号として形成するために、ト
    リガ制御器から送出される制御信号と、イベント検出器
    の１またはそれ以上の出力信号と、および１またはそれ
    以上のサンプルマークパルス間の論理関係とを形成する
    メモリ制御器（５６）と；および (g)上記メモリ制御器（５６）によつて制御され同期レ
    ジスタ（７１）から読みだされるデータ信号を記憶する
    ように作動するデータメモリ。
  2. 【請求項２】イベント検出器の出力信号と、サンプルマ
    ークパルスおよび内部クロツク信号のパルスをカウント
    することによつて、さらに結果的なカウンタの状態を予
    め決められた値と比較することによつて、獲得モジユー
    ルのメモリ制御器に供給される制御信号を形成するトリ
    ガ制御器を有することを特徴とする請求項１に記載の論
    理解析器。
  3. 【請求項３】記録マークパルス間の時間間隔を測定する
    ための時間測定回路（４５）と、測定された時間間隔お
    よび測定された時間間隔の終了をマークする記録マーク
    パルスとを記憶する時間メモリ（４４）、とを有するこ
    とを特徴とする請求項１に記載の論理解析器。
  4. 【請求項４】測定の終了後、データメモリ（５５）に記
    憶されたデータ信号と時間間隔メモリ（４４）に記憶さ
    れた時間間隔とを読みだし処理するための評価器（４
    １）を有することを特徴とする請求項３に記載の論理解
    析器。
  5. 【請求項５】少なくとも２個の獲得モジユール（２４，
    ３４）とこのモジユールに共通な数のトリガ制御器（４
    ２）とを有することを特徴とする請求項１に記載の論理
    解析器。
  6. 【請求項６】トリガ制御器（４２）は、イベント検出器
    の出力信号と、サンプルマークパルスとおよび内部タイ
    ミング信号パルスとをカウントすることによつて、さら
    に結果的なカウンタの状態を予め決められた値と比較す
    ることによつて、獲得モジユールのメモリ制御器に供給
    される制御信号を形成する事を特徴とする請求項５に記
    載の論理解析器。
  7. 【請求項７】獲得モジユール（２４，３４）によつて送
    出される記録マークパルス間の時間間隔を測定するため
    の時間測定回路（４５）と、さらに測定された時間間隔
    と測定された時間間隔の終了時をマークする記録マーク
    パルスとを記憶するための時間間隔メモリ（４４）、と
    を有することを特徴とする請求項５に記載の論理解析
    器。
  8. 【請求項８】測定の終了後、データメモリ（５５）に記
    憶されたデータ信号と時間間隔メモリ（４４）に記憶さ
    れた時間間隔とを読みだし処理するための評価器（４
    １）を有することを特徴とする請求項７に記載の論理解
    析器。
JP63302133A 1987-11-30 1988-11-29 論理解析器 Expired - Lifetime JPH0654345B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH4655/87-2 1987-11-30
CH465587 1987-11-30

Publications (2)

Publication Number Publication Date
JPH022971A JPH022971A (ja) 1990-01-08
JPH0654345B2 true JPH0654345B2 (ja) 1994-07-20

Family

ID=4280162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63302133A Expired - Lifetime JPH0654345B2 (ja) 1987-11-30 1988-11-29 論理解析器

Country Status (5)

Country Link
US (1) US4924468A (ja)
EP (1) EP0318768B1 (ja)
JP (1) JPH0654345B2 (ja)
DE (1) DE3872184D1 (ja)
ES (1) ES2033401T3 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
US5282213A (en) * 1991-01-02 1994-01-25 Compaq Computer Corporation Computer-based logic analyzer timing and analysis system
US5610826A (en) * 1991-04-30 1997-03-11 Texas Instruments Incorporated Analog signal monitor circuit and method
US5299206A (en) * 1991-10-24 1994-03-29 Digital Equipment Corporation System and method for analyzing complex sequences in trace arrays using multiple finite automata
US6570404B1 (en) 1996-03-29 2003-05-27 Altera Corporation High-performance programmable logic architecture
US5881224A (en) * 1996-09-10 1999-03-09 Hewlett-Packard Company Apparatus and method for tracking events in a microprocessor that can retire more than one instruction during a clock cycle
US6003107A (en) * 1996-09-10 1999-12-14 Hewlett-Packard Company Circuitry for providing external access to signals that are internal to an integrated circuit chip package
US5887003A (en) * 1996-09-10 1999-03-23 Hewlett-Packard Company Apparatus and method for comparing a group of binary fields with an expected pattern to generate match results
US5867644A (en) * 1996-09-10 1999-02-02 Hewlett Packard Company System and method for on-chip debug support and performance monitoring in a microprocessor
US5956476A (en) * 1996-10-31 1999-09-21 Hewlett Packard Company Circuitry and method for detecting signal patterns on a bus using dynamically changing expected patterns
US5956477A (en) * 1996-11-25 1999-09-21 Hewlett-Packard Company Method for processing information in a microprocessor to facilitate debug and performance monitoring
US5881217A (en) * 1996-11-27 1999-03-09 Hewlett-Packard Company Input comparison circuitry and method for a programmable state machine
US6009539A (en) * 1996-11-27 1999-12-28 Hewlett-Packard Company Cross-triggering CPUs for enhanced test operations in a multi-CPU computer system
US5943490A (en) * 1997-05-30 1999-08-24 Quickturn Design Systems, Inc. Distributed logic analyzer for use in a hardware logic emulation system
US6289494B1 (en) 1997-11-12 2001-09-11 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
GB2340268A (en) * 1998-08-05 2000-02-16 Nokia Telecommunications Oy Monitoring data processing
US6374370B1 (en) 1998-10-30 2002-04-16 Hewlett-Packard Company Method and system for flexible control of BIST registers based upon on-chip events
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6789224B2 (en) 2000-01-18 2004-09-07 Advantest Corporation Method and apparatus for testing semiconductor devices
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6697957B1 (en) 2000-05-11 2004-02-24 Quickturn Design Systems, Inc. Emulation circuit with a hold time algorithm, logic analyzer and shadow memory
DE10127656B4 (de) * 2001-06-07 2008-09-18 Qimonda Ag Vorrichtung und Verfahren zur Untersuchung des Signalverhaltens von Halbleiterschaltungen
US7369604B2 (en) * 2001-10-01 2008-05-06 Tektronix, Inc. Time correlation of data acquisition samples from independent systems in a logic analyzer
JP2005037169A (ja) * 2003-07-16 2005-02-10 Seiko Epson Corp 半導体集積回路
US7409617B2 (en) * 2004-09-30 2008-08-05 Credence Systems Corporation System for measuring characteristics of a digital signal
US7627790B2 (en) * 2003-08-21 2009-12-01 Credence Systems Corporation Apparatus for jitter testing an IC
CN103592599A (zh) * 2013-10-31 2014-02-19 江苏绿扬电子仪器集团有限公司 基于usb逻辑分析仪触发装置
CN117172164A (zh) * 2022-05-26 2023-12-05 长鑫存储技术有限公司 时序逻辑元件性能评估方法及设备
US12019120B2 (en) 2022-05-26 2024-06-25 Changxin Memory Technologies, Inc. Method and device for evaluating performance of sequential logic element

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425643A (en) * 1981-06-08 1984-01-10 Tektronix, Inc. Multi-speed logic analyzer
US4558422A (en) * 1983-03-23 1985-12-10 Tektronix, Inc. Digital signal sampling system with two unrelated sampling timebases
DE3587625D1 (de) * 1984-11-12 1993-11-18 Advantest Corp Logikanalysator.
JPS61292570A (ja) * 1985-06-20 1986-12-23 Ando Electric Co Ltd 複数のサンプリング系をもつロジックアナライザ
DE3611873A1 (de) * 1986-03-21 1987-09-24 Alfons Knoche Befestigungselement zum verstellbaren befestigen von bauelementen an bauwerken
DE3611872C1 (de) * 1986-04-09 1987-04-30 Rohle & Schwarz Gmbh & Co Kg Logikanalysator

Also Published As

Publication number Publication date
EP0318768B1 (de) 1992-06-17
US4924468A (en) 1990-05-08
ES2033401T3 (es) 1993-03-16
DE3872184D1 (de) 1992-07-23
JPH022971A (ja) 1990-01-08
EP0318768A1 (de) 1989-06-07

Similar Documents

Publication Publication Date Title
JPH0654345B2 (ja) 論理解析器
US4495621A (en) Glitch detecting and measuring apparatus
JPS6326874B2 (ja)
US4434488A (en) Logic analyzer for a multiplexed digital bus
KR940001693A (ko) 스큐우 타이밍 에러 측정용 장치
JPS61269073A (ja) ロジツクアナライザ
US4578666A (en) Method of comparing data with asynchronous timebases
US6188672B1 (en) Circuit arrangement for sensing errors in bit patterns
SU1013956A2 (ru) Устройство дл контрол логических схем
JPS6142186Y2 (ja)
SU1437865A1 (ru) Устройство дл контрол цифровых узлов
JPS5933079Y2 (ja) デ−タの事象測定装置
SU1252787A1 (ru) Устройство дл контрол дискретной аппаратуры
SU842821A1 (ru) Устройство дл контрол логическихблОКОВ
SU1377858A1 (ru) Устройство дл регистрации неисправностей
SU1667070A1 (ru) Устройство микропрограммного управлени
RU2024968C1 (ru) Устройство диагностического контроля канала воспроизведения аппаратуры цифровой магнитной записи
SU1290333A1 (ru) Устройство дл контрол цифровых блоков
SU1201864A1 (ru) Устройство дл контрол профессиональных навыков оператора автоматизированных систем управлени
JPS6391570A (ja) ロジツク信号観測装置
SU1725221A1 (ru) Устройство дл обработки реакции логических блоков
SU1193679A1 (ru) Устройство дл контрол логических блоков
SU1365134A1 (ru) Устройство дл тестового контрол блоков пам ти
SU1149269A1 (ru) Устройство дл контрол программ
SU1462325A1 (ru) Устройство дл контрол последовательности выполнени модулей программ